CN101669210A - 薄膜场效应晶体管及其制备方法 - Google Patents

薄膜场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN101669210A
CN101669210A CN200880013494A CN200880013494A CN101669210A CN 101669210 A CN101669210 A CN 101669210A CN 200880013494 A CN200880013494 A CN 200880013494A CN 200880013494 A CN200880013494 A CN 200880013494A CN 101669210 A CN101669210 A CN 101669210A
Authority
CN
China
Prior art keywords
thin film
film transistor
tft
electrode
zinc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880013494A
Other languages
English (en)
Other versions
CN101669210B (zh
Inventor
李政炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Chemical Co Ltd filed Critical LG Chemical Co Ltd
Publication of CN101669210A publication Critical patent/CN101669210A/zh
Application granted granted Critical
Publication of CN101669210B publication Critical patent/CN101669210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种薄膜场效应晶体管及其制备方法。更具体而言,本发明涉及一种包括作为源极和漏极的含有Si、Mo和W中一种以上元素的氧化锌(ZnO系列)电极的薄膜场效应晶体管及其制备方法。

Description

薄膜场效应晶体管及其制备方法
技术领域
[1]本发明涉及一种薄膜场效应晶体管及其制备方法。更具体而言,本发明涉及包含作为源极和漏极的含有Si、Mo和W中的一种以上元素的氧化锌(ZnO系列)电极的薄膜场效应晶体管及其制备方法。
[2]本申请要求在2007年4月25日向韩国知识产权局提交的韩国专利申请第10-2007-0040313号的优先权,其公开的内容在此全部引入作为参考。
背景技术
[3]一般而言,薄膜场效应晶体管包括源极、漏极、栅极、半导体层、绝缘层和基板。
[4]一种制备已知的透明薄膜场效应晶体管的方法包括如下步骤:通过使用槽型材料(channel material)(例如ZnO、ZnO:Al、InZnO、ZnO:Sn、ZnO:Ga:In)在ITO或IZO的栅极上形成半导体层;以及沉积槽型材料或电极材料形成源极/漏极。然而,在制备薄膜场效应晶体管的方法中,所述材料很容易在用于刻蚀工序中的湿法刻蚀过程中被刻蚀,而且特别地,具有无定形构型的IZO以更大的刻蚀量被刻蚀。因此,在当IZO用作源极/漏极的情况下,在用于制备薄膜场效应晶体管的刻蚀工序中,由于在湿法刻蚀中几乎不存在电极和半导体层沟槽(semiconductor layer channel)的刻蚀选择性,可能出现许多问题。因此,薄膜场效应晶体管主要是通过剥离法制备。
[5]然而,剥离法具有严重的问题,例如两次光学加工(two photoprocesses)导致的悬突结构(overhang structure)、由于在光刻胶的存在的状态下的沉积过程导致产生杂质,以及由于额外的光学加工导致生产成本提高。因此,该方法为非常不合意的方法,因而不能用于制备薄膜场效应晶体管工序中。
[6]除了制备薄膜场效应晶体管的常见方法外,还有在半导体层上额外沉积SiN沟槽保护层的方法。然而,其存在的问题在于,由于额外使用沟槽光掩膜导致薄膜场效应晶体管的生产成本增加。此外,还有在刻蚀源极/漏极的刻蚀工序中根据刻蚀量仅控制刻蚀时间而不控制刻蚀选择性的方法。然而,在这种方法中,由于不存在刻蚀选择性,存在的问题在于非常难于控制刻蚀。因此,其不是制备薄膜场效应晶体管的合意的方法。
发明内容
技术问题
[7]本发明是在留意了在相关领域出现的问题的情况下完成的,那么,本发明的发明人作出本发明的目的在于提供一种薄膜场效应晶体管及其制备方法,其中,半导体层的槽型材料与源极和漏极可以被选择性地刻蚀。
技术方案
[8]本发明提供了制备薄膜场效应晶体管的方法,其包括如下步骤:1)在基板上形成栅极;2)在所述基板和栅极上形成绝缘层;3)在所述绝缘层上形成半导体层;和4)通过使用含有Si、Mo和W中的一种以上元素的氧化锌电极材料形成源极和漏极,从而与所述半导体层连接。
[9]此外,本发明提供了包括基板、栅极、绝缘层、半导体层、源极和漏极的薄膜场效应晶体管。所述源极和漏极为含有Si、Mo和W中的一种以上元素的氧化锌电极。
有益效果
[10]在本发明中,由于含有Si、Mo和W中的一种以上元素的氧化锌电极用作源极和漏极,所以半导体层的槽型材料与源极和漏极可以被选择性地刻蚀。因此,可以简化薄膜场效应晶体管的制备方法,并且可以保证薄膜场效应晶体管的可靠性。
附图说明
[11]图1为示意地说明根据本发明的一个实施方式的薄膜场效应晶体管的剖面图;
[12]图2为说明已知的剥离法制备薄膜场效应晶体管的工序图;
[13]图3为说明根据本发明的一个实施方式制备薄膜场效应晶体管的工序图;
[14]图4为依照根据本发明的一个实施方式的薄膜场效应晶体管的源极和漏极的厚度的透过特性图;以及
[15]图5为依照根据本发明的一个实施方式的薄膜场效应晶体管的源极和漏极的厚度的面内电阻图。
[16]<附图标记>
[17]10:基板
[18]20:栅极
[19]30:绝缘层
[20]40:半导体层
[21]50:源极
[22]60:漏极
具体实施方式
[23]在下文中将详细描述本发明。
[24]根据本发明的制备薄膜场效应晶体管的方法包括:1)在基板上形成栅极;2)在基板和栅极上形成绝缘层;3)在绝缘层上形成半导体层;和4)通过使用含有Si、Mo和W中的一种以上元素的氧化锌电极材料形成源极和漏极,从而与半导体层连接。
[25]在根据本发明的制备薄膜场效应晶体管的方法中,在基板上形成栅极的步骤1)中,所述基板可以由能够符合薄膜场效应晶体管的热力学和机械性能要求的玻璃、半导体晶片、金属氧化物、陶瓷材料和塑料制备。特别地,所述基板优选由玻璃或塑料制备,但是基板的材料并不限于此。
[26]通过如下方法可以实施在基板上形成栅极的步骤1):使用导电材料在基板上形成导电材料层并使导电材料层图形化以形成电极图形。此外,可以通过使用包括直接在基板上印刷导电材料而进行图形化的方法来实施在基板上形成栅极的步骤1)。
[27]在步骤1)的在基板上形成栅极的过程中的导电材料的实例可以包括碳、铝、钒、铬、铜、锌、银、金、镁、钙、钠、钾、钛、铟、钇、锂、钆、锡、铅、类金属(similar metal)及其合金;p-或n-掺杂的硅;氧化锌、氧化铟、氧化铟锡(ITO)、氧化铟锌、类氧化锡(similar tin oxide)和基于氧化锡铟的复合氧化物(tin oxide indium-based complex compounds);氧化物和金属的混合物,例如ZnO:Al、SnO:Sb;和导电聚合物,例如聚(3-甲基噻吩)、聚[3,4-(亚乙基-1,2-二氧)噻吩]、聚吡咯和聚苯胺,但是并不限于此。
[28]在步骤1)的在基板上形成栅极的过程中,在形成导电材料层的步骤中,可以使用选自化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、溅射法、电子束蒸发法(e-beam evaporation)、热蒸镀法、激光分子束外延法(laser molecular beam epitaxy(L-MBE))、脉冲激光沉积法(PLD)和原子层沉积法中的方法。形成导电材料层的方法并不限于此,而是本领域内已知的任意一种形成导电材料层的方法都可以使用。
[29]在步骤1)的在基板上形成栅极的过程中,在形成电极图形的步骤中,可以使用光刻法、胶版印刷法、丝网印刷法、喷墨印刷法和使用荫罩的方法。
[30]在步骤1)的在基板上形成栅极的过程中,栅极的厚度优选在50~400nm的范围内,并且更优选为200nm。
[31]在根据本发明制备薄膜场效应晶体管的方法中,在形成绝缘层的步骤2)中的绝缘层材料的实例包括塑料绝缘体,例如,氧化硅、氮化硅;聚酰亚胺、聚(2-乙烯基吡啶)、聚(4-乙烯基苯酚)、聚甲基丙烯酸甲酯,但并不限于此。
[32]在步骤2)的形成绝缘层的过程中,可以使用选自化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、溅射法、电子束蒸发法、热蒸镀法、激光分子束外延法(L-MBE))、脉冲激光沉积法(PLD)和原子层沉积法中的方法。形成绝缘层的方法并不限于此,而是本领域内已知的任意一种形成绝缘层的方法都可以使用。
[33]在步骤2)的形成绝缘层的过程中,绝缘层的厚度优选在100~500nm的范围内,并且更优选为300nm。
[34]在根据本发明制备薄膜场效应晶体管的方法中,在形成半导体层的步骤3)中,所述半导体层包含ZnO,并且可以通过使用包含In、Ga、Sn和Al中的一种以上的元素的复合氧化物来形成。
[35]在栅极绝缘膜(gate insulating film)上的半导体层可以由复合氧化物组成,例如,ZTO(氧化锌锡)、IGZO(氧化铟镓锌(Indium Gallium Zinc Oxide))、ZAO(氧化锌铝)、IZO(氧化铟锌)和ZnO(氧化锌),并且优选地,Zn:Sn的摩尔比为1∶1或2∶1,Zn∶Al的摩尔比为1∶1或2∶1,Zn∶In的摩尔比为1∶1或2∶1,Zn∶In∶Ga的摩尔比为1∶1∶1或2∶1∶1。
[35]在步骤3)的形成半导体层的过程中,通过使用溅射法、化学气相沉积法(CVD)、原子层沉积法、脉冲激光沉积法(PLD)、激光分子束外延法(L-MBE)、电子束蒸发法(e-beam evaporation)或离子束蒸镀法可以形成半导体层。
[37]在步骤3)的形成半导体层的过程中,所述半导体层的厚度优选在10~200nm,并且更优选在10~100nm的范围内。
[38]在根据本发明制备薄膜场效应晶体管的方法中,可以使用如下的方法实施形成源极和漏极的步骤4),该方法包括使用含有Si、Mo和W中的一种以上的元素的氧化锌电极材料在绝缘层和半导体层上形成导电材料层,从而使得绝缘层和半导体层被覆盖,并使导电材料层图形化以形成电极图形。此外,形成源极和漏极的步骤4)也可以通过以下方法实施,该方法包括在绝缘层和半导体层上直接印刷含有Si、Mo和W中的一种以上的元素的氧化锌电极以进行图形化。
[39]在步骤4)的形成源极和漏极的过程中,所述源极和漏极可以以ISZO(氧化铟硅锌)、IMZO(氧化铟钼锌)或ITZO(氧化铟钨锌)的氧化物的形式沉积。合意的含量如下:In2O3/ZnO/SiO(1∶1∶1mol%)、In2O3/ZnO/MoO3(1∶1∶1mol%)和In2O3/ZnO/WO3(1∶1∶1mol%)。更优选地,SiO、MoO3或WO3的含量为1mol%以下。
[40]在步骤4)的形成源极和漏极的过程中,在形成电极的过程中,可以使用选自化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、溅射法、电子束蒸发法、热蒸镀法、激光分子束外延法(L-MBE)、脉冲激光沉积法(PLD)和原子层沉积法中的方法。形成电极的方法并不限于此,而是本领域内已知的任意一种形成电极的方法都可以使用。
[41]在步骤4)的形成源极和漏极的过程中,在形成电极图形的步骤中,可以使用光刻法、荫罩法、胶版印刷法、丝网印刷法、喷墨印刷法等,但并不限于此。
[42]在步骤4)的形成源极和漏极的过程中,重要的是确保源极和漏极中的电极的导电性。优选地,所述源极和漏极的比电阻范围为0~10-3欧姆·厘米,但并不限于此。可以控制Si、Mo或W的含量使得源极和漏极具有合适的比电阻。
[43]在步骤4)的形成源极和漏极的过程中,所述源极和漏极各自的厚度优选在50~400nm的范围内,并且更优选地为200nm。
[44]此外,本发明提供了制备薄膜场效应晶体管的方法,其中,在步骤4)的形成源极和漏极的过程中实施刻蚀工艺,并且该刻蚀工艺是使用含氟气体的干法刻蚀工艺。
[45]通过使用本领域中已知的常用的方法可实施干法刻蚀工艺。
[46]在干法刻蚀工艺中,可以使用含氟气体刻蚀Si、Mo和W,并刻蚀包含Si、Mo或W的氧化锌源极和漏极。因此,可以选择性地刻蚀半导体层的槽型材料与源极和漏极。可以实施选择性地刻蚀是基于含氟气体中的氟容易不稳定地键连(volatile bonded)到Si、W或Mo上而容易刻蚀它们,却容易稳定的键连到Zn上,因而不容易刻蚀它们。
[47]含氟气体的优选的实例包括CF4、NF3、SF6等,但并不限于此。
[48]在干法刻蚀的具体的实施方式中,在ICP(电感耦合等离子体)功率为400W、偏置功率(bias power)为20W、CF4为45sccm、O2为5sccm以及处理压力为5mTorr的刻蚀条件下实施干法刻蚀。
[49]此外,本发明提供了包括基板;栅极;绝缘层;半导体层;源极;和漏极的薄膜场效应晶体管。所述源极和漏极为含有Si、Mo和W中的一种以上的氧化锌电极。
[50]如在制备薄膜场效应晶体管的方法中所述,所述含有Si、Mo和W中一种以上元素的氧化锌电极可以以ISZO(氧化铟硅锌)、IMZO(氧化铟钼锌)或ITZO(氧化铟钨锌)的氧化物的形式沉积。合意的含量如下:In2O3/ZnO/SiO(1∶1∶1mol%)、In2O3/ZnO/MoO3(1∶1∶1mol%)和In2O3/ZnO/WO3(1∶1∶1mol%)。更优选地,SiO、MoO3或WO3的含量为1mol%以下,但是并不限于此。
[51]在根据本发明的薄膜场效应晶体管中,由于含有Si、Mo和W中一种以上元素的氧化锌电极被用作源极和漏极,所以半导体层的槽型材料与源极和漏极可以被选择性地刻蚀。因此,可以提高薄膜场效应晶体管的可靠性。
实施例
[52]根据如下的实施例可以更好的理解本发明,这里列出的实施例是用来说明的,而不能解释为限制本发明。
[53]根据本发明的一个实施方式制备薄膜场效应晶体管的方法包括:1)在基板10上形成栅极20;2)在栅极20上形成绝缘层30;3)在绝缘层30上形成半导体层40;和4)通过使用含有Si、Mo和W中一种以上元素的氧化锌电极材料形成源极50和漏极60,从而与半导体层40相连。
[54]<实施例>
[55]在步骤1)中,使用溅射法在玻璃基板10上沉积氧化铟锡(ITO)之后,使用光刻法进行图形化以形成多个栅布线(gate wire)和栅极20。
[56]在步骤2)中,在玻璃基板10的上表面上形成绝缘层30,其中,在基板10上通过使用溅射法已形成栅布线以及使用PECVD法已形成栅极20。在这种情况下,所述栅极绝缘层30由SiNx形成。
[57]在步骤3)中,通过溅射法使用IZO形成半导体层40。
[58]在步骤4)中,在使用溅射法将含有Si的ZnO层沉积在半导体层40的上表面和绝缘层30的上表面上之后,使用光刻法进行图形化以形成与栅布线交叉的数据布线(data wire),并形成源极50和漏极60。
[59]根据本发明的实施方式的薄膜场效应晶体管的源极和漏极随厚度变化的透过特性和面内电阻特性如图4和图5所示。
[60]图4说明了根据薄膜场效应晶体管的源极和漏极的厚度变化的透过特性,其中在可见光范围内得到80%以上的透明度,并且随着厚度的增加,透过性降低。
[61]图5说明了根据薄膜场效应晶体管的源极和漏极的厚度变化的面内电阻特性,其中,当使用根据本发明的源极和漏极时,在电阻方面没有问题。

Claims (18)

1、一种制备薄膜场效应晶体管的方法,该方法包括如下步骤:
1)在基板上形成栅极;
2)在所述基板和栅极上形成绝缘层;
3)在所述绝缘层上形成半导体层;和
4)使用含有Si、Mo和W中的一种以上元素的氧化锌电极材料形成源极和漏极,从而与所述半导体层连接。
2、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,使用如下的方法实施形成源极和漏极的所述步骤4):使用含有Si、Mo和W中的一种以上的元素的氧化锌电极材料在绝缘层和半导体层上形成导电材料层,从而使得绝缘层和半导体层被覆盖,并使导电材料层图形化以形成电极图形的方法;或者,在绝缘层和半导体层上直接印刷含有Si、Mo和W中的一种以上的元素的氧化锌电极以进行图形化的方法。
3、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,在步骤4)的形成源极和漏极的过程中,所述含有Si、Mo和W中的一种以上的元素的氧化锌电极是通过沉积氧化物形式的ISZO(氧化铟硅锌)、IMZO(氧化铟钼锌)或ITZO(氧化铟钨锌)形成的。
4、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,在步骤4)的形成源极和漏极的过程中,所述含有Si、Mo和W中的一种以上的元素的氧化锌电极包含In2O3/ZnO/SiO(1∶1∶1mol%)、In2O3/ZnO/MoO3(1∶1∶1mol%)和In2O3/ZnO/WO3(1∶1∶1mol%)。
5、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,在步骤4)的形成源极和漏极的过程中,所述源极和漏极各自的比电阻均大于0,且为10-3欧姆·厘米以下。
6、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,在步骤4)的形成源极和漏极的过程中实施刻蚀工艺,并且该刻蚀工艺为使用含氟气体的干法刻蚀。
7、根据权利要求6所述的制备薄膜场效应晶体管的方法,其中,所述含氟气体为CF4、NF3或SF6
8、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,在步骤4)的形成源极和漏极的过程中,所述源极和漏极各自的厚度均在50~400nm的范围内。
9、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,步骤1)的在基板上形成栅极过程中,所述基板选自玻璃、半导体晶片、金属氧化物、陶瓷材料和塑料中。
10、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,通过使用如下方法实施在基板上形成栅极的步骤1):使用导电材料在基板上形成导电材料层并使导电材料层图形化以形成电极图形的方法;或者,在基板上直接印刷导电材料以进行图形化的方法。
11、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,通过使用包含ZnO和In、Ga、Sn和Al中的一种以上的元素的复合氧化物来实施形成半导体层的步骤3)。
12、根据权利要求11所述的制备薄膜场效应晶体管的方法,其中,在步骤3)的形成半导体层的过程中,所述复合氧化物选自ZTO(氧化锌锡)、IGZO(氧化铟镓锌)、ZAO(氧化锌铝)、IZO(氧化铟锌)和ZnO(氧化锌)中。
13、根据权利要求11所述的制备薄膜场效应晶体管的方法,其中,在步骤3)的形成半导体层的过程中,在所述复合氧化物中,Zn∶Sn的摩尔比为1∶1或2∶1,  Zn∶Al的摩尔比为1∶1或2∶1,Zn∶In的摩尔比为1∶1或2∶1或者Zn∶In∶Ga的摩尔比为1∶1∶1或2∶1∶1。
14、一种薄膜场效应晶体管,其包括基板;栅极;绝缘层;半导体层;源极和漏极,其中,所述源极和漏极为含有Si、Mo和W中的一种以上元素的氧化锌电极。
15、根据权利要求14所述的薄膜场效应晶体管,其中,所述含有Si、Mo和W中的一种以上元素的氧化锌电极包含ISZO(氧化铟硅锌)、IMZO(氧化铟钼锌)或ITZO(氧化铟钨锌)氧化物。
16、根据权利要求14所述的薄膜场效应晶体管,其中,所述含有Si、Mo和W中的一种以上元素的氧化锌电极包含In2O3/ZnO/SiO(1∶1∶1mol%)、In2O3/ZnO/MoO3(1∶1∶1mol%)或In2O3/ZnO/WO3(1∶1∶1mol%)。
17、根据权利要求14所述的薄膜场效应晶体管,其中,所述含有Si、Mo和W中的一种以上元素的氧化锌电极的比电阻大于0,且为10-3欧姆·厘米以下。
18、根据权利要求14所述的薄膜场效应晶体管,其中,所述含有Si、Mo和W中的一种以上元素的氧化锌电极是通过实施使用含氟气体的干法刻蚀形成的。
CN200880013494XA 2007-04-25 2008-04-25 薄膜场效应晶体管及其制备方法 Active CN101669210B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020070040313 2007-04-25
KR10-2007-0040313 2007-04-25
KR1020070040313A KR100987840B1 (ko) 2007-04-25 2007-04-25 박막 트랜지스터 및 이의 제조방법
PCT/KR2008/002377 WO2008133457A1 (en) 2007-04-25 2008-04-25 Thin film transistor and method for preparing the same

Publications (2)

Publication Number Publication Date
CN101669210A true CN101669210A (zh) 2010-03-10
CN101669210B CN101669210B (zh) 2013-10-09

Family

ID=39925855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880013494XA Active CN101669210B (zh) 2007-04-25 2008-04-25 薄膜场效应晶体管及其制备方法

Country Status (5)

Country Link
US (1) US8481362B2 (zh)
JP (1) JP5373768B2 (zh)
KR (1) KR100987840B1 (zh)
CN (1) CN101669210B (zh)
WO (1) WO2008133457A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212248B2 (en) 2008-01-08 2012-07-03 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CN102832252A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性igzo薄膜晶体管

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102509735B (zh) * 2011-12-27 2013-10-02 武汉大学 非晶氧化铟锌/氧化铟纳米晶同质复合薄膜晶体管及其制备方法
US11980083B2 (en) * 2019-05-10 2024-05-07 Samsung Display Co., Ltd. Method of manufacturing thin film transistor, method of manufacturing display apparatus and thin film transistor substrate
KR20210007074A (ko) 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731179A (en) * 1980-07-31 1982-02-19 Sharp Corp Formation of thin-film transistor
JP3093429B2 (ja) * 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
JPH06291318A (ja) 1993-02-02 1994-10-18 Fujitsu Ltd 薄膜トランジスタマトリクス装置及びその製造方法
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100470155B1 (ko) * 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
DE112004000060B4 (de) * 2003-07-18 2011-01-27 Nec Corp. Schaltelemente
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
US7324123B2 (en) * 2005-05-20 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US7636078B2 (en) * 2005-05-20 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20060121414A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP4760154B2 (ja) 2005-06-15 2011-08-31 住友金属鉱山株式会社 酸化物焼結体、酸化物透明導電膜、およびこれらの製造方法
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
US20070215881A1 (en) * 2006-03-03 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212248B2 (en) 2008-01-08 2012-07-03 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CN101911304B (zh) * 2008-01-08 2012-09-26 佳能株式会社 非晶氧化物和场效应晶体管
CN102832252A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性igzo薄膜晶体管

Also Published As

Publication number Publication date
US20100117085A1 (en) 2010-05-13
US8481362B2 (en) 2013-07-09
CN101669210B (zh) 2013-10-09
KR100987840B1 (ko) 2010-10-13
JP2010525603A (ja) 2010-07-22
JP5373768B2 (ja) 2013-12-18
WO2008133457A1 (en) 2008-11-06
KR20080095599A (ko) 2008-10-29

Similar Documents

Publication Publication Date Title
CN101669210B (zh) 薄膜场效应晶体管及其制备方法
KR100971579B1 (ko) 반도체 장치의 제조 방법
US9129992B2 (en) Method for manufacturing transistor
KR101182403B1 (ko) 투명 트랜지스터 및 그의 제조 방법
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN103650121A (zh) 具有改进的源极/漏极接触的金属氧化物tft
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN104934481A (zh) 一种薄膜晶体管及其制备方法
KR102166272B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN104882486B (zh) 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
US10593807B2 (en) Array substrate and fabricating method thereof
CN103903987B (zh) 基于自对准的悬浮石墨烯晶体管制造方法
EP3261127B1 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
TW201622155A (zh) 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
CN108122932B (zh) 一种阵列基板及制备方法
CN107146773B (zh) Tft基板的制作方法
KR100961182B1 (ko) 투명 전자 소자 및 그 제조 방법
CN108886042B (zh) 阵列基板及其制造方法、显示面板和显示设备
KR102247048B1 (ko) 표시 기판 및 이의 제조 방법
CN102800705A (zh) 一种金属氧化物半导体薄膜晶体管的制作方法
KR20100010888A (ko) Zto 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법
KR20150081668A (ko) 박막 트랜지스터 및 그 제조 방법
KR101457762B1 (ko) 금속 박막 트랜지스터 및 그 제조방법
CN112466930A (zh) 一种二维半导体材料的金属接触结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160504

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Chemical Co., Ltd.