KR20060121414A - 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 - Google Patents

표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 Download PDF

Info

Publication number
KR20060121414A
KR20060121414A KR1020050043578A KR20050043578A KR20060121414A KR 20060121414 A KR20060121414 A KR 20060121414A KR 1020050043578 A KR1020050043578 A KR 1020050043578A KR 20050043578 A KR20050043578 A KR 20050043578A KR 20060121414 A KR20060121414 A KR 20060121414A
Authority
KR
South Korea
Prior art keywords
nitride
layer
nickel
lower layer
thin film
Prior art date
Application number
KR1020050043578A
Other languages
English (en)
Inventor
배양호
조범석
이제훈
정창오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050043578A priority Critical patent/KR20060121414A/ko
Publication of KR20060121414A publication Critical patent/KR20060121414A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판 위에 형성되어 있는 게이트선, 그 위에 형성되어 있는 게이트 절연막, 그 위에 형성되어 있는 반도체, 데이터선 및 드레인 전극, 그 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 게이트선과 데이터선 및 드레인 전극 중 적어도 하나는 하부막, 중간막, 상부막의 3중막으로 이루어져 있는 박막 트랜지스터 표시판에 관한 것으로서, 하부막 또는 상부막은 니켈(Ni), 니켈의 질화물, 몰리브덴(Mo)의 질화물, 크롬(Cr)의 질화물, 탄탈륨(Ta)의 질화물 및 티타늄(Ti)의 질화물 중 어느 하나를 포함한다. 이와는 달리 상부막이 인듐(In)을 50at% 이상 함유하는 산화인듐(In2O3) 기초 물질을 포함하거나 아연(Zn)을 50at% 이상 함유하는 산화아연(ZnO) 기초 물질을 포함할 수 있고, 그 예로서 IZO 또는 AZO가 있다.
배선, 박막 트랜지스터, 니켈(Ni), 질화물, 은(Ag), IZO, AZO, 비저항

Description

표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법{WIRING FOR DISPLAY DEVICE, THIN FILM TRANSISTOR ARRAY PANEL INCLUDING THE SAME, AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III'-III" 선을 따라 절단한 단면도이고,
도 4, 도 7, 도 10, 도 13은 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 5 및 도 6은 각각 도 4에 도시한 박막 트랜지스터 표시판을 V-V 선 및 VI-VI'-VI" 선을 따라 절단한 단면도이고,
도 8 및 도 9는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII 선 및 IX-IX'-IX" 선을 따라 절단한 단면도이고,
도 11 및 도 12는 각각 도 10에 도시한 박막 트랜지스터 표시판을 XI-XI 선 및 XII-XII'-XII" 선을 따라 절단한 단면도이고,
도 14 및 도 15는 각각 도 13에 도시한 박막 트랜지스터 표시판을 XIV-XIV 선 및 XV-XV'-XV" 선을 따라 절단한 단면도이고,
도 16은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배선의 단면도이다.
<도면부호의 설명>
12: 편광판 81, 82: 접촉 보조 부재
110: 기판 121, 122, 129: 게이트선
123: 연결부 124: 게이트 전극
140: 게이트 절연막 151, 154: 반도체
161, 163, 165: 저항성 접촉 부재 171, 179: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 181, 182, 185: 접촉 구멍
191: 화소 전극
본 발명은 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터 표시판은 액정 표시 장치(liquid crystal display)나 유기 발광 표시 장치(organic light emitting diode display) 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로서 사용된다. 각 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판에 각각 형성한다. 박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭(switching) 소자로서의 역할을 한다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치(flat panel display) 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
한편, 액정 표시 장치 또는 유기 발광 표시 소자 등과 같은 표시 장치의 면적이 점점 대형화됨에 따라, 박막 트랜지스터와 연결되는 게이트선 및 데이터선 등의 배선이 길어지고, 그에 따라 배선의 저항 또한 증가한다. 따라서, 이러한 저항 증가로 의한 신호 지연 등의 문제를 해결하기 위해서는, 게이트선 및 데이터선을 최대한 낮은 비저항을 가지는 재료로 만들 필요가 있다. 따라서 종래 배선 재료로서 일반적으로 사용되고 있는 알루미늄(Al)이나 알루미늄 합금에 비하여 비저항이 낮은 은(Ag)을 이용하여 배선을 형성하는 방법이 주목 받고 있다.
그러나 은은 유리 기판, 무기막 또는 유기막 등으로 이루어진 하부막과의 접착성(adhesion)이 불량하여 배선의 들뜸(lifting) 또는 벗겨짐(peeling)을 쉽게 유발한다. 또한, 은은 질화규소 등으로 이루어진 절연막이나 보호막 등을 식각하는 과정에서 건식 식각에 의하여 손상되기 쉽다. 따라서, 은을 실제 공정에 적용하기에는 신뢰성이 취약하다.
본 발명이 이루고자 하는 기술적 과제는 배선의 저저항성 및 신뢰성을 동시에 확보하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서의 배선은 다른층과의 접착성과 반도체와의 접촉 특성이 좋은 니켈(Ni) 등으로 이루어진 하부막, 저항이 낮은 은(Ag) 등으로 이루어진 중간막 및 다른층과의 접착성이 좋고 건식 식각시 손상이 적은 IZO(indium zinc oxide) 등으로 이루어진 상부막을 포함한다.
본 발명의 실시예에 따른 표시 장치용 배선은 하부막, 중간막 및 상부막을 포함하며, 상기 중간막은 은을 포함하고, 상기 하부막은 니켈, 니켈의 질화물, 몰리브덴(Mo)의 질화물, 크롬(Cr)의 질화물, 탄탈륨(Ta)의 질화물, 티타늄(Ti)의 질화물 중 어느 하나를 포함하거나, 상기 상부막은 니켈, 니켈의 질화물, 몰리브덴의 질화물, 크롬의 질화물, 탄탈륨의 질화물, 티타늄의 질화물, 인듐(In)을 50at% 이상 함유하는 산화인듐(In2O3) 기초 물질, 아연(Zn)을 50at% 이상 함유하는 산화아연(ZnO) 기초 물질 중 어느 하나를 포함한다.
상기 산화인듐기초 물질은 IZO일 수 있고 산화아연기초 물질은 AZO일 수 있다.
상기 하부막 또는 상기 상부막의 두께는 10 Å 내지 5,000 Å인 것이 바람직하다.
본 발명에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 반도체, 상기 게이트 절연막 및 상기 반도체 위에 형성되어 있는 데이터선 및 드레인전극, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 게이트선, 상기 데이터선 및 드레인 전극 중 적어도 하나는 하부막, 중간막 및 상부막을 포함하고, 상기 중간막은 은을 포함하고, 상기 하부막은 니켈, 니켈의 질화물, 몰리브덴의 질화물, 크롬의 질화물, 탄탈륨의 질화물, 티타늄의 질화물 중 어느 하나를 포함하거나, 상기 상부막은 니켈, 니켈의 질화물, 몰리브덴의 질화물, 크롬의 질화물, 탄탈륨의 질화물, 티타늄의 질화물, 인듐을 50at% 이상 함유하는 산화인듐기초 물질, 아연을 50at% 이상 함유하는 산화아연기초 물질 중 어느 하나를 포함한다.
상기 산화인듐기초 물질은 IZO일 수 있고 산화아연기초 물질은 AZO일 수 있다.
상기 하부막 또는 상기 상부막의 두께는 10 Å 내지 5,000 Å인 것이 바람직하다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 게이트 절연막, 반도체층 및 저항성 접촉 부재를 형성하는 단계, 데이터선 및 드레인 전극을 형성하는 단계, 그리고 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 하나는 하부막, 은을 포함하는 중간막 및 상부막을 차례로 형성하는 단계를 포함하고, 상기 중간막은 은을 포함하고, 상기 하부막은 니켈, 니켈의 질화물, 몰리브덴의 질화물, 크롬의 질화물, 탄탈륨의 질화물, 티타늄의 질화물 중 어느 하나를 포함하거나, 상기 상부막은 니켈, 니켈의 질화물, 몰리브덴의 질화물, 크롬의 질화물, 탄탈륨의 질화물, 티타늄의 질화물, 인듐을 50at% 이상 함유하는 산화인듐기초 물질, 아연을 50at% 이상 함유하는 산화아연기초 물질 중 어느 하나를 포함한다.
상기 산화인듐기초 물질은 IZO일 수 있고 산화아연기초 물질은 AZO일 수 있다.
상기 하부막 또는 상기 상부막의 두께는 10 Å 내지 5,000 Å인 것이 바람직하다.
또한 상기 하부막, 상기 중간막 및 상기 상부막을 차례로 형성하는 단계는, 상기 하부막, 상기 중간막 및 상기 상부막을 차례로 적층하는 단계, 그리고 상기 하부막, 상기 중간막 및 상기 상부막을 함께 사진 식각하는 단계를 포함할 수 있다.
또는 상기 하부막과 상기 중간막을 차례로 증착하는 단계, 상기 하부막과 상기 중간막을 함께 사진 식각하는 단계, 상기 중간막 위에 상기 상부막을 증착하는 단계, 그리고 상기 상부막을 사진 식각하는 단계를 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
우선 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 내지 도 3을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III'-III" 선을 따라 절단한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)이 형성되어 있다.
각 게이트선은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있는 한 쌍의 상부 및 하부 줄기선(121, 122)과 이들을 연결하는 연결부(123)를 포함한다.
상부 줄기선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 상부 줄기선(121)이 연장되어 이와 직접 연결될 수 있다.
게이트선(121, 122, 123)은 하부막(121p, 122p, 123p), 중간막(121q, 122q, 123q) 및 상부막(121r, 122r, 123r)을 포함하는 삼중막 구조를 가진다.
중간막(121q, 122q, 123q)은 비저항이 낮은 은(Ag) 또는 은 합금 등으로 만들어져 전류의 주 통로가 된다.
하부막(121p, 122p, 123p)은 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등 내화성 금속(refractory metal), 니켈(Ni), 이들의 합금 및 이들의 질화물(nitride) 따위로 만들어진다. 이런 물질들은 기판(110) 및 중간막(121q, 122q, 123q)과의 접착성(adhesion)을 향상하고 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다. 특히 니켈이나 니켈의 합금 또는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등의 질화물은 은과 서로 반응하지 않으므로 석출물이 형성되지 않고 그에 따른 저항 증가가 없다.
상부막(121r, 122r, 123r)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속, 니켈, 이들의 합금, 이들의 질화물, 인듐(In)을 50at% 이상 함유하는 산화인 듐(In2O3) 기초 물질, 예를 들면 IZO(indium zinc oxide) 및 아연(Zn)을 50at% 이상 함유하는 산화아연(ZnO) 기초 물질, 예를 들면 AZO(aluminum doped zinc oxide) 따위로 만들어질 수 있다. 이 물질들은 다른 층과의 접착성을 증가시켜 들뜸을 막는다. 또한 산화물의 경우 중간막(121q, 122q, 123q)의 은이 다른층으로 확산(diffusion)되는 것을 방지한다.
하부막(121p, 122p, 123p) 또는 상부막(121r, 122r, 123r)의 두께는 약 10 Å 내지 5,000 Å인 것이 바람직하다.
도 2 및 도 3에서 연결부(123) 및 게이트선(121, 122, 123)의 끝 부분(129)에 대하여 하부막은 영문자 p를 중간막은 영문자 q를 상부막은 영문자 r을 도면 부호에 덧붙여 표기하였다.
게이트선(121, 122, 123)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
게이트선(121, 122, 123) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121, 122, 123) 부 근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30°내지 80°정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121, 122, 123)과 교차한다. 각 데이터선(171)은 반도체(151)와 중첩하며 뻗어 있고 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175) 역시 게이트선(121, 122, 123)과 동일하게 하부막(171p, 175p), 중간막(171q, 175q) 및 상부막(171r, 175r)을 포함하는 삼중막 구조를 가진다
중간막(171q, 175q)은 비저항이 낮은 은 또는 은 합금 등으로 만들어져 전류의 주 통로가 된다.
하부막(171p, 175p)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속, 니켈, 이들의 합금 및 이들의 질화물 따위로 만들어진다. 이런 물질들은 저항성 접촉 부재(161, 165), 게이트 절연막(140) 및 중간막(171q, 175q)과의 접착성을 향상하고 배선의 벗겨짐 또는 들뜸 현상을 방지할 수 있다. 또한 하부막(171p, 175p)이 산화물을 포함하지 않으므로 산소가 반도체(151)로 확산할 염려가 없어 트랜지스터의 구동에 나쁜 영향을 주지 않는다. 특히 니켈이나 니켈의 합금 또는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등의 질화물은 은과 서로 반응하지 않으므로 석출물이 형성되지 않고 그에 따른 저항 증가가 없다.
상부막(171r, 175r)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속, 니켈, 이들의 합금, 이들의 질화물, 인듐을 50at% 이상 함유하는 산화인듐기초 물질, 예를 들면 IZO 및 아연을 50at% 이상 함유하는 산화아연기초 물질, 예를 들면 AZO 따위로 만들어 질 수 있다. 이 물질들은 다른 층과의 접착성을 증가시켜 들뜸을 막는다. 또한 산화물의 경우 중간막(171q, 175q)의 은이 다른 층으로 확산되는 것을 방지한다.
하부막(171r, 175r) 또는 상부막(171r, 175r)의 두께는 약 10 Å 내지 5,000 Å인 것이 바람직하다.
도 2 및 도 3에서 소스 전극(173)에 대하여 하부막은 영문자 p를, 중간막은 영문자 q를, 상부막은 영문자 r을 도면 부호에 덧붙여 표기하였다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30°내지 80°정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161,165)는 그 아래의 반도체(151) 및 반도체(151)의 돌출부(154)와 그 위의 데이터선(171), 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(151)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이 부분 등 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)로 가리지 않고 노출된 부분을 가지고 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질 화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171) 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121, 122, 123)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에 도 인가된 전압을 유지한다.
화소 전극(191)은 전단의 게이트선(121, 122, 123)[이를 "전단 게이트선(previous gate line)"이라 함]의 일부와 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 전단 게이트선(121, 122, 123)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121, 122, 123)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121, 122, 123) 및 데이터선(171)의 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
절연 기판(110)의 아래 면에는 입사광을 선편광시키는 편광판(12)이 부착되어 있다.
그러면, 도 1 내지 도 3의 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 도 15 및 앞서의 도 1 내지 도 3을 참조하여 상세하게 설명한다.
도 4, 도 7, 도 10, 도 13은 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 5 및 도 6은 각각 도 4에 도시한 박막 트랜지스터 표시판을 V-V 선 및 VI-VI'-VI" 선을 따라 절단한 단면도이고, 도 8 및 도 9는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII 선 및 IX-IX'-IX" 선을 따라 절단한 단면도이고, 도 11 및 도 12는 각각 도 10에 도시한 박막 트랜지스터 표시판을 XI-XI 선 및 XII-XII'-XII" 선을 따라 절단한 단면도이고, 도 14 및 도 15는 각각 도 13에 도시한 박막 트랜지스터 표시판을 XIV-XIV 선 및 XV-XV'-XV" 선을 따라 절단한 단면도이다.
먼저, 도 4 내지 도 6에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 니켈 등으로 이루어진 하부막, 은을 포함하는 중간막 및 산화인듐과 산화아연이 90:10 의 비로 조성되어 있는 IZO 또는 아연을 50at% 이상 함유하는 AZO 등으로 이루어진 상부막을 스퍼터링(sputtering) 따위로 적층한다.
다음, 그 위에 감광막을 형성한 후, 초산, 인산, 질산의 혼합물로 이루어진 식각제로 식각하여 게이트 전극(124)을 포함하는 복수의 게이트선(121, 122, 123)을 형성한다. IZO나 AZO로 이루어진 상부막은 후속 공정에서 중간막(121q, 122q, 123q)인 은이 건식 식각으로 인해 손상되는 것을 막아 준다
도 5 및 도 6에서, 게이트선(121, 122, 123) 및 게이트선(121, 122, 123)의 끝 부분(129)의 하부막은 영문자 p를, 중간막은 영문자 q를, 상부막은 영문자 r을 덧붙여 표기하였다.
이어, 도 7 내지 도 9에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층, 불순물 비정질 규소층을 화학 기상 증착법(chemical vapor deposition)을 이용하여 각각 약 1,500 Å 내지 약 6,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å내지 약 600 Å의 두께로 연속 증착한다. 다음 불순물 비정질 규소층 및 진 성 비정질 규소층을 사진 식각하여 복수의 선형 불순물 반도체(164) 및 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
이어 도 10 내지 도 12에 도시한 바와 같이, 니켈 등으로 이루어진 하부막, 은을 포함하는 중간막 및 산화인듐과 산화아연이 90:10 의 비로 조성되어 있는 IZO 또는 아연을 50at% 이상 함유하는 AZO 등으로 이루어진 상부막을 스퍼터링 따위로 적층한다.
다음, 3층막을 사진 식각하여 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. IZO나 AZO로 이루어진 상부막은 후속 공정에서 중간막(171q, 175q)인 은이 건식 식각으로 인해 손상되는 것을 막아 준다.
도 11 및 도 12에서, 데이터선(171), 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)의 하부막은 영문자 p를, 중간막은 영문자 q를, 상부막은 영문자 r을 덧붙여 표기하였다.
이어 불순물 반도체(164)의 노출된 부분을 제거하여 그 아래의 진성 반도체(154) 부분을 노출하고, 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)를 완성한다.
다음, 도 13 내지 도 15에 도시한 바와 같이 보호막(180)을 적층하고 게이트 절연막(140)과 함께 사진 식각하여 복수의 접촉 구멍(181, 182, 185)을 형성한다. 접촉 구멍(181, 182, 185)은 각각 드레인 전극(175), 게이트선(121, 122, 123) 끝 부분(129) 및 데이터선(171) 끝 부분(179)을 드러낸다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, IZO 또는 ITO층을 스퍼터링 방법 등으로 적층하고 사진 식각 공정으로 패터닝하여 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
다음, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 게이트선 또는 데이터선 등의 배선 구조 및 그 제조 방법을 도 16을 참고로 하여 좀 더 상세하게 설명한다.
도 16은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배선의 단면도이다.
바닥층(100) 위에 하부막(5p), 은 또는 은 합금으로 된 중간막(5q), 상부막(5r)이 차례로 형성되어 있으며, 하부막(5p), 중간막(5q) 및 상부막(5r) 각각은 도 1 내지 도 3에 도시된 게이트선(121, 122, 123), 데이터선(171) 및 드레인 전극(175)의 하부막(121p, 122p, 123p, 171p, 175p), 중간막(121q, 122q, 123q, 171q, 175q) 및 상부막(121r, 122r, 123r, 171r, 175r)에 해당한다.
도 16에서 보는 바와 같이 하부막(5p)과 중간막(5q)을 상부막(5r)이 그 측면까지 덮고 있다. 따라서 앞에서 설명한 구조에 비하여 더욱 안정적인 배선 구조라 할 수 있다. 그러나 하부막(5p)과 중간막(5q)을 적층하고 사진 식각한 후에 상부막(5r)을 적층하고 사진 식각하여야 하므로 사진 식각 공정이 1회 추가된다.
이상과 같이 게이트선과 데이터선 배선을 은 또는 그 합금으로 형성하고, 하부에는 접착성을 향상시키고 접촉 특성을 좋게 하기 위한 하부막을 형성하고, 상부에는 접착성이 좋고 후속 공정에서 은 또는 은 합금으로 된 중간막을 보호하기 위 한 상부막을 형성함으로써 저저항 배선을 구현함과 동시에 배선의 신뢰성을 확보한다.
본 실시예에서는 게이트선(121, 122, 123), 데이터선(171) 및 드레인 전극(175) 모두에 대하여 니켈 등으로 이루어진 하부막, 은을 포함한 중간막, IZO 등으로 이루어진 상부막으로 이루어지는 삼중막으로 형성하였지만, 게이트선(121, 122, 123), 데이터선(171) 및 드레인 전극(175) 중 어느 일부만을 삼중막으로 형성할 수도 있다.
이와 같이, 본 발명의 실시예에서 게이트선, 데이터선 및 드레인 전극의 배선을 다른층과의 접착성과 반도체와의 접촉 특성이 좋은 니켈 등으로 이루어진 하부막, 저항이 낮은 은 등으로 이루어진 중간막 및 다른층과의 접착성이 좋고 건식 식각시 손상이 적은 IZO 등으로 이루어진 상부막으로 구성하여, 저저항 배선을 구현함과 동시에 배선의 신뢰성을 확보할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (14)

  1. 하부막, 중간막 및 상부막을 포함하며,
    상기 중간막은 은(Ag)을 포함하고,
    상기 하부막이 니켈(Ni), 니켈의 질화물, 몰리브덴(Mo)의 질화물, 크롬(Cr)의 질화물, 탄탈륨(Ta)의 질화물, 티타늄(Ti)의 질화물 중 어느 하나를 포함하거나,
    상기 상부막이 니켈(Ni), 니켈의 질화물, 몰리브덴(Mo)의 질화물, 크롬(Cr)의 질화물, 탄탈륨(Ta)의 질화물, 티타늄(Ti)의 질화물, 인듐(In)을 50at% 이상 함유하는 산화인듐(In2O3) 기초 물질, 아연(Zn)을 50at% 이상 함유하는 산화아연(ZnO) 기초 물질 중 어느 하나를 포함하는
    표시 장치용 배선.
  2. 제1항에서,
    상기 산화인듐 기초 물질은 IZO인 표시 장치용 배선.
  3. 제1항에서,
    상기 산화아연 기초 물질은 AZO인 표시 장치용 배선.
  4. 제1항 내지 제3항 중 어느 한 항에서,
    상기 하부막 또는 상기 상부막의 두께는 10 Å 내지 5,000 Å인 표시 장치용 배선.
  5. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 반도체,
    상기 게이트 절연막 및 상기 반도체 위에 형성되어 있는 데이터선 및 드레인전극, 그리고
    상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하며,
    상기 게이트선, 상기 데이터선 및 드레인 전극 중 적어도 하나는 하부막, 중간막 및 상부막을 포함하고,
    상기 중간막은 은을 포함하고,
    상기 하부막이 니켈, 니켈의 질화물, 몰리브덴의 질화물, 크롬의 질화물, 탄탈륨의 질화물, 티타늄의 질화물 중 어느 하나를 포함하거나,
    상기 상부막이 니켈, 니켈의 질화물, 몰리브덴의 질화물, 크롬의 질화물, 탄탈륨의 질화물, 티타늄의 질화물, 인듐을 50at% 이상 함유하는 산화인듐 기초 물질, 아연을 50at% 이상 함유하는 산화아연 기초 물질 중 어느 하나를 포함하는
    박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 산화인듐 기초 물질은 IZO인 박막 트랜지스터 표시판.
  7. 제5항에서,
    상기 산화아연 기초 물질은 AZO인 박막 트랜지스터 표시판.
  8. 제5항 내지 제7항 중 어느 한 항에서,
    상기 하부막 또는 상기 상부막의 두께는 10 Å 내지 5,000 Å인 박막 트랜지스터 표시판.
  9. 기판 위에 게이트선을 형성하는 단계,
    게이트 절연막, 반도체층 및 저항성 접촉 부재를 형성하는 단계,
    데이터선 및 드레인 전극을 형성하는 단계, 그리고
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 하나는 하부막, 은을 포함하는 중간막 및 상부막을 차례로 형성하는 단계를 포함하고,
    상기 중간막은 은을 포함하고,
    상기 하부막이 니켈, 니켈의 질화물, 몰리브덴의 질화물, 크롬의 질화물, 탄탈륨의 질화물, 티타늄의 질화물 중 어느 하나를 포함하거나,
    상기 상부막이 니켈, 니켈의 질화물, 몰리브덴의 질화물, 크롬의 질화물, 탄탈륨의 질화물, 티타늄의 질화물, 인듐을 50at% 이상 함유하는 산화인듐 기초 물질, 아연을 50at% 이상 함유하는 산화아연 기초 물질 중 어느 하나를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 산화인듐 기초 물질은 IZO인 박막 트랜지스터 표시판의 제조 방법.
  11. 제9항에서,
    상기 산화아연 기초 물질은 AZO인 박막 트랜지스터 표시판의 제조 방법.
  12. 제9항 내지 제11항 중 어느 한 항에서,
    상기 하부막 또는 상기 상부막의 두께는 10 Å 내지 5,000 Å인 박막 트랜지스터 표시판의 제조 방법.
  13. 제9항 내지 12항 중 어느 한 항에서,
    상기 하부막, 상기 중간막 및 상기 상부막을 차례로 형성하는 단계는,
    상기 하부막, 상기 중간막 및 상기 상부막을 차례로 적층하는 단계, 그리고
    상기 하부막, 상기 중간막 및 상기 상부막을 함께 사진 식각하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제9항 내지 12항 중 어느 한 항에서,
    상기 하부막, 상기 중간막 및 상기 상부막을 차례로 형성하는 단계는,
    상기 하부막과 상기 중간막을 차례로 적층하는 단계,
    상기 하부막과 상기 중간막을 함께 사진 식각하는 단계,
    상기 중간막 위에 상기 상부막을 적층하는 단계, 그리고
    상기 상부막을 사진 식각하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020050043578A 2005-05-24 2005-05-24 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 KR20060121414A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050043578A KR20060121414A (ko) 2005-05-24 2005-05-24 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043578A KR20060121414A (ko) 2005-05-24 2005-05-24 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060121414A true KR20060121414A (ko) 2006-11-29

Family

ID=37707154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043578A KR20060121414A (ko) 2005-05-24 2005-05-24 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20060121414A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US11460744B2 (en) 2020-04-10 2022-10-04 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8481362B2 (en) 2007-04-25 2013-07-09 Lg Chem, Ltd. Thin film transistor and method for preparing the same
US11460744B2 (en) 2020-04-10 2022-10-04 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5190578B2 (ja) 薄膜トランジスタ表示板の製造方法
JP4939794B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7888148B2 (en) Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20060090523A (ko) 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
US7535520B2 (en) Thin film transistor array panel for liquid crystal display
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100980015B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5406440B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101702645B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20150052429A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR20060121414A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR100980014B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20080052919A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
KR100601176B1 (ko) 박막 트랜지스터 기판
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060012764A (ko) 박막 표시판 및 그 제조 방법
KR20070018263A (ko) 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination