JP2013254931A - 薄膜トランジスタ基板 - Google Patents

薄膜トランジスタ基板 Download PDF

Info

Publication number
JP2013254931A
JP2013254931A JP2013004645A JP2013004645A JP2013254931A JP 2013254931 A JP2013254931 A JP 2013254931A JP 2013004645 A JP2013004645 A JP 2013004645A JP 2013004645 A JP2013004645 A JP 2013004645A JP 2013254931 A JP2013254931 A JP 2013254931A
Authority
JP
Japan
Prior art keywords
barrier layer
thin film
film transistor
transistor substrate
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013004645A
Other languages
English (en)
Inventor
Kyung Seop Kim
▲キュン▼ ▲ソ▼ 金
Byeong-Beom Kim
柄 範 金
Joon Yong Park
俊 龍 朴
Chang-Oh Jeong
敞 午 鄭
洪 龍 ▲ニン▼
Hong Long Nin
Dong Min Lee
東 敏 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2013254931A publication Critical patent/JP2013254931A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】抵抗の低い金属で薄膜トランジスタの電極を形成しながらも、酸化物半導体と電極を形成する金属の間の不必要な反応を防止し、二つの層の接着力を高めて、薄膜トランジスタの性能の低下を防止することができる薄膜トランジスタ基板を提供する。
【解決手段】
本発明の一実施形態による薄膜トランジスタ基板は、絶縁基板上に配置される半導体層、前記半導体層と重なるゲート電極、前記半導体層と重なるソース電極及びドレイン電極を含み、前記ソース電極と前記半導体層の間に配置される第１バリア層、及び前記ドレイン電極と前記半導体層の間に配置される第２バリア層を含み、前記第１バリア層と前記第２バリア層はニッケルクロム（ＮｉＣｒ）を含む。
【選択図】図１

Description

本発明は、薄膜トランジスタ基板に関する。
表示装置は、各画素をスイッチングするための薄膜トランジスタを含む。薄膜トランジスタは、スイッチング信号の印加を受けるゲート電極、データ電圧が印加されるソース電極、及びデータ電極を出力するドレイン電極を三端子としてスイッチング素子を構成する。また、このような薄膜トランジスタは、ゲート電極、ソース電極、及びドレイン電極と重なっているアクティブ層をチャネル層として含み、アクティブ層は、半導体材料として非晶質シリコンが主に用いられている。
しかし、ディスプレイの大型化に伴って超高速駆動が可能な薄膜トランジスタの開発が切実になっている。特に、アクティブ層として現在主に用いられている非晶質シリコンは、電子移動度が低く、化学気相蒸着法(Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ;ＣＶＤ)、スパッタリング方法などを適用するための高価な真空工程基板の蒸着装備を必要とする。
したがって、電子移動度が高くて、コーティング工程または超低価のプリンティング工程によって行うために、溶液工程が可能な酸化物半導体が開発されている。また、低い比抵抗(ｒｅｓｉｓｔｉｖｉｔｙ)を有する金属を利用して配線を形成して、電流移動速度を高める方法に対する必要性が高まっている。
しかし、抵抗が低い金属で薄膜トランジスタの電極を形成する場合、酸化物半導体と電極を形成する金属の間の不必要な反応が起こり、酸化物半導体と電極を形成する金属間の接着力が低くなる。そして、二つの層が離隔し、これによって電極の比抵抗が高まり、半導体の性能が低下するなどの問題点が発生している。
そこで、本発明の目的は、薄膜トランジスタの性能の低下を防止することができる薄膜トランジスタ基板を提供することにある。
本発明の一実施形態による薄膜トランジスタ基板は、絶縁基板上に配置される半導体層、前記半導体層と重なるゲート電極、前記半導体層と重なるソース電極及びドレイン電極を含み、前記ソース電極と前記半導体層の間に配置される第１バリア層、及び前記ドレイン電極と前記半導体層の間に配置される第２バリア層を含み、前記第１バリア層と前記第２バリア層はニッケルクロム（ＮｉＣｒ）を含む。
前記半導体層は酸化物半導体を含んでもよい。
前記ソース電極及び前記ドレイン電極は、銅、アルミニウム、及び銀のいずれか一つを含んでもよい。
前記第１バリア層と前記第２バリア層は、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、インジウム（Ｉｎ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、タングステン（Ｗ）、ニオビウム（Ｎｂ）、ネオジム（Ｎｄ）のうちから選択した元素を少なくとも一つ以上含んでもよい。
前記ソース電極の表面のうちの前記第１バリア層が配置されていないいずれか一つの表面上に配置される第１保護層、及び前記ドレイン電極の表面のうちの前記第２バリア層が配置されていないいずれか一つの表面上に配置される第２保護層をさらに含み、前記第１保護層と前記第２保護層はニッケルクロムを含んでもよい。
前記ゲート電極は、銅、アルミニウム、及び銀のいずれか一つを含んでもよい。
前記ゲート電極の下部に配置される第３バリア層をさらに含み、前記第３バリア層はニッケルクロムを含んでもよい。
前記ゲート電極の上部に配置される第３保護膜をさらに含み、前記第３保護膜はニッケルクロムを含んでもよい。
薄膜トランジスタの性能の低下を防止することができる薄膜トランジスタ基板を提供することができる。
本発明の一実施形態による薄膜トランジスタ基板の断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の断面図である。 本発明の一実験例による配線の比抵抗を示すグラフである。 本発明の一実験例による配線の比抵抗を示すグラフである。 本発明の一実験例による配線の蒸着結果を示す電子顕微鏡写真である。
添付した図面を参照して、本発明の実施形態について、本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「すぐ上」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「すぐ上」にあるという時には、中間に他の部分がないことを意味する。それでは、添付した図面を参照して本発明の実施形態について、本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。
図１は、本発明の一実施形態による薄膜トランジスタ基板の断面図である。
図１を参照すれば、薄膜トランジスタ表示板１００は、絶縁基板１１０、ゲート電極１２０、ゲート絶縁膜１３０、半導体層１５０、ソース電極１７１、ドレイン電極１７２、第１バリア層１６１、及び第２バリア層１６２を含む。
絶縁基板１１０はプラスチックであってもよい。絶縁基板１１０の上にゲート電極１２０が配置されている。ゲート電極１２０は、ゲート信号を伝達するゲート配線と連結される。ゲート電極１２０は、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系金属、銀（Ａｇ）と銀合金など銀系金属、銅（Ｃｕ）と銅合金など銅系金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などを含んでもよい。
しかし、本発明の実施形態によるゲート電極１２０は、これに限定されず、他の多様な金属と導電体で形成してもよい。
絶縁基板１１０、及びゲート電極１２０を含むゲート配線の上には、ゲート絶縁膜１３０が形成されている。ゲート絶縁膜１３０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）または酸窒化ケイ素（ＳｉＯＮ）などで形成してもよい。また、ゲート絶縁膜１３０は、酸化ケイ素と窒化ケイ素が積層された多層膜構造を有してもよい。この場合、絶縁基板１１０の上部に窒化ケイ素層を形成し、窒化ケイ素層の上部には酸化ケイ素層を形成することによって、酸化ケイ素層が後述する半導体層と接することができる。
酸窒化ケイ素の単一膜を使用する場合にも、半導体層と隣接するほど酸窒化ケイ素における酸素の組成比が高まるように酸素濃度の分布を有するようにしてもよい。このように、半導体層と隣接するほど酸窒化ケイ素における酸素の組成比が高まるようにして、半導体内の酸素欠乏（ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｃｙ）を防止して、チャネル層の劣化を防止することができる。
ゲート絶縁膜１３０の上には半導体層１５０が配置されている。半導体層１５０はゲート電極１２０と重なる。
半導体層１５０は酸化物半導体であってもよい。半導体層１５０は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物、またはこれらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）を含む。酸化物半導体１５４は、インクジェットなどの溶液工程によって形成してもよい。具体的に、半導体層１５０は、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）、ＧＺＯ（Ｇａ−Ｚｎ−Ｏ）、ＩＺＯ（Ｉｎ−Ｚｎ−Ｏ）、またはＨＩＺＯ（Ｈｆ−Ｉｎ−Ｚｎ−Ｏ）のような酸化物半導体であってもよい。
しかし、半導体層１５０は、非晶質シリコンまたは多結晶シリコンを含むこともできる。
半導体層１５０の上にはソース電極１７１及びドレイン電極１７２が配置されている。
ソース電極１７１は、データ信号を伝達するデータ配線と連結される。
ソース電極１７１及びドレイン電極１７２は、比抵抗の低い銅（Ｃｕ）と銅合金など銅系金属、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系金属、または銀（Ａｇ）と銀合金など銀系金属で形成してもよい。
しかし、本発明の実施形態によるソース電極１７１及びドレイン電極１７２は、これに限定されず、他の多様な低い比抵抗を有する金属と導電体で形成してもよい。
ドレイン電極１７２は、画素電極（図示せず）と電気的に接続してもよく、画素電極に印加された電圧と対向電極（図示せず）によって電界が形成され、その電界によって階調表現が可能である。
ソース電極１７１と半導体層１５０の間には第１バリア層１６１が配置されていて、ドレイン電極１７２と半導体層１５０の間には第２バリア層１６２が配置されている。第１バリア層１６１と第２バリア層１６２はニッケルクロム（ＮｉＣｒ）を含む。具体的に、第１バリア層１６１と第２バリア層１６２は、ニッケルクロム（ＮｉＣｒ）またはニッケルクロム合金であってもよく、ニッケルクロム合金である場合、ニッケルクロム以外にバナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、インジウム（Ｉｎ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、タングステン（Ｗ）、ニオビウム（Ｎｂ）、ネオジム（Ｎｄ）のうちから選択した元素を少なくとも一つ以上含んでもよい。
第１バリア層１６１と第２バリア層１６２は、半導体層１５０とソース電極１７１及びドレイン電極１７２との接触特性を高め、ソース電極１７１及びドレイン電極１７２の成分が半導体層１５０の成分と反応することを防止する。
一般に、既存の薄膜トランジスタ基板において、ソース電極とドレイン電極の下部にチタニウム、クロム、タンタル、モリブデン系金属などからなる下部層を含む。しかし、このような下部層の成分は後続の高温工程でソース電極とドレイン電極を構成する比抵抗金属層に拡散しやすい。そこで、ソース電極とドレイン電極の比抵抗が高まるようになり、これによって薄膜トランジスタを含む表示装置の性能が低下することがある。
しかし、本発明の実施形態による第１バリア層１６１と第２バリア層１６２はニッケルクロムを含み、このニッケルクロムは、後続の高温工程においても銅、アルミニウム、銀のような比抵抗金属層に拡散しない。したがって、ソース電極とドレイン電極の比抵抗が高まることを防止するようになり、これによって薄膜トランジスタを含む表示装置の性能の低下を防止することができる。
また、第１バリア層１６１と第２バリア層１６２を構成するニッケルクロムは、銅、アルミニウム、銀のような比抵抗金属層との接触特性に優れている。
また、第１バリア層１６１と第２バリア層１６２を構成するニッケルクロムは、銅、アルミニウム、銀のような比抵抗金属層と同一のエッチング液を利用して、同時にエッチングすることができるため、ソース電極及びドレイン電極の下部に配置されるバリア層のアンダーカットによるソース電極及びドレイン電極の浮きを防止することができ、製造工程が簡単になる。
さらに具体的に、第１バリア層１６１と第２バリア層１６２を構成するニッケルクロムは、燐酸、硝酸、及び酢酸を含むエッチング液を利用してエッチングしてもよい。このように燐酸、硝酸、及び酢酸を含むエッチング液は、処理可能なエッチング回数が他の種類のエッチング液より高くて、製造コストを下げることができる。
本実施形態において、ゲート電極１２０、ゲート絶縁膜１３０、半導体層１５０、ソース電極１７１、及びドレイン電極１７２が順に積層されているが、本発明はこれに限定されず、薄膜トランジスタの積層構造はこれと異なってもよい。
ソース電極１７１及びドレイン電極１７２は互いに離隔して配置されており、半導体層１５０と少なくとも一部重なる。つまり、ソース電極１７１は半導体層１５０と少なくとも一部分が重なり、ドレイン電極１７２は薄膜トランジスタのチャネル部を中心にソース電極１７１と対向するように配置されて、半導体層１５０と少なくとも一部分が重なる。
図示していないが、ソース電極１７１及びドレイン電極１７２、そしてソース電極１７１及びドレイン電極１７２と重ならない半導体層１５０のチャネル領域の上には保護膜を配置してもよい。
以下、図２を参照して、本発明の他の一実施形態について説明する。図２は、本発明の他の一実施形態による薄膜トランジスタ表示板の断面図である。
図２を参照すれば、本実施形態による薄膜トランジスタ基板２００は、図１に示した実施形態による薄膜トランジスタ基板と類似している。
図２を参照すれば、本実施形態による薄膜トランジスタ基板２００は、絶縁基板１１０、ゲート電極１２０、ゲート絶縁膜１３０、半導体層１５０、ソース電極１７１、ドレイン電極１７２、第１バリア層１６１、及び第２バリア層１６２を含む。
ゲート電極１２０は、ゲート信号を伝達するゲート配線と連結される。ゲート電極１２０は、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系金属、銀（Ａｇ）と銀合金など銀系金属、銅（Ｃｕ）と銅合金など銅系金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などを含んでもよい。
ゲート絶縁膜１３０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）または酸窒化ケイ素（ＳｉＯＮ）などで形成してもよい。
半導体層１５０はゲート電極１２０と重なる。
半導体層１５０は酸化物半導体であってもよい。半導体層１５０は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物、またはこれらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）を含む。酸化物半導体１５４は、インクジェットなどの溶液工程によって形成してもよい。具体的に、半導体層１５０は、ＩＧＺＯ、ＧＺＯ、ＩＺＯ、またはＨＩＺＯのような酸化物半導体であってもよい。
しかし、半導体層１５０は、非晶質シリコンまたは多結晶シリコンを含んでもよい。
ソース電極１７１及びドレイン電極１７２は、比抵抗の低い銅（Ｃｕ）と銅合金など銅系金属、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系金属、または銀（Ａｇ）と銀合金など銀系金属で形成してもよい。
第１バリア層１６１と第２バリア層１６２はニッケルクロム（ＮｉＣｒ）を含む。具体的に、第１バリア層１６１と第２バリア層１６２は、ニッケルクロム（ＮｉＣｒ）またはニッケルクロム合金であってもよく、ニッケルクロム合金である場合、ニッケルクロム以外にバナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、インジウム（Ｉｎ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、タングステン（Ｗ）、ニオビウム（Ｎｂ）、ネオジム（Ｎｄ）のうちから選択した元素を少なくとも一つ以上含んでもよい。
第１バリア層１６１と第２バリア層１６２は、半導体層１５０とソース電極１７１及びドレイン電極１７２との接触特性を高め、ソース電極１７１及びドレイン電極１７２の成分が半導体層１５０の成分と反応することを防止する。
ソース電極１７１及びドレイン電極１７２は互いに離隔して配置されており、半導体層１５０と少なくとも一部重なる。つまり、ソース電極１７１は半導体層１５０と少なくとも一部分が重なり、ドレイン電極１７２は薄膜トランジスタのチャネル部を中心にソース電極１７１と対向するように配置されて、半導体層１５０と少なくとも一部分が重なる。
しかし、本実施形態による薄膜トランジスタ基板は、図１に示した実施形態による薄膜トランジスタ基板とは異なって、ソース電極１７１の上に配置されている第１保護層１８１と、ドレイン電極１７２の上に配置されている第２保護層１８２とをさらに含む。
第１保護層１８１及び第２保護層１８２はニッケルクロム（ＮｉＣｒ）を含む。具体的に、第１保護層１８１及び第２保護層１８２はニッケルクロム（ＮｉＣｒ）またはニッケルクロム合金であってもよく、ニッケルクロム合金である場合、ニッケルクロム以外にバナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、インジウム（Ｉｎ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、タングステン（Ｗ）、ニオビウム（Ｎｂ）、及びネオジム（Ｎｄ）のうちから選択した元素を少なくとも一つ以上含んでもよい。
第１保護層１８１及び第２保護層１８２は、ソース電極１７１及びドレイン電極１７２を構成する比抵抗金属層の成分が酸化されることを防止することができる。
このように、本発明の実施形態による第１保護層１８１及び第２保護層１８２はニッケルクロムを含み、このニッケルクロムは、約１２００℃でも拡散係数が約１×１０−１４ｃｍ２／ｓｅｃに過ぎず、高温でも隣接する物質に拡散しない。
したがって、後続の高温工程でも半導体層とはほとんど反応しないようになる。また、後続の高温工程でも銅、アルミニウム、及び銀のような比抵抗金属層に拡散しない。したがって、ソース電極とドレイン電極の比抵抗が高まることを防止するようになり、これによって薄膜トランジスタを含む表示装置の性能の低下を防止することができる。
また、第１保護層１８１及び第２保護層１８２を構成するニッケルクロムは、銅、アルミニウム、及び銀のような比抵抗金属層との接触特性に優れている。
また、第１保護層１８１及び第２保護層１８２を構成するニッケルクロムは、銅、アルミニウム、及び銀のような比抵抗金属層と同一のエッチング液を利用して、同時にエッチングすることができるため、製造工程が簡単になる。より具体的に、第１バリア層１６１と第２バリア層１６２を構成するニッケルクロムは、燐酸、硝酸、及び酢酸を含むエッチング液を利用してエッチングすることができる。このように燐酸、硝酸、及び酢酸を含むエッチング液は、処理可能なエッチング回数が他の種類のエッチング液より高くて、製造コストを下げることができる。
図示していないが、第１保護層１８１及び第２保護層１８２、そしてソース電極１７１及びドレイン電極１７２と重ならない半導体層１５０のチャンネル領域の上には保護膜を配置してもよい。
先に図１を参照して説明した実施形態による薄膜トランジスタ基板の全ての特徴は、本実施形態による薄膜トランジスタ基板に全て適用可能である。
以下、図３を参照して、本発明の他の一実施形態について説明する。図３は、本発明の他の一実施形態による薄膜トランジスタ表示板の断面図である。
図３を参照すれば、本実施形態による薄膜トランジスタ基板３００は、図１及び図２に示した実施形態による薄膜トランジスタ基板と類似している。
図３を参照すれば、本実施形態による薄膜トランジスタ基板３００は、絶縁基板１１０、ゲート電極１２０、ゲート絶縁膜１３０、半導体層１５０、ソース電極１７１、ドレイン電極１７２、ソース電極１７１及びドレイン電極１７２と半導体層１５０との間に配置される第１バリア層１６１及び第２バリア層１６２、そしてソース電極１７１及びドレイン電極１７２の上に配置されている第１保護層１８１及び第２保護層１８２を含む。
しかし、本実施形態による薄膜トランジスタ基板３００は、上述した実施形態による薄膜トランジスタ基板とは異なって、ゲート電極１２０の下部に配置されている第３バリア層１２１と、ゲート電極１２０の上部に配置されている第３保護層１２３とをさらに含む。
また、本実施形態による薄膜トランジスタ基板３００のゲート電極１２０は、比抵抗が低い銅（Ｃｕ）と銅合金など銅系金属、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系金属、または銀（Ａｇ）と銀合金など銀系金属で形成してもよい。
第３バリア層１２１は、第１バリア層１６１及び第２バリア層１６２と同様にニッケルクロム（ＮｉＣｒ）を含む。具体的に、第１バリア層１６１、第２バリア層１６２、及び第３バリア層１２１は、ニッケルクロム（ＮｉＣｒ）またはニッケルクロム合金であってもよく、ニッケルクロム合金である場合、ニッケルクロム以外にバナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、インジウム（Ｉｎ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、タングステン（Ｗ）、ニオビウム（Ｎｂ）、及びネオジム（Ｎｄ）のうちから選択した元素を少なくとも一つ以上含んでもよい。
第１バリア層１６１と第２バリア層１６２は、半導体層１５０とソース電極１７１及びドレイン電極１７２との接触特性を高め、ソース電極１７１及びドレイン電極１７２の成分が半導体層１５０成分と反応することを防止する。同様に、第３バリア層１２１は、基板１１０とゲート電極１２０との接触特性を高め、基板１１０内の成分がゲート電極１２０に拡散することを防止する。
第３保護層１２３は、第１保護層１８１及び第２保護層１８２と同様にニッケルクロム（ＮｉＣｒ）を含む。具体的に、第１保護層１８１、第２保護層１８２、及び第３保護層１２３は、ニッケルクロム（ＮｉＣｒ）またはニッケルクロム合金であってもよく、ニッケルクロム合金である場合、ニッケルクロム以外にバナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、インジウム（Ｉｎ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、タングステン（Ｗ）、ニオビウム（Ｎｂ）、及びネオジム（Ｎｄ）のうちから選択した元素を少なくとも一つ以上含んでもよい。
第１保護層１８１及び第２保護層１８２は、ソース電極１７１及びドレイン電極１７２を構成する比抵抗金属層の成分が酸化することを防止できる。同様に、第３保護層１２３は、ゲート電極１２０を構成する比抵抗金属層の成分が酸化することを防止できる。
図示してはいないが、第１保護層１８１及び第２保護層１８２、そしてソース電極１７１及びドレイン電極１７２と重ならない半導体層１５０のチャネル領域の上には保護膜を配置してもよい。
先に図１及び図３を参照して説明した実施形態による薄膜トランジスタ基板の全ての特徴は、本実施形態による薄膜トランジスタ基板に全て適用可能である。
以下、表１を参照して、本発明の他の一実験例について説明する。本実験例においては、基板上に銅を含む配線を形成した場合（ケース１）と、同一の基板上にニッケルクロムを含むバリア層を形成した後、その上に銅を含む配線を形成した場合（ケース２）に対して、剥離強度（ｐｅｅｌ ｓｔｒｅｎｇｔｈ）を測定して、その結果を次の表１に表した。
表１を参照すれば、本発明の実施形態による薄膜トランジスタ基板のように、配線の下にニッケルクロムを含むバリア層を形成した場合(ケース２)、剥離強度が非常に高くなって、接触特性に優れていることが分かった。
以下、図４Ａ及び図４Ｂを参照して、本発明の他の一実験例による結果について説明する。図４Ａ及び図４Ｂは、本発明の一実験例による配線の比抵抗を示すグラフである。
本実験例においては、既存の薄膜トランジスタ基板と同様に、チタニウム（Ｔｉ）を含むバリア層を形成し、その上に銅（Ｃｕ）を含む配線を形成した後、熱処理を行いながら、銅を含む配線の比抵抗を測定して、その結果を図４Ａに示した。具体的には、厚みがそれぞれ３０００Å、５０００Å、１００００Å、２００００Å、３００００Å、４００００Åの銅を含む配線を蒸着後に３７０℃で１０分熱処理したもの、蒸着後に２８０℃で１０分熱処理したもの、蒸着後に３９０℃で６０分熱処理したものについて実験を行った。また、本発明の実施形態による薄膜トランジスタ基板のように、ニッケルクロムを含むバリア層を形成し、その上に銅を含む配線（５０００Å）を形成した後、図４Ａでの実験と同様に蒸着後熱処理を行いながら、銅を含む配線の比抵抗を測定して、その結果を図４Ｂに示した。
バリア層を構成する成分を除いて、それ以外の実験条件は同一にした。
図４Ａを参照すれば、蒸着後（ａｓ−ｄｅｐｏ）状態と比較して、熱処理時に銅を含む配線の比抵抗が次第に大きくなることが分かった。特に、配線の厚さが薄いほど、配線の比抵抗値の増加幅がさらに大きかった。
しかし、図４Ｂを参照すれば、蒸着後（ａｓ−ｄｅｐｏ）状態と比較して、熱処理時に銅を含む配線の比抵抗は全く変化がないことが分かった。
このように、本発明の実施形態による薄膜トランジスタ基板は、ソース電極及びドレイン電極と半導体との間に配置されるバリア層がニッケルクロムを含むことで、後続の熱処理時にもソース電極及びドレイン電極を構成する低い比抵抗金属の比抵抗が変化せずに、ソース電極及びドレイン電極の成分が半導体層と反応することを防止できることが分かった。
以下、図５を参照して、本発明の他の一実験例について説明する。図５は、本発明の一実験例による配線の蒸着結果を示す電子顕微鏡写真である。
本実験例においては、本発明の実施形態による薄膜トランジスタ基板と同様に、ニッケルクロムを含むバリア層と、バリア層上に配置される銅を含む配線層とを形成した。この時、ニッケルクロム層と銅層を順次に蒸着した後、同一のエッチング液、例えば、燐酸、硝酸、及び酢酸を含むエッチング液を利用して同時にエッチングして、その形成結果の電子顕微鏡写真を図５に示した。
図５を参照すれば、本発明の実施形態による薄膜トランジスタ基板と同様に、ニッケルクロムを含むバリア層と、バリア層上に配置される銅を含む配線層を形成する場合、同一のエッチング液で同時にエッチングすることができ、下部に配置されるニッケルクロム層のアンダーカットなしに、優れた側面プロファイルを有するパターンを形成できることが分かった。
したがって、既存の薄膜トランジスタ基板から発生する下部のバリア層のアンダーカットによるソース電極及びドレイン電極のような配線層の浮き現象を防止できることが分かった。また、バリア層とソース電極及びドレイン電極を同一のエッチング液で１回エッチングしてパターニングすることによって、製造工程が簡単になり、そのために製造コストが下げられることが分かった。また、バリア層とソース電極及びドレイン電極を処理できるエッチング回数が、他の種類のエッチング液よりも高い燐酸、硝酸、及び酢酸を含むエッチング液を利用してエッチングすることができるので、製造コストが下げられることが分かった。
このように、本発明の実施形態による薄膜トランジスタ基板では、抵抗の低い金属で薄膜トランジスタの電極を形成しながらも、酸化物半導体と電極を形成する金属の間の不必要な反応を防止し、二つの層の接着力を高めて、薄膜トランジスタの性能の低下を防止することができる薄膜トランジスタ基板を提供することができる。つまり、本発明の実施形態による薄膜トランジスタ基板では、薄膜トランジスタのソース電極及びドレイン電極と酸化物半導体との間にニッケルクロム（ＮｉＣｒ）を含むバリア層（ｂａｒｒｉｅｒ ｌａｙｅｒ）を形成することによって、ソース電極及びドレイン電極と下部層との接着特性を高め、酸化物半導体と低抵抗金属の間の不必要な反応を防止することができる。また、バリア層成分と低抵抗金属成分の間の拡散が起きないため、低抵抗金属を含むソース電極及びドレイン電極のような配線の比抵抗の減少を防止することができる。また、銅やアルミニウムのような低抵抗金属とニッケルクロムからなるバリア層を同一のエッチング液でエッチングすることができるので、薄膜トランジスタの入力電極及び出力電極とバリア層のうちの下部層のアンダーカットを防止し、製造コストを下げることができる。
上述した実施形態による薄膜トランジスタ基板は、液晶表示装置、有機発光ダイオード表示装置、電気泳動表示装置、電子インク表示装置など、薄膜トランジスタを含む全ての平板表示装置に適用可能である。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
１１０ 絶縁基板
１２０ ゲート電極
１２１ 第３バリア層
１２３ 第３保護層
１３０ ゲート絶縁膜
１５０ 半導体層
１６１ 第１バリア層
１６２ 第２バリア層
１７１ ソース電極
１７２ ドレイン電極
１８１ 第１保護層
１８２ 第２保護層

Claims (21)

  1. 絶縁基板上に配置される半導体層、
    前記半導体層と重なるゲート電極、
    前記半導体層と重なるソース電極及びドレイン電極を含み、
    前記ソース電極と前記半導体層の間に配置される第１バリア層、及び
    前記ドレイン電極と前記半導体層の間に配置される第２バリア層を含み、
    前記第１バリア層と前記第２バリア層はニッケルクロム（ＮｉＣｒ）を含む薄膜トランジスタ基板。
  2. 前記半導体は酸化物半導体を含む、請求項１に記載の薄膜トランジスタ基板。
  3. 前記ソース電極及び前記ドレイン電極は、銅、アルミニウム、及び銀のいずれか一つを含む、請求項２に記載の薄膜トランジスタ基板。
  4. 前記第１バリア層と前記第２バリア層は、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、インジウム（Ｉｎ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、タングステン（Ｗ）、ニオビウム（Ｎｂ）、ネオジム（Ｎｄ）のうちから選択した元素を少なくとも一つ以上含む、請求項３に記載の薄膜トランジスタ基板。
  5. 前記ソース電極の表面のうちの前記第１バリア層が配置されていないいずれか一つの表面上に配置される第１保護層、及び
    前記ドレイン電極の表面のうちの前記第２バリア層が配置されていないいずれか一つの表面上に配置される第２保護層をさらに含み、
    前記第１保護層と前記第２保護層はニッケルクロムを含む、請求項４に記載の薄膜トランジスタ基板。
  6. 前記ゲート電極は、銅、アルミニウム、及び銀のいずれか一つを含み、
    前記ゲート電極の下部に配置される第３バリア層をさらに含み、
    前記第３バリア層はニッケルクロムを含む、請求項５に記載の薄膜トランジスタ基板。
  7. 前記ゲート電極の上部に配置される第３保護膜をさらに含み、
    前記第３保護膜はニッケルクロムを含む、請求項６に記載の薄膜トランジスタ基板。
  8. 前記ソース電極及び前記ドレイン電極は、銅、アルミニウム、及び銀のいずれか一つを含む、請求項１に記載の薄膜トランジスタ基板。
  9. 前記第１バリア層と前記第２バリア層は、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、インジウム（Ｉｎ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、タングステン（Ｗ）、ニオビウム（Ｎｂ）、ネオジム（Ｎｄ）のうちから選択した元素を少なくとも一つ以上含む、請求項８に記載の薄膜トランジスタ基板。
  10. 前記ソース電極の表面のうちの前記第１バリア層が配置されていないいずれか一つの表面上に配置される第１保護層、及び
    前記ドレイン電極の表面のうちの前記第２バリア層が配置されていないいずれか一つの表面上に配置される第２保護層をさらに含み、
    前記第１保護層と前記第２保護層はニッケルクロムを含む、請求項９に記載の薄膜トランジスタ基板。
  11. 前記ゲート電極は、銅、アルミニウム、及び銀のいずれか一つを含み、
    前記ゲート電極の下部に配置される第３バリア層をさらに含み、
    前記第３バリア層はニッケルクロムを含む、請求項１０に記載の薄膜トランジスタ基板。
  12. 前記ゲート電極の上部に配置される第３保護膜をさらに含み、
    前記第３保護膜はニッケルクロムを含む、請求項１１に記載の薄膜トランジスタ基板。
  13. 前記第１バリア層と前記第２バリア層は、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、インジウム（Ｉｎ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、タングステン（Ｗ）、ニオビウム（Ｎｂ）、ネオジム（Ｎｄ）のうちから選択した元素を少なくとも一つ以上含む、請求項１に記載の薄膜トランジスタ基板。
  14. 前記ソース電極の表面のうちの前記第１バリア層が配置されていないいずれか一つの表面上に配置される第１保護層、及び
    前記ドレイン電極の表面のうちの前記第２バリア層が配置されていないいずれか一つの表面上に配置される第２保護層をさらに含み、
    前記第１保護層と前記第２保護層はニッケルクロムを含む、請求項１３に記載の薄膜トランジスタ基板。
  15. 前記ゲート電極は、銅、アルミニウム、及び銀のいずれか一つを含み、
    前記ゲート電極の下部に配置される第３バリア層をさらに含み、
    前記第３バリア層はニッケルクロムを含む、請求項１４に記載の薄膜トランジスタ基板。
  16. 前記ゲート電極の上部に配置される第３保護膜をさらに含み、
    前記第３保護膜はニッケルクロムを含む、請求項１５に記載の薄膜トランジスタ基板。
  17. 前記ソース電極の表面のうちの前記第１バリア層が配置されていないいずれか一つの表面上に配置される第１保護層、及び
    前記ドレイン電極の表面のうちの前記第２バリア層が配置されていないいずれか一つの表面上に配置される第２保護層をさらに含み、
    前記第１保護層と前記第２保護層はニッケルクロムを含む、請求項１に記載の薄膜トランジスタ基板。
  18. 前記ゲート電極は、銅、アルミニウム、及び銀のいずれか一つを含み、
    前記ゲート電極の下部に配置される第３バリア層をさらに含み、
    前記第３バリア層はニッケルクロムを含む、請求項１７に記載の薄膜トランジスタ基板。
  19. 前記ゲート電極の上部に配置される第３保護膜をさらに含み、
    前記第３保護膜はニッケルクロムを含む、請求項１８に記載の薄膜トランジスタ基板。
  20. 前記ゲート電極は、銅、アルミニウム、及び銀のいずれか一つを含み、
    前記ゲート電極の下部に配置される第３バリア層をさらに含み、
    前記第３バリア層はニッケルクロムを含む、請求項１に記載の薄膜トランジスタ基板。
  21. 前記ゲート電極の上部に配置される第３保護膜をさらに含み、
    前記第３保護膜はニッケルクロムを含む、請求項２０に記載の薄膜トランジスタ基板。
JP2013004645A 2012-06-05 2013-01-15 薄膜トランジスタ基板 Pending JP2013254931A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120060267A KR20130139438A (ko) 2012-06-05 2012-06-05 박막 트랜지스터 기판
KR10-2012-0060267 2012-06-05

Publications (1)

Publication Number Publication Date
JP2013254931A true JP2013254931A (ja) 2013-12-19

Family

ID=49669128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004645A Pending JP2013254931A (ja) 2012-06-05 2013-01-15 薄膜トランジスタ基板

Country Status (4)

Country Link
US (1) US8847228B2 (ja)
JP (1) JP2013254931A (ja)
KR (1) KR20130139438A (ja)
CN (1) CN103474431A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934445A (zh) * 2015-06-01 2015-09-23 深圳市华星光电技术有限公司 Tft基板组及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017524070A (ja) 2014-07-24 2017-08-24 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 薄い無機膜の生成方法
KR102429077B1 (ko) 2014-08-04 2022-08-04 바스프 에스이 무기 박막의 제조 방법
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN106876476B (zh) 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN108172629A (zh) * 2017-12-22 2018-06-15 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
US10968522B2 (en) * 2018-04-02 2021-04-06 Elwha Llc Fabrication of metallic optical metasurfaces
CN110690171A (zh) * 2019-10-23 2020-01-14 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
US11729987B2 (en) * 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012770A (ja) * 1983-07-01 1985-01-23 Matsushita Electric Ind Co Ltd 薄膜電界効果トランジスタ
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2006148040A (ja) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2007242947A (ja) * 2006-03-09 2007-09-20 Nikko Kinzoku Kk 半導体配線用バリア膜、半導体用銅配線、同配線の製造方法及び半導体バリア膜形成用スパッタリングターゲット
WO2010013636A1 (ja) * 2008-07-29 2010-02-04 株式会社アルバック 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2011171581A (ja) * 2010-02-19 2011-09-01 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900017198A (ko) 1989-04-29 1990-11-15 이헌조 듀얼게이트 박막트랜지스터(tft) 제조방법
KR100301803B1 (ko) * 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
KR100737642B1 (ko) 2001-05-30 2007-07-09 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR100848100B1 (ko) 2002-05-21 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조방법
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100971950B1 (ko) 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
CN101483180B (zh) 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
KR20050055384A (ko) 2003-12-08 2005-06-13 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
JP2006148050A (ja) 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
KR20080037296A (ko) 2006-10-25 2008-04-30 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
US7919795B2 (en) 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
JP5269533B2 (ja) 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP5294929B2 (ja) 2009-03-06 2013-09-18 シャープ株式会社 半導体装置、ｔｆｔ基板、および表示装置
JP5354781B2 (ja) 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
KR101628254B1 (ko) 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20110044633A (ko) 2009-10-23 2011-04-29 엘지디스플레이 주식회사 단일 구리 타겟을 이용한 박막트랜지스터 제조 방법 및 그 방법에 의한 박막 트랜지스터
KR101597312B1 (ko) 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101582946B1 (ko) 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20110067765A (ko) 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9123820B2 (en) * 2010-05-31 2015-09-01 Sharp Kabushiki Kaisha Thin film transistor including semiconductor oxide layer having reduced resistance regions
KR20130062726A (ko) 2011-12-05 2013-06-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012770A (ja) * 1983-07-01 1985-01-23 Matsushita Electric Ind Co Ltd 薄膜電界効果トランジスタ
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2006148040A (ja) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2007242947A (ja) * 2006-03-09 2007-09-20 Nikko Kinzoku Kk 半導体配線用バリア膜、半導体用銅配線、同配線の製造方法及び半導体バリア膜形成用スパッタリングターゲット
WO2010013636A1 (ja) * 2008-07-29 2010-02-04 株式会社アルバック 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2011171581A (ja) * 2010-02-19 2011-09-01 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934445A (zh) * 2015-06-01 2015-09-23 深圳市华星光电技术有限公司 Tft基板组及其制作方法
CN104934445B (zh) * 2015-06-01 2017-11-28 深圳市华星光电技术有限公司 Tft基板组及其制作方法

Also Published As

Publication number Publication date
KR20130139438A (ko) 2013-12-23
US20130320344A1 (en) 2013-12-05
US8847228B2 (en) 2014-09-30
CN103474431A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
JP2013254931A (ja) 薄膜トランジスタ基板
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
US20100283055A1 (en) Tft substrate and tft substrate manufacturing method
CN104934481B (zh) 一种薄膜晶体管及其制备方法
WO2016061715A1 (zh) 金属氧化物薄膜晶体管制备方法
US10204973B2 (en) Display device and thin-film transistors substrate
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20130064116A (ko) 배선 구조 및 표시 장치
KR20120034115A (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
WO2011151990A1 (ja) 薄膜トランジスタ及びその製造方法
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
US20150349139A1 (en) Oxide Thin Film Transistor and Manufacturing Method Thereof, Array Substrate and Display Device
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2012104566A (ja) 薄膜トランジスタ回路基板及びその製造方法
KR20140106042A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
US20170170309A1 (en) Thin film transistor, array substrate and display device having the same, and method thereof
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US11664460B2 (en) Thin-film transistor and method for preparing the same, display substrate and display device
US10079311B2 (en) Thin film transistor substrate and method for making same
CN108010960B (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
WO2022196684A1 (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
US10164118B2 (en) Semiconductor device and method for producing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161129