JP2001059191A - エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 - Google Patents

エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器

Info

Publication number
JP2001059191A
JP2001059191A JP2000001127A JP2000001127A JP2001059191A JP 2001059191 A JP2001059191 A JP 2001059191A JP 2000001127 A JP2000001127 A JP 2000001127A JP 2000001127 A JP2000001127 A JP 2000001127A JP 2001059191 A JP2001059191 A JP 2001059191A
Authority
JP
Japan
Prior art keywords
film
etching
etching agent
laminated
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000001127A
Other languages
English (en)
Other versions
JP3974305B2 (ja
Inventor
奎哲 ▲じょ▼
Keitetsu Jiyo
Hitoshi Seki
斎 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Frontec Inc
Original Assignee
Frontec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Frontec Inc filed Critical Frontec Inc
Priority to JP2000001127A priority Critical patent/JP3974305B2/ja
Priority to TW089110510A priority patent/TW480611B/zh
Priority to US09/595,415 priority patent/US7229569B1/en
Priority to KR1020000033277A priority patent/KR100331888B1/ko
Publication of JP2001059191A publication Critical patent/JP2001059191A/ja
Priority to US11/810,365 priority patent/US7442324B2/en
Application granted granted Critical
Publication of JP3974305B2 publication Critical patent/JP3974305B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/26Acidic compositions for etching refractory metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 低抵抗のCu膜を配線材料として用いる場合
に、静止による浸漬法という簡易なケミカルエッチング
法でCu膜をエッチングでき、しかもエッチングレート
の経時変化が少なく、Cu膜のサイドエッチング量のバ
ラツキに起因するパターン細り現象が生じるのを防止で
きるエッチング剤の提供。 【解決手段】 ペルオキソ一硫酸一水素カリウムとフッ
酸を含有する水溶液からなるエッチング剤。基体2上に
Ti膜又はTi合金3とCu膜4とを順次成膜した積層
膜の表面に所定パターンのマスク27、28を形成し、
上記の構成のエッチング剤を用いて上記積層膜をエッチ
ングして上記所定パターンのゲート電極5(積層配
線)、下部パッド層(積層配線)16bを形成する薄膜
トランジスタ基板の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は低抵抗の銅を用いた
配線を作製するためのエッチング剤およびこれを用いた
電子機器用基板の製造方法と電子機器に関する。
【0002】
【従来の技術】電子機器の一種として薄膜トランジスタ
型液晶表示装置を挙げることができる。図9は、一般的
な薄膜トランジスタ型液晶表示装置の薄膜トランジスタ
部を示す概略図である。この薄膜トランジスタ82は、
基板83上にAl又はAl合金などの導電材料からなる
ゲート電極84が設けられ、このゲート電極84を覆う
ようにゲート絶縁膜85が設けられている。ゲート電極
84上方のゲート絶縁膜85上にアモルファスシリコン
(以下、a−Siと略記する)からなる半導体能動膜8
6が設けられ、リン等のn型不純物を含むアモルファス
シリコン(以下、n+型a−Siと略記する)からなる
オーミックコンタク ト層87を介して半導体能動膜8
6上からゲート絶縁膜85上にわたってAl又はAl合
金などの導電材料からなるソース電極88およびドレイ
ン電極89が設けられている。そして、これらソース電
極88、ドレイン電極89、ゲート電極84等で構成さ
れる薄膜トランジスタ82を覆うパッシベーション膜9
0が設けられ、ドレイン電極89上のパッシベーション
膜90にコンタクトホール91が設けられている。さら
にこのコンタクトホール91を通じてドレイン電極89
と電気的に接続されるインジウム酸化錫(以下、ITO
と略記する)等の透明電極層からなる画素電極92が設
けられている。
【0003】また、図9左側の部分は表示領域外に位置
するゲート配線端部のゲート端子パッド部93の断面構
造を示している。基板83上のAl又はAl合金などの
ゲート配線材料からなる下部パッド層94上にゲート絶
縁膜85およびパッシベーション膜90を貫通するコン
タクトホール95が設けられ、このコンタクトホール9
5を通じて下部パッド層94と電気的に接続される透明
電極層からなる上部パッド層96が設けられている。
尚、ソース配線端部においても類似の構造となってい
る。
【0004】近年、液晶表示装置の高速化等に伴い、ゲ
ート電極、ゲート配線、ソース電極、ドレイン電極、ソ
ース配線、ドレイン配線などの電極や配線の抵抗による
信号伝達の遅延の問題が顕在化されており、このような
問題を解決するために配線材料としてAlまたはAl合
金より低抵抗の銅の使用が検討されている。なお、ここ
では、ゲート電極等の電極を構成する材料も配線材料と
いう。銅配線は、AlまたはAl合金から配線を構成す
る場合と同様に通常のスパッタ法によりCu膜を形成
後、このCu膜の表面にフォトリソグラフィーにより所
定のパターンのマスクパターンを形成した後、エッチン
グ剤を用いて上記Cu膜にエッチングを施し、配線形成
位置以外の場所のCu膜を除去することにより形成でき
る。
【0005】
【発明が解決しようとする課題】ところで、Cuのエッ
チング剤としては、PAN系(リン酸−酢酸−硝酸系)
エッチング剤、過硫酸アンモニウム、酢酸−過酸化水素
水系のエッチング剤が知られており、微細加工用エッチ
ング剤として多用されている。しかしながら図10のA
に示すような基板83a上に成膜した配線形成用のCu
膜84aの表面にマスクパターン84bを形成したもの
を、上記の過硫酸アンモニウムあるいはPAN系のエッ
チング剤に静止状態で浸漬し、エッチングを施すと、図
10のBに示すようにマスクパターン84bの周辺のC
u膜84aだけが異常に速くエッチングされてしまい、
Cu膜84aの側面の中央部分のエッチング量が他の部
分のエッチング量よりも増加し、図10のCに示すよう
に得られる配線84cの線幅がマスクパターン84bの
幅より狭くなってしまうというパターン細り現象が生じ
るという問題があった。また、エッチング剤として酢酸
−過酸化水素水系や過硫酸アンモニウムを用いた場合、
エッチングレートの経時変化が激しいため、Cu膜の浸
漬時間のコントロールが難しく、所望の線幅のCu配線
を得るのが困難であった。なお、酢酸−過酸化水素水系
を用いる場合は、上記のようなパターン細り現象は生じ
ない。
【0006】本発明は、上記事情に鑑みてなされたもの
で、低抵抗のCu膜を配線材料として用いる場合に、静
止による浸漬法という簡易なケミカルエッチング法でC
u膜をエッチングでき、しかもエッチングレートの経時
変化が少なく、Cu膜の側面のエッチング量(サイドエ
ッチング量)にバラツキが生じることに起因するパター
ン細り現象が生じるのを防止できるエッチング剤を提供
することにある。
【0007】
【課題を解決するための手段】本発明は、ペルオキソ一
硫酸一水素カリウムを含有する水溶液からなることを特
徴とする銅のエッチング剤を上記課題の解決手段とし
た。かかる構成のエッチング剤によれば、静止による浸
漬法という簡易なケミカルエッチング法でCu膜をエッ
チングでき、しかもエッチングレートの経時変化がな
く、Cu膜のサイドエッチング量が均一であるので、所
望の線幅の銅配線を容易に得ることができる。上記銅の
エッチング剤は、酢酸を含有していてもよい。かかるエ
ッチング剤によれば、エッチングレートの経時変化がな
く、Cu膜のサイドエッチング量を均一にできるうえ銅
膜へのぬれ性も向上するので、微細な銅配線を形成する
場合でも、寸法精度が優れた銅配線を形成できる。
【0008】上記エッチング剤中のペルオキソ一硫酸一
水素カリウムの濃度は、0.08乃至2.0mol/l
であることが好ましく、より好ましくは0.1乃至1.
0mol/lである。ペルオキソ一硫酸一水素カリウム
の濃度が0.08mol/l未満であると、マスクパタ
ーンの周辺の銅膜だけが異常に速くエッチングされてし
まい、得られる銅配線の線幅がマスクパターンの幅より
狭くなってしまう。ペルオキソ一硫酸一水素カリウムの
濃度が2.0mol/lを超えると、エッチングレート
が速くなり過ぎて、得られる銅配線の線幅のコントロー
ルが困難になってしまう。
【0009】本発明のチタン膜と銅膜との積層膜のエッ
チング剤は、ペルオキソ一硫酸一水素カリウムとフッ酸
とを含有する水溶液からなることを特徴とする。かかる
エッチング剤によれば、積層膜を構成する銅膜のサイド
エッチング量を均一とすることができるうえ、静止によ
る浸漬法という簡易なケミカルエッチング法で上記積層
膜を構成するチタン膜又はチタン合金膜と銅膜の両方を
一括エッチングできる。本発明のモリブデン膜と銅膜と
の積層膜のエッチング剤は、ペルオキソ一硫酸一水素カ
リウムとリン酸と硝酸とを含有する水溶液からなること
を特徴とする。かかるエッチング剤によれば、積層膜を
構成する銅膜のサイドエッチング量を均一とすることが
できるうえ、静止による浸漬法という簡易なケミカルエ
ッチング法で上記積層膜を構成するモリブデン膜又はモ
リブデン合金膜と銅膜の両方を一括エッチングできる。
本発明のクロム膜と銅膜との積層膜のエッチング剤は、
ペルオキソ一硫酸一水素カリウムと塩酸とを含有する水
溶液からなることを特徴とする。かかるエッチング剤に
よれば、積層膜を構成する銅膜のサイドエッチング量を
均一とすることができるうえ、静止による浸漬法という
簡易なケミカルエッチング法で上記積層膜を構成するク
ロム膜又はクロム合金膜と銅膜の両方を一括エッチング
できる。
【0010】本発明のチタン膜と銅膜との積層膜のエッ
チング剤は、ペルオキソ硫酸塩とフッ酸と塩酸もしくは
塩化物とを含有する水溶液からなることを特徴とするも
のであってもよい。かかるエッチング剤によれば、チタ
ン膜又はチタン合金膜と銅膜との積層膜のエッチング剤
として用いると、上記積層膜をエッチング残査なく一括
エッチングでき、所望の線幅の積層配線を精度良く形成
できるので、製造工程の簡略化ができるうえ歩留まりを
向上できる。ペルオキソ硫酸塩とフッ酸と塩酸もしくは
塩化物とを含有する水溶液からなるエッチング剤中のC
l濃度(Cl-イオン濃度)が大きくなると、エッチン
グレートを大きくでき、エッチング残査を少なくできる
が、Cl濃度があまり大きくなりすぎると、エッチング
レートが早くなりすぎて制御しにくくなるため、Cl濃
度の上限としては、10%程度とすることが好ましい。
【0011】本発明のチタン膜と銅膜の積層膜のエッチ
ング剤は、ペルオキソ硫酸塩とフッ化物とを含有する水
溶液からなるものであってもよい。かかるエッチング剤
によれば、フッ化物に含まれるフッ素が水溶液中にF-
イオンとして存在することとなるので、エッチング剤中
にHFが含まれていなくても、チタン膜又はチタン合金
膜と銅膜との積層膜をエッチング残査なく一括エッチン
グでき、所望の線幅の積層配線を精度良く形成できるの
で、製造工程の簡略化ができるうえ歩留まりを向上でき
る。このエッチング剤には、フッ酸が含まれていてもよ
い。
【0012】上記ペルオキソ硫酸塩としては、KHSO
5、NaHSO5、K228、Na228、(NH42
28のうちから選択されるいずれか一種以上のものが
用いられる。上記塩化物は、アルカリ金属の塩化物もし
くは塩化アンモニウムが用いられ、具体例としてはKC
l、NaCl、NH4Clなどが用いられる。上記フッ
化物としては、アルカリ金属のフッ化物もしくはフッ化
アンモニウムが用いられ、具体例としてはKF、Na
F、NH4Fなどが用いられる。エッチング剤中の陽イ
オンを一種類にするために、好ましいペルオキソ硫酸塩
と塩化物の組み合わせとしては、例えば、KHSO5
KCl、(NH422 8とNH4Clなどを挙げるこ
とができる。また、好ましいペルオキソ硫酸塩とフッ化
物の組み合わせとしては、例えば、KHSO5とKF、
(NH4228とNH4Fなどを挙げることができ
る。
【0013】本発明の電子機器用基板の製造方法は、基
体上に銅膜を成膜し、該銅膜の表面に所定パターンのマ
スクを形成し、ペルオキソ一硫酸一水素カリウムを含有
する上記のいずれかの構成の本発明の銅のエッチング剤
を用いて上記銅膜をエッチングして上記所定パターンの
銅配線を形成することを特徴とする。かかる構成の電子
機器用基板の製造方法によれば、静止による浸漬法とい
う簡易なケミカルエッチング法でCu膜をエッチングで
き、しかもエッチングレートの経時変化が少なく、Cu
膜の側面のエッチング量(サイドエッチング量)が均一
で、所望の線幅の銅配線を形成できるので、歩留まりが
良好であり、製造工程が簡略で、製造効率を向上でき
る。従って、かかる構成の本発明の電子機器用基板の製
造方法によれば、歩留まりの向上によるコストが低い電
子機器用基板を得ることができる。
【0014】本発明の電子機器用基板の製造方法は、基
体上にチタン膜又はチタン合金膜と銅膜とを順次成膜し
た積層膜の表面に所定パターンのマスクを形成し、上記
のいずれかの構成の本発明のチタン膜と銅膜とのエッチ
ング剤を用いて上記チタン膜と銅膜との積層膜をエッチ
ングして上記所定パターンの積層配線を形成することを
特徴とする。かかる構成の電子機器用基板の製造方法に
よれば、上記積層膜を構成する銅膜のサイドエッチング
量を均一とすることができるうえ、静止による浸漬法と
いう簡易なケミカルエッチング法で上記積層膜を構成す
るチタン膜又はチタン合金膜と銅膜の両方を一括エッチ
ングできるので、歩留まりが良好であり、製造工程を短
縮できる。従って、かかる構成の本発明の電子機器機器
用基板の製造方法によれば、歩留まりの向上と製造効率
の向上によるコストが低い電子機器用基板を得ることが
できる。また、エッチング剤として、特に、ペルオキソ
硫酸塩とフッ酸と塩酸もしくは塩化物とを含有する水溶
液、あるいは、ペルオキソ硫酸塩とフッ化物とを含有す
る水溶液を用いる場合は、チタン膜又はチタン合金膜と
銅膜との積層膜をエッチング残査なく一括エッチングで
き、所望の線幅の積層配線を精度良く形成できるので、
製造工程の簡略化ができるうえ歩留まりを向上できる。
【0015】また、本発明の電子機器用基板の製造方法
は、基体上に少なくとも第1の金属層と第1の絶縁層と
半導体層と第2の金属層と第2の絶縁層とを有する電子
機器用基板の製造方法であって、上記第1と第2の金属
層のうち少なくとも一方を形成するに際して、チタン膜
又はチタン合金膜と銅膜とを順次成膜した積層膜の表面
に所定パターンのマスクを形成し、ペルオキソ硫酸塩と
フッ酸と塩酸もしくは塩化物とを含有する水溶液、ある
いはペルオキソ硫酸塩とフッ化物とを含有する水溶液か
らなるエッチング剤を用いて上記チタン膜又はチタン合
金膜と銅膜との積層膜をエッチングして上記所定パター
ンの積層配線を形成することを特徴とする。かかる構成
の電子機器用基板の製造方法によれば、チタン膜又はチ
タン合金膜と銅膜との積層膜をエッチング残査なく一括
エッチングでき、所望の線幅の積層配線を精度良く形成
できるので、製造工程の簡略化ができるうえ歩留まりを
向上できる。上記電子機器用基板の製造方法において、
上記半導体層をポリシリコンから形成するようにしても
よい。
【0016】本発明の電子機器は、上記のいずれかの構
成の電子機器用基板の製造方法により製造した基板を有
することを特徴とする。かかる構成の電子機器によれ
ば、低抵抗配線として銅膜からなる銅配線あるいは銅膜
を有する積層配線を用いた電子機器用基板が備えられて
いるので、配線抵抗に起因する信号電圧低下や配線遅延
が生じにくく、配線が長くなる大面積の表示や配線が細
くなる高詳細な表示に最適な表示装置等を容易に実現で
きるという利点がある。
【0017】
【発明の実施の形態】以下、図面により本発明について
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。 (第一実施形態)図3は、本発明の電子機器用基板の製
造方法を液晶表示装置に備えられる薄膜トランジスタ基
板の製造方法(第一実施形態の薄膜トランジスタ基板の
製造方法)に適用して製造された薄膜トランジスタ基板
の例を示す部分断面図である。符号aの部分は薄膜トラ
ンジスタ(TFT)部、bの部分はTFTマトリクス外
側に位置するソース配線の端子部、cの部分はゲート配
線の端子部を示している。なおこれら3つの部分は、こ
の薄膜トランジスタ基板1が備えられる実際の液晶表示
装置においては離れた箇所にあり、本来断面図を同時に
示せるものではないが、図示の都合上、近接させて図示
する。
【0018】まず、薄膜トランジスタ部aの部分につい
て説明する。薄膜トランジスタ部aには、基板(基体)
2上に膜厚50乃至100nm程度のTi膜又はTi合
金膜3と膜厚100乃至200nm程度のCu膜4から
なるゲート電極5が設けられている。その上にゲート絶
縁膜7が設けられ、このゲート絶縁膜7上にアモルファ
スシリコン(a−Si)からなる半導体膜8が設けら
れ、さらにこの半導体膜8上にn+ 型a−Si層9が設
けられ、その上にソース電極12およびドレイン電極1
4が設けられている。ソース電極12、ドレイン電極1
4は、膜厚50乃至100nm程度のTi 膜又はTi
合金膜10と、膜厚100乃至200nm程度のCu膜
1 1と、膜厚50乃至100nm程度のTi膜又はT
i合金膜10から なるものである。
【0019】また、ソース電極12やドレイン電極14
の上方にこれらを覆うパッシベーション膜17(絶縁
膜)が形成され、このパッシベーション膜17に、Cu
膜11の上側に設けられたTi膜又はTi合金膜10に
達するコンタクトホール18が形成されている。ここで
のパッシベーション膜17の例としては、a(アモルフ
ァス)−SiNx:H、 a−SiNx、a−SiO2
H、SiO2等を挙げることができる。そして、コンタ
クトホール18の内壁面および底面に沿って画素電極と
なるITO層19が形成されている。このコンタクトホ
ール18を通じてドレイン電極14とITO層19(画
素電極)が電気的に接続されている。
【0020】次に、ソース配線の端子部bに関しては、
ゲート絶縁膜7上にTi膜又はTi合金膜10とCu膜
11とTi膜又はTi合金膜10とからなる下部パッド
層16aが形成され、その上にはパッシベーション膜1
7が形成され、Al膜又はAl合金膜11の上側に設け
られたTi膜又はTi合金膜10に達するコンタクトホ
ール20が形成されている。そして、コンタクトホール
20の内壁面および底面に沿ってITOからなる上部パ
ッド層21が形成されている。このコンタクトホール2
0を通じて下部パッド層16aと上部パッド層21が電
気的に接続されている。
【0021】次に、ゲート配線の端子部cに関しては、
基板2上にTi膜又はTi合金膜3と、Cu膜4からな
る下部パッド層16bが形成され、その上にはゲート絶
縁膜7が形成され、さらにこの上にパッシベーション膜
17が形成され、Cu膜4に達するコンタクトホール2
2が形成されている。そして、コンタクトホール22の
内壁面および底面に沿ってITOからなる上部パッド層
23が形成されている。このコンタクトホール22を通
じて下部パッド層16bと上部パッド層23が電気的に
接続されている。
【0022】次に、本発明の第一実施形態の薄膜トラン
ジスタ基板の製造方法を図1乃至図2を用いて説明す
る。図1乃至図2中、符号aの部分は薄膜トランジスタ
(TFT)部、bの部分はTFTマトリクス外側に位置
するソース配線の端子部、cの部分はゲート配線の端子
部を示している。まず、図1のAに示すように基板2上
の全体にわたってスパッタ法を用いてTi膜又はTi合
金膜3と、Cu膜4とを順に成膜して積層膜を形成す
る。ついで、薄膜トランジスタ部aに関しては上記積層
膜を構成するCu膜4上にフォトリソグラフィーにより
所定パターンのマスクパターン27を形成した後、ペル
オキソ一硫酸一水素カリウム(KHSO5)とフッ酸と
を含有する水溶液からなるエッチング剤を用いて上記積
層膜に一括エッチングを施し、図1のBに示すようなT
i膜又はTi合金膜3と銅膜4とからなるゲート電極5
を形成する。ここで用いたエッチング剤中のペルオキソ
一硫酸一水素カリウムの濃度は、0.08乃至2.0m
ol/lであることが好ましい。また、上記エッチング
剤中のペルオキソ一硫酸一水素カリウムに対するフッ酸
の濃度が0.05乃至2.0mol/lの範囲内になる
ように調整されていることが、上記積層膜を構成する各
金属膜を一回のエッチングにより略同一エッチングレー
トでエッチングできる点で好ましい。また、上記エッチ
ング剤は、酢酸を含有していることが積層膜へのぬれ性
を向上できる点で好ましく、上記エッチング剤中のペル
オキソ一硫酸一水素カリウムに対する酢酸の重量比が1
0乃至75wt%の範囲内になるように調整されている
ことが好ましい。
【0023】一方、ゲート配線の端子部cに関しては上
記積層膜を構成するCu膜4上にフォトリソグラフィー
により所定パターンのマスクパターン28を形成した
後、先に用いたものと同様のエッチング剤を用いて上記
積層膜に一括エッチングを施して、図1のBに示すよう
なTi膜又はTi合金膜3とCu膜4とからなる下部パ
ッド層16bを形成する。このようにすると、上記積層
膜を構成するCu膜4のサイドエッチング量を均一とす
ることができるうえ、静止による浸漬法という簡易なケ
ミカルエッチング法で上記Ti膜又はTi合金膜3とC
u膜4の両方を同時にエッチングできる。
【0024】次に、基板2の上面全体にCVD法を用い
てゲート絶縁膜7を形成する。ついで、薄膜トランジス
タ部aに関しては、半導体層8、n+ 型a−Si層9を
形成した後、図1のCに示すようにTFTのチャネル部
となるゲート電極5の上方部分を残すように半導体層
8、n+型a−Si層9をエッチングする。そして、薄
膜トランジスタ部a及びソース配線の端子部bに関して
は、図1のDに示すように、Ti膜又はTi合金膜10
と、Cu膜11と、Ti膜又はTi合金膜10を順に成
膜して積層膜を形成する。
【0025】次に、薄膜トランジスタ部aに関しては、
TFTのチャネル部となるゲート電極5の上方の上記積
層膜のTi膜又はTi合金膜10上にフォトリソグラフ
ィーにより所定パターンのマスクパターン37を形成し
た後、先に用いたものと同様のエッチング剤を用いて上
記積層膜に一括エッチングを施して、図2のAに示すよ
うなTi膜又はTi合金膜10とCu膜11とTi膜又
はTi合金膜10とからなるソース電極12と、ドレイ
ン電極14を形成する。一方、ソース配線の端子部bに
関しては上記積層膜のTi膜又はTi合金膜10上にフ
ォトリソグラフィーにより所定パターンのマスクパター
ン38を行った後、先の用いたものと同様のエッチング
剤を用いて上記積層膜に一括エッチングを施して、図2
のAに示すようなTi膜又はTi合金膜10とCu膜1
1とTi膜又はTi合金膜10とからなる下部パッド層
16aを形成する。このようにすると、上記積層膜を構
成するCu膜10のサイドエッチング量を均一とするこ
とができるうえ、静止による浸漬法という簡易なケミカ
ルエッチング法で上記Cu膜11とこれの上下のTi膜
又はTi合金膜10を同時にエッチングできる。その
後、n+ 型a−Si層9を乾式法あるいは乾式法と湿式
法との併用によりエッチングしてチャネル24を形成す
る。
【0026】次に、薄膜トランジスタ部a、ソース配線
の端子部b及びゲート配線の端子部cに関しては、Ti
膜又はTi合金膜3,10上にパッシベーション膜17
を形成する。ついで、薄膜トランジスタ部aに関して
は、図2のBに示すように、パッシベーション膜17を
乾式法あるいは乾式法と湿式法との併用によりエッチン
グしてコンタクトホール18を形成した後、ITO層を
全面に形成した後、パターニングすることにより、図3
に示すように、コンタクトホール18の底面および内壁
面、パッシベーション膜17の上面にかけてITO層1
9を形成する。一方、ソース配線の端子部b、ゲート配
線の端子部cについても同様でパッシベーション膜17
を乾式法あるいは乾式法と湿式法との併用によりエッチ
ングしてコンタクトホール20、22を形成(ただし、
ゲート配線端子部cではパッシベーション膜17の他、
さらにゲート絶縁膜7もエッチングしてコンタクトホー
ル22を形成する)した後、ITO層を全面に形成した
後、パターニングすることにより、図3に示すように、
コンタクトホール20、22の底面および内壁面、パッ
シベーション膜17の上面にかけて上部パッド層21、
23を形成する。このような手順で、図3に示すような
薄膜トランジスタ基板1を製造することができる。
【0027】第一実施形態の薄膜トランジスタ基板の製
造方法においては、Ti膜又はTi合金膜3とCu膜4
とを順に成膜した積層膜や、Cu膜11の上下にTi膜
又はTi合金膜10を成膜した積層膜をエッチングして
所定パターンのゲート電極5、ソース電極12、ドレイ
ン電極14、下部パッド層16a,16bを形成する際
に、エッチング剤としてペルオキソ一硫酸一水素カリウ
ム(KHSO5)とフッ酸とを含有する水溶液からなる
ものを用いることにより、上記積層膜を構成する銅膜
4、11のサイドエッチング量を均一とすることができ
るうえ、静止による浸漬法という簡易なケミカルエッチ
ング法で上記積層膜を構成するTi膜又はTi合金膜3
と銅膜4の両方を一括エッチングでき、また、上記積層
膜が三層構造である場合は、Cu膜11とこれの上下の
Ti膜又はTi合金膜10を同時にエッチングできるの
で、歩留まりが良好であり、製造工程を短縮できる。従
って、かかる構成の第一実施形態の薄膜トランジスタ基
板の製造方法によれば、歩留まりの向上と製造効率の向
上によるコストが低い薄膜トランジスタ基板を得ること
ができる。
【0028】また、銅膜の下層にTi膜あるいはTi合
金膜を設けた積層膜を用いるので、上記積層膜の下側の
隣接膜から元素が拡散してきても上記Ti膜あるいはT
i合金膜により積層膜への元素の拡散が阻害されるの
で、隣接膜からの元素の拡散に起因する配線抵抗の上昇
を防止でき、例えば、上記基板2がガラス基板である場
合に、上記ゲート電極5や下部パッド層16b形成用の
銅膜4にガラス基板中のSiが入りこむことを防止でき
るので、上記銅膜4にSiが入り込むことに起因する配
線抵抗の上昇を防止できる。
【0029】また、銅膜11の上層にTi膜又はTi合
金膜10を設けた積層膜を用いるので、空気中の水分や
酸素に対する耐酸化性ならびにレジスト剥離液などに対
する耐食性を向上できるので、ソース電極12、ドレイ
ン電極14、下部パッド層16aが損傷を受けにくく、
これら電極12,14や下部パッド層16aが下地から
剥離するのを防止できるうえ断線不良の発生を防止でき
る。さらにまた、上記Ti膜又はTi合金膜10により
銅膜11のCu原子が隣接膜に拡散するのを阻害できる
ので、銅膜11からのCu原子の拡散に起因する絶縁耐
圧不良も防止できるうえ、半導体能動膜の特性の劣化を
防止できる。また、積層膜の上側の隣接膜から元素が拡
散してきてもTi膜又はTi合金膜10により電極1
2,14や下部パッド層16aへの元素の拡散が阻害さ
れるので、隣接膜からの元素の拡散に起因する配線抵抗
の上昇を防止できる。
【0030】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、例えばCu膜、Ti膜又は
Ti合金膜、パッシベーション膜等の膜厚や、形状等に
ついて、本発明の趣旨を逸脱しない範囲において種々の
変更を加えることが可能である。また、上記の実施の形
態においては、ゲート電極5、下部パッド層16bをT
i膜又はTi合金膜3とCu膜4との積層膜を一括エッ
チングして形成する場合について説明したが、Cu膜の
上下にTi膜又はTi合金膜を形成した三層構造の積層
膜を一括エッチングして形成してもよい。また、ソース
電極12、ドレイン電極14、下部パッド層16aをC
u膜11の上下にTi膜又はTi合金膜10を形成した
三層構造の積層膜を一括エッチングして形成する場合に
ついて説明したが、Ti膜又はTi合金膜上にCu膜を
成膜した二層構造の積層膜を一括エッチングして形成し
てもよい。また、上記の実施の形態においては、上記積
層膜のエッチング剤としてペルオキソ一硫酸一水素カリ
ウムとフッ酸とを含有する水溶液からなるものを用いる
場合について説明したが、ペルオキソ一硫酸一水素カリ
ウムを含有する水溶液からなるエッチング剤を用いて上
記積層膜をエッチングすると、Cu膜のみをエッチング
する選択エッチングを施すことができ、その場合、Cu
膜のエッチング前あるいはエッチング後にTi膜または
Ti合金膜用のエッチング剤を用いてエッチング処理を
施してもよい。
【0031】また、Ti膜又Ti合金膜とCu膜とから
なる積層膜のエッチング剤としては、上記のペルオキソ
一硫酸一水素カリウムとフッ酸とを含有する水溶液に代
えてペルオキソ硫酸塩とフッ酸と塩酸もしくは塩化物と
を含有する水溶液あるいはペルオキソ硫酸塩とフッ化物
とを含有する水溶液を用いてもよい。このようなエッチ
ング剤を用いると、上記積層膜をエッチング残査なく一
括エッチングでき、所望の線幅の積層配線を精度良く形
成できるので、製造工程の簡略化ができるうえ歩留まり
を向上できるという利点がある。
【0032】(第二実施形態)次に、本発明の第二実施
形態の薄膜トランジスタ基板の製造方法を説明する。第
二実施形態の薄膜トランジスタ基板の製造方法が、上述
の第一実施形態の薄膜トランジスタ基板の製造方法と異
なるところは、ゲート電極5や下部パッド層16b形成
用の積層膜としてMo膜又はMo合金膜とCu膜との積
層膜を形成し、また、ソース電極12やドレイン電極1
4や下部パッド層16a形成用の積層膜としてCu膜の
上下にMo膜又はMo合金膜を設けた積層膜を形成し、
これら積層膜のエッチング剤としてペルオキソ一硫酸一
水素カリウムとリン酸と硝酸とを含有する水溶液からな
るものを用いる点である。また、上記エッチング剤中の
ペルオキソ一硫酸一水素カリウムに対するリン酸の濃度
が0.8乃至8mol/lの範囲内、また、ペルオキソ
一硫酸一水素カリウムに対する硝酸の濃度が0.1乃至
1.0mol/lの範囲内になるように調整されている
ことが、上記積層膜を構成する各金属膜を一回のエッチ
ングにより略同一エッチングレートでエッチングできる
点で好ましい。
【0033】第二実施形態の薄膜トランジスタ基板の製
造方法においては、Mo膜又はMo合金膜とCu膜とを
順に成膜した積層膜や、Cu膜の上下にMo膜又はMo
合金膜を成膜した積層膜をエッチングして所定パターン
のゲート電極5、ソース電極12、ドレイン電極14、
下部パッド層16a,16bを形成する際に、エッチン
グ剤としてペルオキソ一硫酸一水素カリウムとリン酸と
硝酸とを含有する水溶液からなるものを用いることによ
り、各積層膜を構成する銅膜のサイドエッチング量を均
一とすることができるうえ、静止による浸漬法という簡
易なケミカルエッチング法で上記積層膜を構成するMo
膜又はMo合金膜と銅膜の両方を一括エッチングでき、
また、上記積層膜が三層構造である場合は、Mo膜とこ
れの上下のMo膜又はMo合金膜を同時にエッチングで
きるので、歩留まりが良好であり、製造工程を短縮でき
る。
【0034】(第三実施形態)次に、本発明の第三実施
形態の薄膜トランジスタ基板の製造方法を説明する。第
三実施形態の薄膜トランジスタ基板の製造方法が、上述
の第一実施形態の薄膜トランジスタ基板の製造方法と異
なるところは、ゲート電極5や下部パッド層16b形成
用の積層膜としてCr膜又はCr合金膜とCu膜との積
層膜を形成し、また、ソース電極12やドレイン電極1
4や下部パッド層16a形成用の積層膜としてCr膜又
はCr合金膜とCu膜との積層膜を形成し、これら積層
膜のエッチング剤としてペルオキソ一硫酸一水素カリウ
ムと塩酸とを含有する水溶液からなるものを用いる点で
ある。また、上記エッチング剤中のペルオキソ一硫酸一
水素カリウムに対する塩酸の濃度が4乃至11mol/
lの範囲内になるように調整されていることが、上記積
層膜を構成する各金属膜を一回のエッチングにより略同
一エッチングレートでエッチングできる点で好ましい。
このエッチング剤は、上記積層膜をエッチングする際
に、上記積層膜が形成された基板2を該エッチング剤中
に浸漬すると、マスクパターンによってマスクされてい
ない領域において上記積層膜を構成するCu膜がペルオ
キソ一硫酸一水素カリウムにより効果的にエッチングで
き、また、上記Cu膜のCuと上記塩酸が反応し、それ
によって気泡を生じながらCu膜の下層のCr又はCr
合金膜が効果的にエッチングできる。
【0035】第三実施形態の薄膜トランジスタ基板の製
造方法においては、Cr膜又はCr合金膜とCu膜とを
順に成膜した積層膜をエッチングして所定パターンのゲ
ート電極5、ソース電極12、ドレイン電極14、下部
パッド層16a,16bを形成する際に、エッチング剤
としてペルオキソ一硫酸一水素カリウムと塩酸とを含有
する水溶液からなるものを用いることにより、各積層膜
を構成する銅膜のサイドエッチング量を均一とすること
ができるうえ、浸漬法という簡易なケミカルエッチング
方法で上記積層膜を構成するCr膜又はCr合金膜と銅
膜の両方を一括エッチングできるので、歩留まりが良好
であり、製造工程を短縮できる。なお、上記の第一乃至
第三の実施形態では、Ti膜又はTi合金膜とCu膜と
の積層膜、Mo膜又はMo合金膜とCu膜との積層膜、
Cr膜又はCr合金膜とCu膜との積層膜をエッチング
する場合について説明したが、W膜又はW合金膜とCu
膜の積層膜、Ta膜又はTaN等のTa合金膜とCu膜
との積層膜、TiN膜とCu膜との積層膜、TiOx
とCu膜との積層膜などをエッチングする際に、エッチ
ング剤としてペルオキソ一硫酸一水素カリウムを含有す
る水溶液を用いれば、Cu膜を選択的にエッチングで
き、また、Mo膜とCu膜との積層膜をエッチングする
際に、エッチング剤としてペルオキソ一硫酸一水素カリ
ウムを含有する水溶液を用いれば、Mo膜のエッチング
レートはCu膜のエッチングレートよりも小さいが、M
o膜とCu膜の両方をエッチングできる。
【0036】(第四実施形態)次に、本発明の第四実施
形態の薄膜トランジスタ基板の製造方法を説明する。図
4は、本発明の第四実施形態の薄膜トランジスタ基板の
製造方法により製造された薄膜トランジスタ基板の例を
示す部分断面図である。この薄膜トランジスタ基板1a
が、図3に示した薄膜トランジスタ基板1と異なるとこ
ろは、ゲート電極5、下部パッド層16bがCu膜4か
ら構成されており、ソース電極12、ドレイン電極1
4、下部パッド層16aもCu膜11から構成されてい
る点である。第四実施形態の薄膜トランジスタ基板の製
造方法が、上述の第一実施形態の薄膜トランジスタ基板
の製造方法と異なるところは、ゲート電極5、下部パッ
ド層16b形成用の膜としてCu膜4を形成し、ソース
電極12、ドレイン電極14、下部パッド層16a形成
用の膜としてCu膜11を形成し、これらCu膜4、1
1のエッチング剤としてペルオキソ一硫酸一水素カリウ
ムを含有する水溶液からなるものを用いる点である。こ
こで用いるエッチング剤中のペルオキソ一硫酸一水素カ
リウムの濃度は、0.08乃至2.0mol/lである
ことが好ましい。また、上記エッチング剤は、酢酸を含
有していることがCu膜へのぬれ性を向上できる点で好
ましく、上記エッチング剤中のペルオキソ一硫酸一水素
カリウムに対する酢酸の重量比が10乃至75wt%の
範囲内になるように調整されていることが好ましい。
【0037】第四実施形態の薄膜トランジスタ基板の製
造方法においては、基板2上に成膜したCu膜4、11
をエッチングして所定パターンのゲート電極5、ソース
電極12、ドレイン電極14、下部パッド層16a,1
6bを形成する際に、エッチング剤としてペルオキソ一
硫酸一水素カリウムを含有する水溶液からなるものを用
いることにより、静止による浸漬法という簡易なケミカ
ルエッチング法でCu膜4、11をエッチングでき、し
かもエッチングレートの経時変化が少なく、Cu膜4、
11の側面のサイドエッチング量が均一で、所望の線幅
のゲート電極5、ソース電極12、ドレイン電極14、
下部パッド層16a,16bを形成できるので、歩留ま
りが良好であり、製造工程が簡略で、製造効率を向上で
きる。従って、かかる構成の第四実施形態の薄膜トラン
ジスタ基板の製造方法によれば、歩留まりの向上による
コストが低い薄膜トランジスタ基板を得ることができ
る。
【0038】(第五実施形態)図11は、本発明の第五
実施形態の電子機器用基板の製造方法により得られた薄
膜トランジスタ基板の部分断面図である。符号aの部分
は薄膜トランジスタ(TFT)部、bの部分はTFTマ
トリクス外側に位置するソース配線の端子部(パッド
部)、dの部分は蓄積容量部(Cs部)を示している。
なおこれら3つの部分は、この薄膜トランジスタ基板7
1が備えられる実際の液晶表示装置においては離れた箇
所にあり、本来断面図を同時に示せるものではないが、
図示の都合上、近接させて図示する。
【0039】まず、薄膜トランジスタ部aの部分につい
て説明する。薄膜トランジスタ部aには、基板(基体)
2上に絶縁層72を介してポリシリコンからなる半導体
層73が形成され、この中央部上にゲート絶縁膜74が
形成され、ゲート絶縁膜74上にゲート電極(第1の金
属層)75が設けられている。ゲート電極75は、膜厚
50乃至100nm程度のTi膜又はTi合金膜43と
膜厚100乃至200nm程度のCu膜44から構成さ
れている。なお、ゲート電極75は図示しないゲート配
線と一体形成されている。そして、ゲート電極75上に
層間絶縁膜(第1の絶縁層)76が設けられている。ま
た、半導体層73にはソース領域73aおよびドレイン
領域73b が形成され、これらソース領域73a、ド
レイン領域73bに挟まれた領域がチャネル部73cと
なっている。また、これらソース領域73a、ドレイン
領域73bをなす半導体層は、ゲート絶縁膜74端部の
下方にまで侵入する形で形成されている。
【0040】また、ソース領域73a上にソース配線
(第2の金属層)77が形成され、ドレイン領域73b
上にドレイン電極(第2の金属層)78が形成されてい
る。これらソース配線77、ドレイン電極78は、膜厚
50乃至100nm程度のTi膜又はTi合金膜79と
膜厚100乃至200nm程度のCu膜80から構成さ
れている。そして、全面を覆うようにパッシベーション
膜81が形成され、このパッシベーション膜81を貫通
してドレイン電極78に達するコンタクトホール122
が形成され、このコンタクトホール122を通じてドレ
イン電極78と接続されたITOからなる画素電極12
3が形成されている。また、図示を省略するが、ゲート
電極75と接続されたゲート配線端部のゲート端子部に
おいて、上記コンタクトホールと同様、ゲート配線を覆
うパッシベーション膜81が開口し、ITOからなるパ
ッドがゲート配線に接続してそれぞれ設けられている。
【0041】次に、ソース配線77の端子部bに関して
は、基板2上に形成した絶縁層72上に層間絶縁膜(第
2の絶縁層)124が形成され、この層間絶縁膜124
上にTi膜又はTi合金膜79とCu膜80とからなる
下部パッド層77aが形成され、その上にはパッシベー
ション膜81が形成され、パッド層77aに達するコン
タクトホール125が形成されている。そして、コンタ
クトホール125の内壁面および底面に沿ってITOか
らなる上部パッド層125が形成されている。このコン
タクトホール125を通じて下部パッド層77aと上部
パッド層126が電気的に接続されている。
【0042】次に、蓄積容量部dに関しては、基板2上
に絶縁層72を介してTi膜又はTi合金膜43とCu
膜44からなる容量線(第1の金属層)127が形成さ
れ、その上には層間絶縁膜(第2の絶縁層)128が形
成され、さらにこの上にTi膜又はTi合金膜79とC
u膜80からなる容量電極(第2の金属層)129が形
成され、さらにこの上にパッシベーション膜81が形成
され、容量電極129に達するコンタクトホール130
が形成されている。そして、コンタクトホール130の
内壁面および底面に沿ってITOからなる層131が形
成されている。このコンタクトホール130を通じて層
131と容量電極129が電気的に接続されている。
【0043】図11に示したような電子機器用基板71
に備えられるゲート電極(第1の金属層)75、容量線
(第1の金属層)127は、スパッタ法、フォトリソグ
ラフィー法により形成できるが、その際、Ti膜又はT
i合金膜43とCu膜44とを順次成膜した積層膜の表
面に所定パターンのマスクを形成し、ペルオキソ硫酸塩
とフッ酸と塩酸もしくは塩化物とを含有する水溶液、あ
るいはペルオキソ硫酸塩とフッ化物とを含有する水溶液
からなるエッチング剤を用いてTi膜又はTi合金膜4
3とCu膜44との積層膜をエッチングすることによ
り、上記所定パターンのゲート電極(第1の金属層)7
5、容量線(第1の金属層)127が得られる。また、
ソース配線(第2の金属層)77、ドレイン電極(第2
の金属層)78、下部パッド層(第2の金属層)77
a、容量電極(第2の金属層)129はスパッタ法、フ
ォトリソグラフィー法により形成できるが、その際、T
i膜又はTi合金膜79とCu膜80とを順次成膜した
積層膜の表面に所定パターンのマスクを形成し、ペルオ
キソ硫酸塩とフッ酸と塩酸もしくは塩化物とを含有する
水溶液、あるいはペルオキソ硫酸塩とフッ化物とを含有
する水溶液からなるエッチング剤を用いてTi膜又はT
i合金膜79とCu膜80との積層膜をエッチングする
ことにより、上記所定パターンのソース配線(第2の金
属層)77、ドレイン電極(第2の金属層)78、下部
パッド層(第2の金属層)77a、容量電極(第2の金
属層)129が得られる。
【0044】第五実施形態の電子機器用基板の製造方法
によれば、Ti膜又はTi合金膜43とCu膜44との
積層膜や、Ti膜又はTi合金膜79とCu膜80との
積層膜をエッチング残査なく一括エッチングでき、所望
の線幅のゲート電極(第1の金属層)75、容量線(第
1の金属層)127、ソース配線(第2の金属層)7
7、ドレイン電極(第2の金属層)78、下部パッド層
(第2の金属層)77a、容量電極(第2の金属層)1
29を精度良く形成できるので、製造工程の簡略化がで
きるうえ歩留まりを向上できる。
【0045】図5は、本発明の実施形態の薄膜トランジ
スタ基板の製造方法により製造された薄膜トランジスタ
基板が備えられた反射型液晶表示装置の一例を示す概略
図である。この反射型液晶表示装置(電子機器)は、液
晶層59を挟んで対向する上側および下側のガラス基板
51、52の上側ガラス基板51の内面側に上側透明電
極層55、上側配向膜57が上側ガラス基板51側から
順に設けられ、下側ガラス基板52の内面側に下側透明
電極層56、下側配向膜58が下側ガラス基板52側か
ら順に設けられている。液晶層59は、上側と下側の配
向膜57、58間に配設されている。上側ガラス基板5
1の外面側には上側偏光板60が設けられ、下側ガラス
基板52の外面側には下側偏光板61が設けられ、さら
に下側偏光板61の外面側に反射板62が、反射膜64
の凹凸面65を下側偏光板61側に向けて取り付けられ
ている。反射板62は、例えば、表面にランダムな凹凸
面が形成されたポリエステルフィルム63の凹凸面上に
Alや銀などからなる金属反射膜64を蒸着等で成膜す
ることにより形成されており、表面にランダムな凹凸面
65を有しているものである。
【0046】この反射型液晶表示装置においては、下側
ガラス基板52が上記第一乃至第五のいずれかの薄膜ト
ランジスタ基板の製造方法に適用して製造された薄膜ト
ランジスタ基板の基板2、下側透明電極層56がITO
層(画素電極)19に相当する。この反射型液晶表示装
置によれば、低抵抗配線として銅配線を用いた薄膜トラ
ンジスタ基板1aあるいは銅膜を有する積層配線を用い
た薄膜トランジスタ基板1が備えられているので、配線
抵抗に起因する信号電圧低下や配線遅延が生じにくく、
配線が長くなる大面積の表示や配線が細くなる高詳細な
表示に最適な表示装置を容易に実現できるという利点が
ある。
【0047】
【実施例】以下、本発明を実施例により具体的に説明す
るが、本発明はこれらの実施例のみに限定されるもので
はない。 (実験例1)エッチング剤として、オキソン(商品名:
アルドリッチ社製、2KHSO5・KHSO4・K2SO4
が含まれる水溶液)水溶液と、過硫酸アンモニウム
[(NH4228]水溶液の2種類を用意し、各エッ
チング剤を用いてCu膜をエッチングしたときのCuエ
ッチング速度のモル濃度依存性について以下のようにし
て調べた。ガラス基板の表面に膜厚300nmのCu膜
を形成した試験片を作製 し、この試験片をモル濃度を
変更したエッチング剤を用いてエッチングしたときのエ
ッチング速度を測定した。その結果を図6に示す。図6
に示した結果からオキソンからなる実施例のエッチング
剤を用いた場合のエッチングレートは、過硫酸アンモニ
ウム水溶液からなる比較例のエッチング剤を用いる場合
とほぼ同様のエッチングレートが得られていることか
ら、実施例のエッチング剤はCu膜のエッチング剤とし
て使用できることがわかる。
【0048】(実験例2)上記実験例1で用いたものと
同様のオキソン水溶液からなる実施例のエッチング剤
と、過硫酸アンモニウム水溶液からなる比較例のエッチ
ング剤を用意し、各エッチング剤を用いて上記試験片を
エッチングしたときのCu膜の膜厚分布を調べた。ここ
での試験片の表面には、所定のパターン(目標配線幅2
00μm)を有するマスクパターンを配置した。結果を
図7に示す。図7中、横軸が基板上の膜厚測定位置(μ
m)、縦軸がデプスプロファイル(膜厚)である。図7
中、鎖線は比較例のエッチング剤を用いた場合の結果、
実線は実施例のエッチング剤を用いた場合の結果であ
る。図7に示した結果から比較例のエッチング剤を用い
る場合、Cu配線以外のところにCu膜が残っており、
マスクパターン周辺だけが異常に速くエッチングされ、
エッチングが不完全であり、また、得られるCu配線の
幅も160μm程度であり、目標配線幅より40μm程
度も小さく、パターン細り現象が生じていることがわか
る。これに対して実施例のエッチング剤を用いる場合、
マスクパターン周辺が異常に速くエッチングされる現象
がなく、Cu配線以外の部分にはCu膜がなく、また、
得られるCu配線の幅もほぼ200μmであり、寸法精
度が優れたCu配線が形成されていることがわかる。
【0049】(実験例3)0.05mol/1のオキソ
ン水溶液(KHSO5は0.1mol/1)からなる実
施例のエッチング剤と、0.05mol/1過硫酸アン
モニウム水溶液からなる比較例のエッチング剤を用意
し、各エッチング剤を用いて上記試験片をエッチングし
たときのエッチングレートの経時変化を調べた。結果を
図8に示す。 図8に示した結果から比較例のエッチン
グ剤を用いる場合、初日から4日あたりまでのエッチン
グレートの経時変化が激しく、4日以上では経時変化が
小さくなっていることがわかる。これに対して実施例の
エッチング剤は、初日から17日あたりまでエッチング
レートが変化せず、17日以上でも経時変化が小さいこ
とがわかる。従って実験例1乃至3から、Cu膜のエッ
チング剤として、オキソンのようにペルオキソ一硫酸一
水素カリウム(KHSO5)を含むようなエッチング剤
を用いると、エッチングレートの経時変化がなく、Cu
膜のサイドエッチング量を均一とすることができるの
で、所望の線幅の銅配線を容易に得ることができること
がわかる。
【0050】(実験例4)厚さ50nmの各種の下地膜
(Cr膜、Ti膜、Mo膜、W膜、TiNi膜)上に1
00nmのCu膜を形成した積層膜を形成したガラス基
板を0.05Mオキソン水溶液からなる実施例のエッチ
ング剤(KHSO5は0.1mol/1)に0.5時間
浸漬したときの下地金属膜のエッチ ング選択性につい
て調べた。その結果を表1に示す。
【0051】
【表1】
【0052】表1に示した結果からエッチング剤として
0.05Mオキソン水溶液を用いる場合、Cr膜とCu
膜との積層膜のCr膜、Ti膜とCu膜との積層膜のT
i膜、W膜とCu膜との積層膜のW膜、TiN膜とCu
膜との積層膜のTiN膜のいずれもエッチングされてい
ないことがわかる。また、Mo膜とCu膜との積層膜の
場合、Mo膜が8nm/分でエッチングされることが分
かった。なお、300nmのCu膜を用いた時、いずれ
の積層膜もCu膜は、160nm/分でエッチングされ
た。
【0053】(実験例5)ガラス基板の表面に膜厚30
0nmのCu単層膜をスパッタ法、フォトリソグラフィ
ー法により形成した試験片を作製し、この試験片を、H
Fと過硫酸アンモニウム[(NH4228]とHCl
を含む水溶液(HFの濃度は0.2%、(NH422
8の濃度は2%)からなるエッチング剤を用いてエッ
チングする際に、エッチング剤中のHCl濃度を0%〜
0.5%の範囲で変更したときのCu膜のエッチング深
さのHCl濃度依存性について調べた。その結果を図1
2に示す。図12に示した結果から、Cu単層膜を形成
した試験片を、HFと過硫酸アンモニウム[(NH42
28]とHClを含む水溶液からなるエッチング剤を
用いてエッチングした場合、HCl濃度が0.5%の場
合のエッチングレートは300nm/分程度であり、H
Cl濃度が0%の場合のエッチングレートは130nm
/分程度であり、エッチング剤中のHCl濃度(Cl-
イオンの濃度)が大きくなるに従ってエッチング深さが
大きくなっていることがわかる。なお、HClに代えて
KClまたはNH4Clが含まれるエッチング剤を用い
た場合もCl-イオンの濃度が大きくなるに従ってエッ
チング深さが大きくなった。 以上のことからペルオキ
ソ硫酸塩とフッ酸と塩酸もしくは塩化物とを含有する水
溶液からなるエッチング剤中のCl濃度が大きくなる
と、Cu単層膜のエッチングレートを大きくできること
がわかる。
【0054】(実験例6)ガラス基板の表面に膜厚50
nmのTi単層膜をスパッタ法、フォトリソグラフィー
法により形成した試験片を作製し、この試験片を、HF
と過硫酸アンモニウム[(NH4228]とHClを
含む水溶液(HFの濃度は0.2%、(NH4228
の濃度は2%)からなるエッチング剤を用いてエッチン
グする際に、エッチング剤中のHCl濃度を0%〜0.
5%の範囲で変更したときのTi単層膜のエッチングオ
フ時間(エッチングが終了するまでの時間)のHCl濃
度依存性について調べた。その結果を図13に示す。図
13に示した結果から、Ti単層膜を形成した試験片
を、HFと過硫酸アンモニウム[(NH4228]と
HClを含む水溶液からなるエッチング剤を用いてエッ
チングした場合、HCl濃度を変更してもエッチングオ
フ時間はほとんど変化していないことから、エッチング
レートはほぼ一定であることがわかる。それは、Ti単
層膜からなる配線をスパッタ法、フォトリソグラフィー
法により形成する場合、配線の表面に2〜5nm程度の
TiOx膜が生成してしまい、このTiOx膜はエッチ
ングし難いため、エッチングレートが低くなってしまう
からである。
【0055】(実験例7)ガラス基板の表面に膜厚50
nmのTi膜(下地層)と膜厚100nmのCu膜とか
らなる積層膜をスパッタ法、フォトリソグラフィー法に
より形成した試験片を作製し、この試験片を、HFと過
硫酸アンモニウム[(NH4228]とHClを含む
水溶液(HFの濃度は0.2%、(NH4228の濃
度は2%)からなるエッチング剤を用いてエッチングす
る際に、エッチング剤中のHCl濃度を0%〜0.5%
の範囲で変更したときのTi膜とCu膜の積層膜のエッ
チングオフ時間(エッチングが終了するまでの時間)の
HCl濃度依存性について調べた。その結果を図14に
示す。なお、ここで形成した積層膜のTi膜とこれの上
層のCu膜は、空気中に曝露されることなくスパッタ法
により連続成膜したものである。図14に示した結果か
らTi膜とCu膜からなる積層膜を形成した試験片をH
Fと過硫酸アンモニウム[(NH4228]とHCl
とを含む水溶液からなるエッチング剤を用いてエッチン
グする場合、エッチング剤中のHCl濃度(Cl -イオ
ンの濃度)が大きくなるに従ってエッチングオフ時間が
短くなっており、エッチングレートが高いことがわか
る。
【0056】図12乃至図14に示した結果からエッチ
ング剤中のHCl濃度が0.1%の場合、Cu単層膜を
100nmの深さまでエッチングするのに約24秒程度
かかっており、また、厚さ50nmのTi単層膜を形成
した試験片のエッチングオフ時間は約90秒かかってい
るのに対して、厚さ50nmのTi膜と厚さ100nm
のCu膜を連続成膜して積層膜を形成した試験片のエッ
チングオフ時間は約30秒であることから、HFと過硫
酸アンモニウム[(NH4228]とHClを含む水
溶液は、Ti単層膜をエッチングするときよりもTi膜
とCu膜の積層膜をエッチングするときのエッチングオ
フ時間を大幅に短くでき、Cu単層膜をエッチングする
場合に近いエッチングレートでエッチングできることが
わかる。それは、Ti膜とCu膜を連続成膜する場合
は、Cu膜形成前に空気中に曝露しせず、Ti膜の表面
にTiOx膜が生成されないため、短時間でエッチング
できるからである。従って、HFと過硫酸アンモニウム
とHClを含む水溶液は、Ti膜とCu膜の積層膜のエ
ッチング剤として用いると、上記積層膜をエッチング残
査なく一括エッチングでき、所望の線幅の積層配線を精
度良く形成できるので、製造工程の簡略化ができるうえ
歩留まりを向上できることがわかる。
【0057】(実験例8)ガラス基板の表面に膜厚50
nmのTi膜(下地層)と膜厚100nmのCu膜とか
らなる積層膜をスパッタ法、フォトリソグラフィー法に
より形成した試験片を作製し、この試験片を、KF又は
NH4Fと、3%のオキソン(商品名:アルドリッチ社
製、2KHSO5・ KHSO4・K2SO4が含まれる水
溶液)とを含む水溶液からなるエッチング剤を用いてエ
ッチングする際に、エッチング剤中のKF又はNH4
濃度を0%〜0.5%の範囲で変更したときのTi膜と
Cu膜の積層膜のエッチングオフ時間(エッチングが終
了するまでの時間)のKFまたはNH4F濃度依存性に
ついて調べた。その結果を図15に示す。なお、ここで
形成した積層膜のTi膜とこれの上層のCu膜は、空気
中に曝露されることなくスパッタ法により連続成膜した
ものである。図15に示した結果からTi膜とCu膜か
らなる積層膜を形成した試験片はKF又はNH4Fと3
%のオキソンとを含む水溶液からなるエッチング剤を用
いてエッチングすることができ、また、このエッチング
剤中のKFまたはNH4F濃度(F-イオンの濃度)が大
きくなるに従ってエッチングオフ時間が短くなってお
り、エッチング残査がないうえエッチングレートが高い
ことがわかる。また、エッチング剤中にHFが含まれて
いなくても、エッチング剤にペルオキソ硫酸塩以外にF
-イオンが含まれていれば、Ti膜とCu膜の積層膜を
一括エッチングできることがわかる。
【0058】(実験例9)ガラス基板の表面に膜厚30
0nmのCu単層膜をスパッタ法、フォトリソグラフィ
ー法により形成した試験片を作製し、この試験片を、K
F又はHFと、3%のオキソン(商品名:アルドリッチ
社製、2KHSO5・ KHSO4・K2SO 4が含まれる
水溶液)からなるエッチング剤を用いてエッチングする
際に、エッチング剤中のKFの濃度を0.1%〜0.5
%を変更したときと、KFに代えて0.2%のHFを用
いたときのエッチング時間とCu単層膜のエッチング深
さとの関係について調べた。その結果を図16に示す。
図16に示した結果から、Cu単層膜を形成した試験片
をエッチングする場合、エッチング剤中にKFが含まれ
ている場合の方が、HFが含まれている場合よりもエッ
チングレートが高いことがわかる。また、エッチング剤
中のKF濃度が0.5%の場合の方が、KF濃度が0.
1%の場合よりもエッチングレートが高くなっているこ
とから、KF濃度(F-イオンの濃度)が大きい方がエ
ッチング効率が良好であることがわかる。なお、エッチ
ング剤中にHFが含まれている場合の方は、KFが含ま
れている場合に比べてエッチングレートは低いが、制御
はし易いことがわかる。
【0059】
【発明の効果】以上詳細に説明した通り本発明の銅のエ
ッチング剤は、ペルオキソ一硫酸一水素カリウムを含有
する水溶液からなるものであるので、静止による浸漬法
という簡易なケミカルエッチング法でCu膜をエッチン
グでき、しかもエッチングレートの経時変化がなく、C
u膜のサイドエッチング量が均一であるので、所望の線
幅の銅配線を容易に得ることができる。
【図面の簡単な説明】
【図1】 本発明の電子機器用基板の製造方法の第一実
施形態の薄膜トランジスタ基板の製造方法を工程順に示
した概略図である。
【図2】 本発明の電子機器用基板の製造方法の第一実
施形態の薄膜トランジスタ基板の製造方法を工程順に示
した概略図である。
【図3】 本発明の第一実施形態の電子機器用基板の製
造方法により得られた薄膜トランジスタ基板の部分断面
図である。
【図4】 本発明の第四実施形態の薄膜トランジスタ基
板の製造方法により製造された薄膜トランジスタ基板の
部分断面図である。
【図5】 本発明の第一乃至第五のいずれかの実施形態
の薄膜トランジスタ基板により製造された薄膜トランジ
スタ基板を有する反射型液晶表示装置の一例を示す概略
図である。
【図6】 実施例と比較例のエッチング剤を用いてCu
膜をエッチングしたときのCuエッチング速度のモル濃
度依存性を示す図である。
【図7】 実施例と比較例のエッチング剤を用いてCu
膜をエッチングしたときのCu膜の膜厚分布を示す図で
ある。
【図8】 実施例と比較例のエッチング剤を用いてCu
膜をエッチングしたときのエッチングレートの経時変化
を示す図である。
【図9】 一般的な薄膜トランジスタ型液晶表示装置の
薄膜トランジスタ部分を示す概略図である。
【図10】 従来の電子機器用基板の製造方法を工程順
に示した概略図である。
【図11】 本発明の第五実施形態の電子機器用基板の
製造方法により得られた薄膜トランジスタ基板の部分断
面図である。
【図12】 エッチング剤中のHCl濃度を0%〜0.
5%の範囲で変更したときのCu単層膜のエッチング深
さのHCl濃度依存性を示すグラフである。
【図13】 エッチング剤中のHCl濃度を0%〜0.
5%の範囲で変更したときのTi単層膜のエッチングオ
フ時間のHCl濃度依存性を示すグラフである。
【図14】 エッチング剤中のHCl濃度を0%〜0.
5%の範囲で変更したときのTi膜とCu膜の積層膜の
エッチングオフ時間のHCl濃度依存性を示すグラフで
ある。
【図15】 エッチング剤中のKF又はNH4F濃度を
0%〜0.5%の範囲で変更したときのTi膜とCu膜
の積層膜のエッチングオフ時間のKFまたはNH4F濃
度依存性を示すグラフである。
【図16】 エッチング剤中のKFの濃度を0.1%〜
0.5%を変更したときと、KFに代えて0.2%のH
Fを用いたときのエッチング時間とCu単層膜のエッチ
ング深さとの関係を示すグラフである。
【符号の説明】
1、1a、71・・・薄膜トランジスタ基板(電子機器用
基板)、2・・・基板(基体)、3、43、79・・・Ti膜
又はTi合金膜、4、44、80・・・Cu膜、5・・・ゲー
ト電極(積層配線)、10・・・Ti膜又はTi合金膜、
11・・・Cu膜、12・・・ソース電極 (積層配線)、 1
4・・・ドレイン電極(積層配線)、16a、16b・・・下
部パッド層(積層配線)、27,28・・・マスクパター
ン(マスク)、37,38・・・マスクパターン(マス
ク)、52・・・ガラス基板、73・・・半導体層、75・・・
ゲート電極(第1の金属層)、76・・・層間絶縁膜(第
1の絶縁層)、77・・・ソース配線(第2の金属層)、
77a・・・下部パッド層(第2の金属層)、78・・・ドレ
イン電極(第2の金属層)、124・・・層間絶縁膜(第
2の絶縁層)、127・・・容量線(第1の金属層)、1
29・・・容量電極(第2の金属層)、128・・・層間絶縁
膜(第2の絶縁層)。
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 616U 21/336 617L 627C Fターム(参考) 4K057 WA11 WA12 WB04 WB08 WB15 WB20 WE03 WE07 WE08 WE12 WG01 WG03 WJ03 WM03 WN01 WN02 5F033 HH11 HH18 HH19 HH20 HH21 HH32 HH33 MM05 MM08 QQ08 QQ10 QQ20 VV06 VV15 WW04 XX00 XX34 5F043 AA26 AA27 BB18 DD16 DD30 GG02 GG04 5F110 AA26 BB01 CC01 CC07 DD02 EE02 EE04 EE06 EE14 EE44 FF29 GG02 GG13 GG15 HK25 HL02 HL04 HL06 HL12 NN01 NN23 NN24 NN72 QQ05

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 ペルオキソ一硫酸一水素カリウムを含有
    する水溶液からなることを特徴とする銅のエッチング
    剤。
  2. 【請求項2】 前記水溶液は酢酸を含有することを特徴
    とする請求項1記載の銅のエッチング剤。
  3. 【請求項3】 前記ペルオキソ一硫酸一水素カリウムの
    濃度が0.08乃至2.0mol/lであることを特徴
    とする請求項1記載の銅のエッチング剤。
  4. 【請求項4】 ペルオキソ一硫酸一水素カリウムとフッ
    酸とを含有する水溶液からなることを特徴とするチタン
    膜と銅膜との積層膜のエッチング剤。
  5. 【請求項5】 ペルオキソ一硫酸一水素カリウムとリン
    酸と硝酸とを含有する水溶液からなることを特徴とする
    モリブデン膜と銅膜との積層膜のエッチング剤。
  6. 【請求項6】 ペルオキソ一硫酸一水素カリウムと塩酸
    とを含有する水溶液からなることを特徴とするクロム膜
    と銅膜との積層膜のエッチング剤。
  7. 【請求項7】 ペルオキソ硫酸塩とフッ酸と塩酸もしく
    は塩化物とを含有する水溶液からなることを特徴とする
    チタン膜と銅膜との積層膜のエッチング剤。
  8. 【請求項8】 ペルオキソ硫酸塩とフッ化物とを含有す
    る水溶液からなることを特徴とするチタン膜と銅膜の積
    層膜のエッチング剤。
  9. 【請求項9】 前記ペルオキソ硫酸塩は、KHSO5
    NaHSO5、K228、Na228、(NH422
    8のうちから選択されるいずれか一種以上のものであ
    ることを特徴とする請求項7又は8記載のチタン膜と銅
    膜の積層膜のエッチング剤。
  10. 【請求項10】 前記塩化物は、アルカリ金属の塩化物
    もしくは塩化アンモニウムであることを特徴とする請求
    項7記載のチタン膜と銅膜の積層膜のエッチング剤。
  11. 【請求項11】 前記フッ化物は、アルカリ金属のフッ
    化物もしくはフッ化アンモニウムであることを特徴とす
    る請求項8記載のチタン膜と銅膜の積層膜のエッチング
    剤。
  12. 【請求項12】 基体上に銅膜を成膜し、該銅膜の表面
    に所定パターンのマスクを形成し、請求項1記載のエッ
    チング剤を用いて前記銅膜をエッチングして前記所定パ
    ターンの銅配線を形成することを特徴とする電子機器用
    基板の製造方法。
  13. 【請求項13】 基体上にチタン膜又はチタン合金膜と
    銅膜とを順次成膜した積層膜の表面に所定パターンのマ
    スクを形成し、請求項4又は7又は8記載のエッチング
    剤を用いて前記チタン膜又はチタン合金膜と銅膜との積
    層膜をエッチングして前記所定パターンの積層配線を形
    成することを特徴とする電子機器用基板の製造方法。
  14. 【請求項14】 基体上に少なくとも第1の金属層と第
    1の絶縁層と半導体層と第2の金属層と第2の絶縁層と
    を有する電子機器用基板の製造方法であって、前記第1
    と第2の金属層のうち少なくとも一方を形成するに際し
    て、チタン膜又はチタン合金膜と銅膜とを順次成膜した
    積層膜の表面に所定パターンのマスクを形成し、請求項
    7又は8記載のエッチング剤を用いて前記チタン膜又は
    チタン合金膜と銅膜との積層膜をエッチングして前記所
    定パターンの積層配線を形成することを特徴とする電子
    機器用基板の製造方法。
  15. 【請求項15】 前記半導体層をポリシリコンから形成
    することを特徴とする請求項14記載の電子機器用基板
    の製造方法。
  16. 【請求項16】 前記請求項12乃至14のいずれかに
    記載の電子機器用基板の製造方法により製造した基板を
    有することを特徴とする電子機器。
JP2000001127A 1999-06-18 2000-01-06 エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 Expired - Lifetime JP3974305B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000001127A JP3974305B2 (ja) 1999-06-18 2000-01-06 エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
TW089110510A TW480611B (en) 1999-06-18 2000-05-30 Etching agent, production of substrate for electronic equipment using the same and electronic equipment
US09/595,415 US7229569B1 (en) 1999-06-18 2000-06-16 Etching reagent, and method for manufacturing electronic device substrate and electronic device
KR1020000033277A KR100331888B1 (ko) 1999-06-18 2000-06-16 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기
US11/810,365 US7442324B2 (en) 1999-06-18 2007-06-05 Etching reagent, and method for manufacturing electronic device substrate and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17343199 1999-06-18
JP11-173431 1999-06-18
JP2000001127A JP3974305B2 (ja) 1999-06-18 2000-01-06 エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器

Publications (2)

Publication Number Publication Date
JP2001059191A true JP2001059191A (ja) 2001-03-06
JP3974305B2 JP3974305B2 (ja) 2007-09-12

Family

ID=26495411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000001127A Expired - Lifetime JP3974305B2 (ja) 1999-06-18 2000-01-06 エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器

Country Status (4)

Country Link
US (2) US7229569B1 (ja)
JP (1) JP3974305B2 (ja)
KR (1) KR100331888B1 (ja)
TW (1) TW480611B (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140021A (ja) * 2000-10-19 2002-05-17 Techno Semichem Co Ltd 透明導電膜のエッチング液組成物
JP2002302780A (ja) * 2000-12-20 2002-10-18 Lg Phillips Lcd Co Ltd エッチング溶液及びエッチング溶液でパターン形成された銅配線を有する電子機器用アレー基板
WO2003005115A1 (en) * 2001-07-06 2003-01-16 Samsung Electronics Co., Ltd. An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method
JP2004133422A (ja) * 2002-09-03 2004-04-30 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
JP2004163901A (ja) * 2002-11-08 2004-06-10 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2004307972A (ja) * 2003-04-09 2004-11-04 Mitsui Mining & Smelting Co Ltd メッキ前処理液およびメッキ前処理方法
KR100480797B1 (ko) * 2002-07-26 2005-04-07 엘지.필립스 엘시디 주식회사 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
JP2006522003A (ja) * 2003-03-31 2006-09-28 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー ペルオキシモノ硫酸水素カリウム溶液
KR100777701B1 (ko) * 2001-07-06 2007-11-21 삼성전자주식회사 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
JP2008133529A (ja) * 2006-08-29 2008-06-12 Rohm & Haas Electronic Materials Llc 剥離方法
JP2008227508A (ja) * 2007-03-15 2008-09-25 Dongjin Semichem Co Ltd 薄膜トランジスタ液晶表示装置のエッチング液組成物
JP2008263191A (ja) * 2008-03-28 2008-10-30 Hitachi Metals Ltd 金属薄膜配線
JP2008288575A (ja) * 2007-05-17 2008-11-27 Samsung Sdi Co Ltd エッチング液、及びこれを用いた薄膜トランジスタを含む電子素子の製造方法
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
KR100905053B1 (ko) * 2003-02-05 2009-06-30 엘지디스플레이 주식회사 구리배선을 포함하는 액정표시장치용 어레이기판 제조방법
JP2009198632A (ja) * 2008-02-20 2009-09-03 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP2010265524A (ja) * 2009-05-15 2010-11-25 Kanto Chem Co Inc 銅含有積層膜用エッチング液
US7888148B2 (en) 2006-09-29 2011-02-15 Samsung Electronics Co., Ltd. Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same
JP2011119707A (ja) * 2009-12-04 2011-06-16 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
WO2011105282A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 配線形成方法、および、半導体基板の製造方法
JP2012508965A (ja) * 2008-11-12 2012-04-12 テクノ セミケム シーオー., エルティーディー. 透明伝導膜エッチング溶液
JP2012522895A (ja) * 2009-04-03 2012-09-27 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー エッチャント組成物および方法
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
US8580136B2 (en) 2011-01-25 2013-11-12 Kanto Kagaku Kabushiki Kaisha Etching solution composition for metal thin film consisting primarily of copper
JP2013254931A (ja) * 2012-06-05 2013-12-19 Samsung Display Co Ltd 薄膜トランジスタ基板
KR20140005411A (ko) * 2012-07-03 2014-01-15 삼성디스플레이 주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
JP2014132668A (ja) * 2009-11-27 2014-07-17 Semiconductor Energy Lab Co Ltd 半導体装置
US9133550B2 (en) 2011-08-05 2015-09-15 Samsung Display Co., Ltd. Etching composition, method of forming a metal pattern using the etching composition, and method of manufacturing a display substrate
WO2017033915A1 (ja) * 2015-08-26 2017-03-02 株式会社Adeka エッチング液組成物及びエッチング方法
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
JP2018032866A (ja) * 2008-10-22 2018-03-01 株式会社半導体エネルギー研究所 半導体装置
US10920143B2 (en) 2015-08-26 2021-02-16 Adeka Corporation Etching liquid composition and etching method

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415319B1 (ko) * 2000-10-19 2004-01-16 테크노세미켐 주식회사 투명도전막의 에칭액 조성물
US7189647B2 (en) 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
KR100813005B1 (ko) * 2001-12-12 2008-03-14 엘지.필립스 엘시디 주식회사 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP2008547202A (ja) * 2005-06-13 2008-12-25 アドバンスド テクノロジー マテリアルズ,インコーポレイテッド 金属ケイ化物の形成後の金属または金属合金の選択的な除去のための組成物および方法
KR101191405B1 (ko) * 2005-07-13 2012-10-16 삼성디스플레이 주식회사 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
JP5022364B2 (ja) * 2006-10-16 2012-09-12 三井金属鉱業株式会社 配線用積層膜及び配線回路
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
US20090008365A1 (en) * 2007-07-06 2009-01-08 Depuy Products, Inc. Microtextured Implants and Methods of Making Same
US20110227085A1 (en) * 2008-12-26 2011-09-22 Sharp Kabushiki Kaisha Substrate for use in display panel, and display panel including same
US20100252530A1 (en) * 2009-04-03 2010-10-07 E. I. Du Pont De Nemours And Company Etchant composition and method
US8696759B2 (en) 2009-04-15 2014-04-15 DePuy Synthes Products, LLC Methods and devices for implants with calcium phosphate
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
EP2537960B1 (en) * 2010-02-15 2015-04-01 Mitsubishi Gas Chemical Company, Inc. ETCHING SOLUTION and etching method FOR MULTILAYER THIN FILM HAVING COPPER LAYER AND MOLYBDENUM LAYER CONTAINED THEREIN
KR101750431B1 (ko) * 2010-11-10 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20120066950A (ko) 2010-12-15 2012-06-25 삼성전자주식회사 식각액, 이를 이용한 표시 장치 및 그 제조 방법
DE102011003308B4 (de) 2011-01-28 2014-06-05 Micropelt Gmbh Überwachungsanordnung und Verfahren zur Überwachung einer elektrischen Leitung
DE102011088052A1 (de) * 2011-12-08 2013-06-13 Micropelt Gmbh Verwendung einer Mischung umfassend ein Peroxodisulfat und eine Säure, Mischung umfassend ein Peroxodisulfat und eine Säure sowie Verfahren zum Herstellen eines Dünnschichtbauelementes
CN103000627A (zh) * 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102066136B1 (ko) * 2013-04-30 2020-01-15 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
TW202106859A (zh) * 2019-06-03 2021-02-16 美商富士軟片電子材料美國股份有限公司 蝕刻組成物
CN111446263A (zh) * 2020-04-13 2020-07-24 Tcl华星光电技术有限公司 阵列基板及其制作方法
KR20230174346A (ko) * 2022-06-20 2023-12-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3779842A (en) * 1972-04-21 1973-12-18 Macdermid Inc Method of and composition for dissolving metallic copper
US3869401A (en) * 1972-12-04 1975-03-04 Du Pont Stabilized acidic hydrogen peroxide solutions
US3986970A (en) * 1973-05-02 1976-10-19 The Furukawa Electric Co., Ltd. Solution for chemical dissolution treatment of tin or alloys thereof
JPS5177404A (ja) * 1974-12-26 1976-07-05 Fuji Photo Film Co Ltd
US4349411A (en) * 1981-10-05 1982-09-14 Bell Telephone Laboratories, Incorporated Etch procedure for aluminum alloy
DE3623504A1 (de) * 1986-07-09 1988-01-21 Schering Ag Kupferaetzloesungen
US5342501A (en) * 1989-11-21 1994-08-30 Eric F. Harnden Method for electroplating metal onto a non-conductive substrate treated with basic accelerating solutions for metal plating
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
US5225034A (en) * 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
US5259979A (en) * 1993-01-13 1993-11-09 Oliver Sales Company Process for regeneration of cleaning compounds
US5958288A (en) * 1996-11-26 1999-09-28 Cabot Corporation Composition and slurry useful for metal CMP
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6177026B1 (en) * 1998-05-26 2001-01-23 Cabot Microelectronics Corporation CMP slurry containing a solid catalyst

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140021A (ja) * 2000-10-19 2002-05-17 Techno Semichem Co Ltd 透明導電膜のエッチング液組成物
JP2002302780A (ja) * 2000-12-20 2002-10-18 Lg Phillips Lcd Co Ltd エッチング溶液及びエッチング溶液でパターン形成された銅配線を有する電子機器用アレー基板
US7850866B2 (en) 2000-12-20 2010-12-14 Lg Display Co., Ltd. Etchant and array substrate having copper lines etched by the etchant
US8236704B2 (en) 2000-12-20 2012-08-07 Lg Display Co., Ltd. Etchant and array substrate having copper lines etched by the etchant
WO2003005115A1 (en) * 2001-07-06 2003-01-16 Samsung Electronics Co., Ltd. An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method
KR100777701B1 (ko) * 2001-07-06 2007-11-21 삼성전자주식회사 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
CN100371809C (zh) * 2001-07-06 2008-02-27 三星电子株式会社 用于线路的蚀刻液、制造线路的方法和包括此方法的制造薄膜晶体管阵列板的方法
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
US8148182B2 (en) 2001-12-12 2012-04-03 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
US7704767B2 (en) 2001-12-12 2010-04-27 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
KR100480797B1 (ko) * 2002-07-26 2005-04-07 엘지.필립스 엘시디 주식회사 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP2004133422A (ja) * 2002-09-03 2004-04-30 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
US7652740B2 (en) 2002-09-03 2010-01-26 Lg Display Co., Ltd. Array substrate for LCD device having dual metal-layer gate and data lines and manufacturing method thereof
JP2004163901A (ja) * 2002-11-08 2004-06-10 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100905053B1 (ko) * 2003-02-05 2009-06-30 엘지디스플레이 주식회사 구리배선을 포함하는 액정표시장치용 어레이기판 제조방법
JP4745221B2 (ja) * 2003-03-31 2011-08-10 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー ペルオキシモノ硫酸水素カリウム溶液
JP2006522003A (ja) * 2003-03-31 2006-09-28 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー ペルオキシモノ硫酸水素カリウム溶液
JP2004307972A (ja) * 2003-04-09 2004-11-04 Mitsui Mining & Smelting Co Ltd メッキ前処理液およびメッキ前処理方法
JP2008133529A (ja) * 2006-08-29 2008-06-12 Rohm & Haas Electronic Materials Llc 剥離方法
US7888148B2 (en) 2006-09-29 2011-02-15 Samsung Electronics Co., Ltd. Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same
JP2008227508A (ja) * 2007-03-15 2008-09-25 Dongjin Semichem Co Ltd 薄膜トランジスタ液晶表示装置のエッチング液組成物
JP2008288575A (ja) * 2007-05-17 2008-11-27 Samsung Sdi Co Ltd エッチング液、及びこれを用いた薄膜トランジスタを含む電子素子の製造方法
JP2009198632A (ja) * 2008-02-20 2009-09-03 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP2008263191A (ja) * 2008-03-28 2008-10-30 Hitachi Metals Ltd 金属薄膜配線
JP2020025114A (ja) * 2008-10-22 2020-02-13 株式会社半導体エネルギー研究所 半導体装置
US10211240B2 (en) 2008-10-22 2019-02-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2018032866A (ja) * 2008-10-22 2018-03-01 株式会社半導体エネルギー研究所 半導体装置
JP2012508965A (ja) * 2008-11-12 2012-04-12 テクノ セミケム シーオー., エルティーディー. 透明伝導膜エッチング溶液
JP2012522895A (ja) * 2009-04-03 2012-09-27 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー エッチャント組成物および方法
JP2010265524A (ja) * 2009-05-15 2010-11-25 Kanto Chem Co Inc 銅含有積層膜用エッチング液
US11894486B2 (en) 2009-11-27 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9748436B2 (en) 2009-11-27 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10396236B2 (en) 2009-11-27 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US20190109259A1 (en) 2009-11-27 2019-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014132668A (ja) * 2009-11-27 2014-07-17 Semiconductor Energy Lab Co Ltd 半導体装置
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US9443881B2 (en) 2009-12-04 2016-09-13 Samsung Display Co., Ltd. Thin film transistor substrate and the method thereof
JP2011119707A (ja) * 2009-12-04 2011-06-16 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US8865528B2 (en) 2009-12-04 2014-10-21 Samsung Display Co., Ltd. Thin film transistor substrate and the method thereof
WO2011105282A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 配線形成方法、および、半導体基板の製造方法
US8647980B2 (en) 2010-02-25 2014-02-11 Sharp Kabushiki Kaisha Method of forming wiring and method of manufacturing semiconductor substrates
US8580136B2 (en) 2011-01-25 2013-11-12 Kanto Kagaku Kabushiki Kaisha Etching solution composition for metal thin film consisting primarily of copper
US9133550B2 (en) 2011-08-05 2015-09-15 Samsung Display Co., Ltd. Etching composition, method of forming a metal pattern using the etching composition, and method of manufacturing a display substrate
JP2013254931A (ja) * 2012-06-05 2013-12-19 Samsung Display Co Ltd 薄膜トランジスタ基板
KR20140005411A (ko) * 2012-07-03 2014-01-15 삼성디스플레이 주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
KR101922625B1 (ko) * 2012-07-03 2018-11-28 삼성디스플레이 주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
US10465112B2 (en) 2014-07-17 2019-11-05 Soulbrain Co., Ltd. Composition for etching
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
JPWO2017033915A1 (ja) * 2015-08-26 2018-06-14 株式会社Adeka エッチング液組成物及びエッチング方法
US10920143B2 (en) 2015-08-26 2021-02-16 Adeka Corporation Etching liquid composition and etching method
WO2017033915A1 (ja) * 2015-08-26 2017-03-02 株式会社Adeka エッチング液組成物及びエッチング方法

Also Published As

Publication number Publication date
US7442324B2 (en) 2008-10-28
JP3974305B2 (ja) 2007-09-12
KR100331888B1 (ko) 2002-04-09
US20070235685A1 (en) 2007-10-11
TW480611B (en) 2002-03-21
US7229569B1 (en) 2007-06-12
KR20010015041A (ko) 2001-02-26

Similar Documents

Publication Publication Date Title
JP2001059191A (ja) エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
US6081308A (en) Method for manufacturing liquid crystal display
KR100415617B1 (ko) 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
US6872603B2 (en) Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances
US8236704B2 (en) Etchant and array substrate having copper lines etched by the etchant
US7977128B2 (en) Etchant for etching double-layered copper structure and method of forming array substrate having double-layered copper structures
JP4240424B2 (ja) エッチング剤及びこれを用いた電子機器用基板の製造方法
JP2000022162A (ja) 液晶表示装置の製法
US5366588A (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
TW200820446A (en) Method of producing thin film transistor substrate
TW200525209A (en) Reflective and semi-transmission type liquid crystal display device and producing method thereof
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
JPH11352503A (ja) 表示装置及びその製造方法
JP4219717B2 (ja) 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
JPH0992840A (ja) 液晶表示装置及びその製造方法
JP3746924B2 (ja) 液晶表示装置のアクティブパネルの製造方法
KR19990017658A (ko) 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법
JPH06236893A (ja) Tft液晶表示装置の製造方法
US20080280379A1 (en) Method of manufacturing thin film transistor substrate and manufacturing system using the same
JPH10107015A (ja) パターン形成方法
JP3208646B2 (ja) 液晶表示装置およびその製法
JPH06338489A (ja) 金属膜の製造方法
JPH0618925A (ja) 液晶表示装置用薄膜トランジスタ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070614

R150 Certificate of patent or registration of utility model

Ref document number: 3974305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term