JP5022364B2 - 配線用積層膜及び配線回路 - Google Patents

配線用積層膜及び配線回路 Download PDF

Info

Publication number
JP5022364B2
JP5022364B2 JP2008519756A JP2008519756A JP5022364B2 JP 5022364 B2 JP5022364 B2 JP 5022364B2 JP 2008519756 A JP2008519756 A JP 2008519756A JP 2008519756 A JP2008519756 A JP 2008519756A JP 5022364 B2 JP5022364 B2 JP 5022364B2
Authority
JP
Japan
Prior art keywords
wiring
layer
film
alloy
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008519756A
Other languages
English (en)
Other versions
JPWO2008047667A1 (ja
Inventor
高史 久保田
宜範 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2008519756A priority Critical patent/JP5022364B2/ja
Publication of JPWO2008047667A1 publication Critical patent/JPWO2008047667A1/ja
Application granted granted Critical
Publication of JP5022364B2 publication Critical patent/JP5022364B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、液晶ディスプレイなどの表示デバイスにおける素子の配線回路形成技術に関し、特に、低抵抗の配線回路を実現するために好適な配線用積層膜に関する。
近年、液晶ディスプレイは、様々な電子機器の表示に使用されており、特に液晶テレビの需要の拡大は目覚ましく、更なる大型の液晶ディスプレイ開発が進行している。この液晶ディスプレイの表示デバイスとしては、例えば薄膜トランジスター（Thin Film Transistor、以下、ＴＦＴと略称する）が知られており、このＴＦＴを構成する配線材料としては、アルミニウム（Ａｌ）系合金が用いられている。
例えば、アクティブマトリックスタイプの液晶ディスプレイの場合、スイッチング素子としてのＴＦＴは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）或いはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明電極（以下、透明電極層と称する場合がある）と、Ａｌ、Ｃｕなどの低抵抗金属材料により形成された配線回路（以下、配線回路層と称する場合がある）とから素子が構成されている。そして、このような素子構造では、配線回路が透明電極と接合される部分や、ＴＦＴ内におけるｎ＋−Ｓｉ（リンドープの半導体層）と接合させる部分が存在するために、モリブデン（Ｍｏ）やタングステン（Ｗ）、チタニウム（Ｔｉ）などの高融点金属材料からなる、いわゆるキャップ層が形成される。
このキャップ層は、Ａｌ、Ｃｕなどの低抵抗材料からなる配線回路の保護膜として機能する。また、ｎ＋−Ｓｉのような半導体層と配線回路との接合においては、製造工程中の熱プロセスにより、Ａｌ等の低抵抗金属材料とＳｉとが相互拡散することを防止する機能を有する。また、透明電極層とＡｌ等の低抵抗金属材料とを接合する場合においては、オーミック接合が実現できるように、キャップ層を介在させることが行われている。
ここで、図１を参照しながら、上記した素子構造の一例について具体的に説明する。図１には、液晶ディスプレイにおけるａ−ＳｉタイプのＴＦＴ断面概略図を示している。このＴＦＴ構造では、ガラス基板１上に、ゲート電極部Ｇを構成するＡｌ系合金配線材料からなる電極配線回路層２と、ＭｏやＭｏ−Ｗなどからなるキャップ層３とが形成されている。そして、このゲート電極部Ｇには、その保護としてＳｉＮｘのゲート絶縁膜４が設けられている。また、このゲート絶縁膜４上には、ａ−Ｓｉ半導体層５、チャネル保護膜層６、ｎ＋−Ｓｉ半導体層７、キャップ層３、電極配線回路層２、キャップ層３が順次堆積され、適宜パターン形成されることにより、ドレイン電極部Ｄとソース電極部Ｓとが設けられる。このドレイン電極部Ｄとソース電極部Ｓとの上には、素子の表面平坦化用樹脂またはＳｉＮｘの絶縁膜４’が被覆される。さらに、ソース電極部Ｓ側には、絶縁層４’にコンタクトホールＣＨが設けられ、その部分にＩＴＯやＩＺＯの透明電極層７’が形成される。このような電極配線回路層２にＡｌ系合金配線材料を用いる場合では、ｎ＋−Ｓｉ半導体層７と電極配線層２との間やコンタクトホールＣＨにおける透明電極層７’と電極配線層２との間に、キャップ層３を介在させる構造となっている（例えば、非特許文献１参照）。
内田龍男 編著，「次世代液晶ディスプレイ技術」，初版，株式会社 工業調査会，１９９４年１１月１日，ｐ．３６−３８
図１に示す素子構造では、比較的抵抗値が大きなＭｏやＷなどのキャップ層を有するため、ＡｌやＣｕの低抵抗金属材料を採用しているにも関わらず、素子を構成した際の配線抵抗は必然的に大きくなる傾向となる。特に、第６〜７世代の液晶テレビ、そして第８世代からその先に向けた大型化した液晶テレビを製造する場合、この大型化に伴い配線回路長さなども延長されるため、素子の配線抵抗はさらに高抵抗化することが予想される。このようなことから、従来キャップ層として用いられているＭｏやＷなどの高融点材料よりも低抵抗であり、且つ、配線回路を形成する低抵抗金属材料とＳｉとの相互拡散を防止でき、或いは透明電極層と直接接合ができる新たなキャップ層が要望されていた。
本発明は、以上のような事情を背景になされたものであり、より低い抵抗値を実現できる配線用回路形成技術を提供するものであり、特に、大型化の液晶ディスプレイであっても、配線抵抗を確実に低抵抗化することが可能な配線用積層膜を提案することを目的とする。
上記課題を解決すべく、本発明は、低抵抗金属層と、Ｎｉを０．５ａｔ％〜１０．０ａｔ％含有するＡｌ−Ｎｉ系合金層とが積層されたことを特徴とする配線用積層膜に関する。
本発明における低抵抗金属層は、Ａｕ、Ａｇ、Ｃｕ、Ａｌの少なくとも一種以上の元素を含むことが好ましい。
また、本発明における低抵抗金属層は、比抵抗値が３μΩ・ｃｍ以下であることが好ましい。
本発明は、上記本発明に係る配線用積層膜にエッチング処理を施して得られる配線回路に関する。さらには、その配線回路を有する素子に関する。また、本発明における素子は、Ａｌ−Ｎｉ系合金層の一部が、透明電極層および／または半導体層と直接接合されているものでもよい。
ＴＦＴ概略断面図。 評価サンプルの概略平面図。
以下、本発明における最良の実施形態について説明するが、本発明は下記実施形態に限定されるものではない。
本発明に係る配線用積層膜は、低抵抗金属層とＡｌ−Ｎｉ系合金層とが積層されたものである。このＡｌ−Ｎｉ系合金は、熱履歴に対する耐熱性に優れ、いわゆるヒロックやディンプルと呼ばれる、熱処理した際に生じる応力ひずみによって膜表面に形成される突起や窪み状の欠陥を発生しにくい特性を備える。そして、Ａｌ−Ｎｉ系合金は、ＩＴＯなどの透明電極層との直接接合、或いは、ｎ＋−Ｓｉなどの半導体層との直接接合が可能なものである。さらに、純Ａｌに比較すればその抵抗値は若干高くなるものの、従来のキャップ層として用いられてきたＭｏやＷ、Ｔｉなどの高融点金属材料と比較すると、Ａｌ−Ｎｉ系合金の抵抗値はかなり低い。さらに、このＡｌ―Ｎｉ系合金は、純Ａｌや純Ｃｕ、純Ａｇなどに比べ、耐薬品特性にも優れるため、キャップ層としての機能を果たすことができる。そのため、従来のキャップ層として使用してきたＭｏやＷなどの高融点金属材料に代えて、Ａｌ−Ｎｉ系合金層をキャップ層として使用することで、配線抵抗を小さくできるのである。
具体的なＡｌ−Ｎｉ系合金としては、Ａｌ−Ｎｉ合金、Ａｌ−Ｎｉ−Ｂ（ホウ素）合金、Ａｌ−Ｎｉ−Ｃ（炭素）合金、Ａｌ−Ｎｉ−Ｎｄ（ネオジウム）合金、Ａｌ−Ｎｉ−Ｌａ（ランタン）合金などが挙げられる。そして、このＮｉ含有量は、０．５ａｔ％〜１０．０ａｔ％であることが好ましい。また、Ｎｄ、Ｌａを使用する場合には、Ｎｉ含有量は０．５ａｔ％〜２．０ａｔ％の含有量とすることが好ましい。Ｂ、Ｃ、Ｎｄ、Ｌａの含有量は、０．１ａｔ％から１．０ａｔ％であることが好ましい。これらＡｌ−Ｎｉ系合金は、Ａｌ−Ｎｉ系合金層自体の比抵抗値を１０μΩ・ｃｍ以下とすることが容易であるとともに、良好な素子特性を備える直接接合を実現しやすいため、これらＡｌ−Ｎｉ系合金層に低抵抗金属層を積層した配線用積層膜により配線回路を形成すると、ＴＦＴなどの様々な素子を構成した際の配線抵抗を低くすることができる。
さらに、このＡｌ−Ｎｉ系合金の中でもＡｌ−Ｎｉ−Ｂ合金であってＢ（ホウ素）を０．１ａｔ％〜０．８ａｔ％含有したものがより好ましい。このような組成のＡｌ−Ｎｉ−Ｂ合金であると、ＩＴＯやＩＺＯなどの透明電極層との直接接合が可能であるとともに、ｎ＋−Ｓｉなどの半導体層と直接接合も可能となり、透明電極層或いは半導体層と直接接合した際の接合抵抗値が低く、耐熱性にも優れた素子を形成することが可能となる。このＡｌ−Ｎｉ−Ｂ合金を採用する場合、Ｎｉ含有量が３．０ａｔ％以上であり、Ｂ含有量が０．８０ａｔ％以下であることが好ましい。より好ましくは、Ｎｉ含有量が３．０ａｔ％〜６．０ａｔ％であり、Ｂ含有量が０．２０ａｔ％〜０．８０ａｔ％である。このような組成のＡｌ−Ｎｉ−Ｂ合金であると、素子の製造工程における各熱履歴に対する優れた耐熱特性を備えるものとなるからである。尚、本発明のＡｌ系合金は、低抵抗特性の観点より、Ａｌ自体を７５ａｔ％以上含有していることが望ましい。
そして、本発明の配線用積層膜におけるＡｌ−Ｎｉ系合金層と積層する低抵抗金属層は、Ａｕ、Ａｇ、Ｃｕ、Ａｌの少なくとも一種以上の元素を含むことが好ましい。そして、このような低抵抗金属層は、比抵抗値が３μΩ・ｃｍ以下であることが好ましい。本発明における低抵抗金属層としては、従来から配線回路材料として使用されている、純Ａｌ、純Ｃｕ、純Ａｇ、純Ａｕやこれら元素を含む合金、或いは、比抵抗値が３μΩ・ｃｍ以下である金属材料であれば特に制限はない。尚、低抵抗金属層として純Ａｌを使用する場合には、本発明の配線用積層膜を同一のエッチング液で一括エッチングを行えることとなり、配線回路形成プロセスの簡略化を図ることができる。よって、配線抵抗の低抵抗化と配線回路形成プロセスの簡略化とを両立させる観点からすれば、低抵抗金属層に純Ａｌを用いることが望ましい。
本発明の配線用積層膜は、スパッタリング法、ＣＶＤ法、印刷法などにより成膜することができる。その中でも特にスパッタリング法が好ましい。例えば、スパッタリング法で行う場合は、基板過熱温度室温（３０℃）〜２００℃、ＤＣ３〜３０Ｗ／ｃｍ２、圧力０．２５〜０．６Ｐａ、膜厚５００〜５０００Åの条件が適用できる。また、積層する順序については特に制限無く、低抵抗金属層上にＡｌ−Ｎｉ系合金層を積層しても、逆に、Ａｌ−Ｎｉ系合金層上に低抵抗金属層を積層しても構わなく、適用する素子構造や配線回路構造に合わせて積層させる順序を決定できる。尚本発明における低抵抗金属層やＡｌ−Ｎｉ系合金層では、本発明の効果を奏する限り、成膜時に混入するスパッタリングガス成分などの不可避混入物の存在を妨げるものではない。
スパッタリング法により本発明の配線用積層膜の形成を行う場合、低抵抗金属層用のスパッタリングターゲットは、Ａｕ、Ａｇ、Ｃｕ、Ａｌ等の各種金属を混合して、溶解鋳造することにより製造したものを用いることができ、同様に、Ａｌ−Ｎｉ系合金ターゲットは、アルミニウムに、Ｎｉ或いは更に第３の添加元素の各種金属を混合して、溶解鋳造することにより製造したものを用いることができる。また、粉末成型法、スプレーフォーミング法などの製法により得られたスパッタリングターゲットも使用できる。低抵抗金属層及びＡｌ−Ｎｉ系合金層の組成は、スパッタリング時の成膜条件に多少左右されることもあるが、ターゲット組成とほぼ同じ組成膜として容易に形成される。
本発明の配線用積層膜は、一般的なフォトリソグラフィによって配線回路とすることができる。このフォトリソグラフィ工程では、ＴＦＴなどの素子の製造において使用されているレジストが適用でき、その塗布条件も公知のものを適用できる。具体的には、例えば、ノボラック樹脂を含有するレジストを用い、スピンコーター３０００ｒｐｍでレジスト厚さ１．０〜１．５μｍとすることができる。また、レジストのプリベーキング処理についても、公知の手法が適用でき、例えば、ホットプレートを用い、１００〜１２０℃の温度で、３０秒間〜５分間で行うことができる。
また、フォトリソグラフィ工程での露光処理は、ＴＦＴなどの素子の製造において知られている一般的な露光条件が適用できる。具体的には、例えば、紫外線露光量は延べ積算露光量を１５〜１００ｍＪ／ｃｍ２とすることができる。回路パターンを形成するマスクには、Ｃｒフォトマスクを使用することができる。
そして、フォトリソグラフィ工程での現像処理は、レジスト種類に合わせた一般的な現像液を用いることができる。例えば、リン酸水素二ナトリウム、ｍ−珪酸ナトリウム、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）などを含有するものが好ましい。特に、ＴＭＡＨが好ましい。ＴＭＡＨを用いる場合には、ＴＭＡＨ濃度２．０〜３．０ｗｔ％が適用できる。現像液の液温は、レジストのパターニング性に大きく影響を与えるため、２０〜４０℃で行うことが望ましい。
現像処理後におけるエッチング工程については、ウェットエッチング、ドライエッチングのいずれによっても行える。例えば、ウェットエッチングで行う場合には、Ａｌ−Ｎｉ系合金層の組成に合うエッチング液、低抵抗金属層の組成に合うエッチング液を用いてパターン形成を行うことができる。Ａｌ−Ｎｉ系合金層のエッチングでは、リン酸系混酸エッチング液を用いることができる。また、抵抗金属層がＡｕを主成分とする組成の場合には、シアン系、王水系、ヨウ素系の各エッチング液を用いることができ、Ａｇを主成分とする組成の場合には硫酸系、硝酸系のエッチング液を用いることができ、Ｃｕを主成分とする組成の場合には、塩化第二鉄、塩化第二銅などの酸性エッチング液や無機アンモニウム塩などを含むアルカリエッチング液、或いは硫酸−過酸化水素混合エッチング液などを用いることができ、Ａｌを主成分とする組成の場合にはリン酸系混酸エッチング液を用いることができる。但し、低抵抗金属層がＡｌを主成分とする組成であれば、リン酸系混酸エッチング液によりＡｌ−Ｎｉ系合金層と低抵抗金属層とを一緒にエッチングすることが可能となる。尚、エッチング処理条件については、エッチング液の種類や配線用積層膜の組成を考慮して適宜決定すればよい。
エッチング処理後のレジスト剥離処理は、使用するレジスト剥離液は特に限定されなく、水系剥離液、非水系剥離液のいずれも適用することができる。水系剥離液とは水を含む溶液からなるもので、水に有機アミン類やグリコールなどを含有したものがある。非水系剥離液とは水を含まない溶液からなるもので、ジメチルスルホキシド、アセトンなどの極性溶剤と、アルカノールアミン、２−アミノエタノールなどの有機アミン類との、いずれかあるいは両方を含有するものがある。より好ましくは、水系剥離液である。更に好ましくは、グリコール、有機アミン類を含有した水系剥離液で、有機アミン類を含有した水系剥離液が最も好ましい。液温は４０〜８０℃、剥離時間は１分間〜１０分間の条件とすることができる。剥離処理の方法は、ＤＩＰ（浸漬）法、シャワー法を適用できるが、好ましくはシャワー法である。
レジスト剥離後の洗浄処理は、ＴＦＴなどの素子の製造において知られている一般的な洗浄条件が適用できる。具体的には、例えばアルコール洗浄又は超純水洗浄を適用できる。洗浄方法はＤＩＰ（浸漬）法、シャワー法があるが、好ましくはシャワー法である。
本発明に係る配線用積層膜は、ＴＦＴ、ＴＦＤ（ＭＩＭ）などのスイッチング素子、ＬＥＤ、ＬＣＤパネル、タッチパネル、有機或いは無機ＥＬパネルの電極配線、その他引き出し用配線などの種々のアプリケーションに適用できる。
本発明に係る配線積層膜に関して、低抵抗金属層として純Ａｌを用いて、そのキャップ層としてＭｏ膜を用いた場合と、Ａｌ−Ｎｉ系合金膜を用いた場合とを例にして説明する。Ｍｏをキャップ層、純Ａｌを低抵抗金属層として用いた場合（Ａｌ／Ｍｏ構造）、ゲート絶縁膜であるＳｉＮｘの成膜時の基板加熱温度３００℃〜３５０℃に対して、低抵抗金属層も純Ａｌにヒロックなどの欠陥発生を防ぐ為には、絶縁膜が被覆される側に５００Å厚のＭｏキャップ層が必要となる。このような場合、配線長さ１００インチでのゲート配線抵抗は、理論値で３．０２×１０４Ωとなる。しかし、このＡｌ／Ｍｏ構造では、サイドヒロックが発生することがあり、信頼性があまり高いものとはいえない。そこで、Ｍｏと同じ厚さのＡｌ―Ｎｉ系合金（例えば、Ａｌ−３．０ａｔ％Ｎｉ−０．４ａｔ％Ｂ合金）をキャップ層に用いた場合、ゲート配線抵抗は２．８９×１０４Ωとなり、配線抵抗値を４％低下させることが可能となる。そして、低抵抗金属層の純ＡｌとＡｌ―Ｎｉ系合金とを積層させた場合、純ＡｌとＡｌ―Ｎｉ系合金の熱膨張係数が殆んど等しい事から、サイドヒロックの発生が抑制され、キャップ層としてＭｏを用いるより望ましいものとなる。
この実施例では、キャップ層としてＣｒを用いた場合と、Ａｌ−３．０ａｔ％Ｎｉ−０．４ａｔ％Ｂ合金を用いた場合とにおいて、６０インチパネルのゲート配線回路を形成した際の配線抵抗を調査した結果について説明する。低抵抗金属層としては、純Ａｌ（４Ｎ）、純Ｃｕ（４Ｎ）、純Ａｇ（４Ｎ）を使用した。
形成したゲート配線回路は、ガラス基板上に、キャップ層を成膜し、その上に低抵抗金属層を成膜し、その低抵抗配線層上にキャップ層を形成した三層構造のもので、線幅は１０μｍとした。また、６０インチパネルを想定し、配線長１３２．５ｃｍのゲート配線抵抗を測定して評価した。評価サンプルの作製は以下のようにして行った。
まず、キャップ層にＣｒを用いた評価サンプルについて説明する。マグネトロン・スパッタリング装置により、Ｃｒ合金ターゲットを用い、投入電力３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量１００ｃｃｍ、圧力０．５Ｐａとして、ガラス基板上に、所定厚み（３００Å、５００Å、１０００Å）のＣｒ膜（比抵抗値１２μΩｃｍ）をキャップ層として成膜した。そして、連続して、キャップ層上に低抵抗金属層（純Ａｌ、純Ｃｕ、純Ａｇ）を所定厚み（２０００Å、３０００Å）形成した。この低抵抗金属層は、マグネトロン・スパッタリング装置により、低抵抗金属層（純Ａｌ、純Ｃｕ、純Ａｇ）用のターゲットを用い、投入電力３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量１００ｃｃｍ、圧力０．５Ｐａの条件で成膜した。そして更に、Ｃｒ合金ターゲットを用い、上記スパッタリング条件で、低抵抗金属層上に、最初に成膜したキャップ層厚さと同じ厚み（３００Å、５００Å、１０００Å）のＣｒ膜をキャップ層として成膜した。尚、成膜した各膜厚は、スパッタリング時間を調整して制御した。
次に、この三層積層した状態のものに、レジスト（ＴＦＲ−９７０：東京応化工業（株）社製／塗布条件：スピンコーター３０００ｒｐｍ、ベーキング後レジスト厚１μｍ目標）を被覆し、プリベーキング処理（１１０℃、１．５分間）を行った。
そして、１０μｍ幅回路形成用パターンフィルムを配置して露光処理（マスクアナイラー ＭＡ−２０：ミカサ（株）社製／露光条件１５ｍＪ／ｃｍ２）を行った。続いて、濃度２．３８％、液温２３℃のテトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液（以下、ＴＭＡＨ現像液と略す）で現像処理をした。現像処理後、ホットプレートによりポストベーキング処理（１００℃、３分間）を行った。
次に、露出したＣｒ膜のエッチング処理を行った。Ｃｒエッチング液としては、水酸化ナトリウム濃度１００ｇ／Ｌ、フェリシアン化カリウム濃度２００ｇ／Ｌのものを用いた。エッチング液の液温は３２℃とした。露出した最表層のＣｒ膜をエッチング処理した後、超純水による洗浄処理を行った。
続いて、最表層のＣｒ膜が除去されて露出した低抵抗金属層のエッチングを行った。低抵抗金属層が純Ａｌの場合、Ａｌ混酸エッチング液（容量比／リン酸：硝酸：酢酸：水＝１６：１：２：１）を用いた。低抵抗金属層が純Ｃｕの場合、塩化第二銅溶液を用いた。低抵抗金属層が純Ａｇの場合、０．５Ｍ硫酸溶液のエッチング液（室温）を用いた。
そして、低抵抗金属層のエッチング処理後、超純水による洗浄処理を行い、上記Ｃｒエッチング液により最下層のＣｒ膜をエッチングし、再度、超純水による洗浄処理を行った。その後、レジスト剥離液（ＳＴ１０６：東京応化工業（株）社製）を用いてレジストの除去を行い、イソプロピルアルコールを用いて残存剥離液を除去した後、水洗、乾燥処理を行った。このようにして、表１に示すように、キャップ層／低抵抗配線層／キャップ層であって、Ｃｒ／Ａｌ／Ｃｒ、Ｃｒ／Ｃｕ／Ｃｒ、Ｃｒ／Ａｇ／Ｃｒの三種類で、各層の厚みが異なるゲート配線回路を備える評価サンプルを作製した。
一方、キャップ層としてＡｌ−３．０ａｔ％Ｎｉ−０．４ａｔ％Ｂ合金を用いた場合の評価サンプルは次のようにして行った。まず、マグネトロン・スパッタリング装置により、Ａｌ−３．０ａｔ％Ｎｉ−０．４ａｔ％Ｂ合金ターゲットを用い、投入電力３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量１００ｃｃｍ、圧力０．５Ｐａとして、ガラス基板上に、所定厚み（３００Å、５００Å、１０００Å）のＡｌ−Ｎｉ−Ｂ合金膜（比抵抗値３．８μΩｃｍ）をキャップ層として成膜した。そして、連続して、キャップ層上に低抵抗金属層（純Ａｌ、純Ｃｕ、純Ａｇ）を所定厚み（２０００Å、３０００Å）形成した。この低抵抗金属層の形成は、上記と同じ条件で行った。そして更に、Ａｌ−３．０ａｔ％Ｎｉ−０．４ａｔ％Ｂ合金ターゲットを用い、上記スパッタリング条件で、低抵抗金属層上に、最初に成膜したキャップ層厚さと同じ厚み（３００Å、５００Å、１０００Å）のＡｌ−Ｎｉ−Ｂ合金膜をキャップ層として成膜した。尚、成膜した各膜厚は、スパッタリング時間を調整して制御した。
レジスト塗布、露光、現像、エッチング処理、レジスト剥離処理に関しては、上記Ｃｒ膜のキャップ層の評価サンプルの作製と基本的には同じ条件で行った。但し、キャップ層のエッチングについては、Ａｌ−Ｎｉ−Ｂ合金膜であるため、Ａｌ混酸エッチング液（容量比／リン酸：硝酸：酢酸：水＝１６：１：２：１）を用いた。また、低抵抗金属層が純Ａｌの場合、キャップ層／低抵抗金属層／キャップ層の三層を一括でエッチングした。このようにして、表１に示すように、キャップ層／低抵抗配線層／キャップ層であって、Ａｌ−Ｎｉ−Ｂ／Ａｌ／Ａｌ−Ｎｉ−Ｂ、Ａｌ−Ｎｉ−Ｂ／Ｃｕ／Ａｌ−Ｎｉ−Ｂ、Ａｌ−Ｎｉ−Ｂ／Ａｇ／Ａｌ−Ｎｉ−Ｂの三種類で、各層の厚みが異なるゲート配線回路を備える評価サンプルを作製した。
以上のようにして作成した評価サンプルについて、その配線抵抗値を測定した。この配線抵抗値の測定法は、評価サンプルとして、６０インチパネルと同等の配線全長となるようにして、図２に示す櫛形パターン（１０μｍ幅配線）を作製し、櫛形パターンの端子間において測定した。配線抵抗値の測定結果を表１及び表２に示す。
Figure 0005022364
Figure 0005022364
表１及び表２に示す結果より、キャップ層がＡｌ−Ｎｉ−Ｂ合金膜の場合とＣｒ膜の場合とを比較すると、低抵抗金属層が純ＡｌにおけるＡｌ−Ｎｉ−Ｂ合金膜キャップ層で、配線抵抗値が最大３０％低下した。また、低抵抗金属層が純Ｃｕの場合、配線抵抗値が最大２３％低下した。さらに、低抵抗金属層が純Ａｇの場合、配線抵抗値が最大１９％低下した。
尚、各キャップ層を備えた低抵抗配線層と、透明電極層となるＩＴＯとの接合性を調べたところ、実用上問題のないことが確認された。このＩＴＯ接合性については、ケルビン素子の試験サンプルを作製し、各試験サンプルを、大気雰囲気中、２５０℃、３０分間の熱処理を行った後、試験サンプルの端子部から連続通電（３ｍＡ）をして抵抗を測定して行った。このときの抵抗測定条件は、８５℃の大気雰囲気中における、いわゆる寿命加速試験条件（ＪＩＳ Ｃ ５００３：１９７４、参照文献（著書名「信頼性加速試験の効率的な進め方とその実際」：鹿沼陽次 編著、発行所 日本テクノセンター（株））に準拠）で行い、この寿命加速試験条件の下、各試験サンプルにおいて、測定開始における初期抵抗値の１００倍以上の抵抗値に変化した時間（故障時間）を測定し、ＩＴＯ接合における信頼性を調査した。この寿命加速試験条件で２５０時間を超えても故障しなかった試験サンプルを信頼性が合格基準にあるものとした。その結果、各キャップ層を備えた低抵抗配線層とＩＴＯとの直接接合での接合信頼性はすべて良好であった。
本発明によれば、従来用いられていたＭｏやＷなどの高融点金属材料を使用しないため、素子を構成した際の配線抵抗を小さくすることができ、特に、大型化の液晶ディスプレイであっても、配線抵抗を確実に低抵抗化することが可能となる。また、資源的にも少ないＭｏやＷなどの高融点金属材料を用いないので、ＴＦＴなどの素子を安定して供給することが可能となる。

Claims (5)

  1. Ａｕ、Ａｇ、Ｃｕ、Ａｌの少なくとも一種以上の元素を含む低抵抗金属層と、
    Ｎｉを３．０ａｔ％〜６．０ａｔ％、Ｂを０．１ａｔ％〜０．８ａｔ％含有するＡｌ−Ｎｉ−Ｂ合金から形成されたＡｌ−Ｎｉ系合金層とが積層されたことを特徴とする配線用積層膜。
  2. 低抵抗金属層は、比抵抗値が３μΩ・ｃｍ以下である請求項１に記載の配線用積層膜。
  3. 請求項１または請求項２に記載の配線用積層膜にエッチング処理を施して得られる配線回路。
  4. 請求項３に記載した配線回路を有する素子。
  5. Ａｌ−Ｎｉ系合金層の一部が、透明電極層および／または半導体層と直接接合されている請求項４に記載の素子。
JP2008519756A 2006-10-16 2007-10-11 配線用積層膜及び配線回路 Expired - Fee Related JP5022364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008519756A JP5022364B2 (ja) 2006-10-16 2007-10-11 配線用積層膜及び配線回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006282050 2006-10-16
JP2006282050 2006-10-16
PCT/JP2007/069826 WO2008047667A1 (en) 2006-10-16 2007-10-11 Multilayer film for wiring and wiring circuit
JP2008519756A JP5022364B2 (ja) 2006-10-16 2007-10-11 配線用積層膜及び配線回路

Publications (2)

Publication Number Publication Date
JPWO2008047667A1 JPWO2008047667A1 (ja) 2010-02-25
JP5022364B2 true JP5022364B2 (ja) 2012-09-12

Family

ID=39313905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519756A Expired - Fee Related JP5022364B2 (ja) 2006-10-16 2007-10-11 配線用積層膜及び配線回路

Country Status (6)

Country Link
US (1) US20090183902A1 (ja)
JP (1) JP5022364B2 (ja)
KR (1) KR20090031441A (ja)
CN (1) CN101506954A (ja)
TW (1) TWI373674B (ja)
WO (1) WO2008047667A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043821A (ja) * 2008-12-16 2012-03-01 Sharp Corp 配線構造体、半導体素子、配線基板、表示用パネル及び表示装置
JP5865634B2 (ja) 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display
US20160307799A1 (en) * 2015-04-15 2016-10-20 Advanced Semiconductor Engineering, Inc. Semiconductor substrates, semiconductor packages and processes of making the same
KR102142038B1 (ko) * 2016-02-01 2020-09-14 가부시키가이샤 리코 전계 효과 트랜지스터, 그 제조 방법, 디스플레이 소자, 디스플레이 디바이스, 및 시스템
CN107359115A (zh) * 2017-07-20 2017-11-17 武汉新芯集成电路制造有限公司 焊盘的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677221A (ja) * 1992-08-24 1994-03-18 Toshiba Corp 半導体装置の熱処理方法
JP2001011554A (ja) * 1999-06-23 2001-01-16 Hitachi Metals Ltd Ａｌ合金配線およびＡｌ合金ターゲット
JP2001272697A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 液晶表示装置
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP2004363556A (ja) * 2003-05-13 2004-12-24 Mitsui Mining & Smelting Co Ltd 半導体素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711761A (en) * 1983-08-03 1987-12-08 Martin Marietta Energy Systems, Inc. Ductile aluminide alloys for high temperature applications
JP3974305B2 (ja) * 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP2003173929A (ja) * 2001-09-26 2003-06-20 Mitsui Mining & Smelting Co Ltd キャパシタ層形成用の積層板及びその製造方法
JP4741343B2 (ja) * 2004-11-29 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677221A (ja) * 1992-08-24 1994-03-18 Toshiba Corp 半導体装置の熱処理方法
JP2001011554A (ja) * 1999-06-23 2001-01-16 Hitachi Metals Ltd Ａｌ合金配線およびＡｌ合金ターゲット
JP2001272697A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 液晶表示装置
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP2004363556A (ja) * 2003-05-13 2004-12-24 Mitsui Mining & Smelting Co Ltd 半導体素子

Also Published As

Publication number Publication date
KR20090031441A (ko) 2009-03-25
CN101506954A (zh) 2009-08-12
TW200823580A (en) 2008-06-01
JPWO2008047667A1 (ja) 2010-02-25
WO2008047667A1 (en) 2008-04-24
US20090183902A1 (en) 2009-07-23
TWI373674B (en) 2012-10-01

Similar Documents

Publication Publication Date Title
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
JP4542008B2 (ja) 表示デバイス
JP5022364B2 (ja) 配線用積層膜及び配線回路
JP4567091B1 (ja) 表示装置用Ｃｕ合金膜および表示装置
TWI434421B (zh) A display device, a manufacturing method thereof, and a sputtering target
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
WO2010018864A1 (ja) 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット
JP2009010052A (ja) 表示装置の製造方法
JP5368867B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
WO2006117954A1 (ja) Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
WO2015062258A1 (zh) 阵列基板和显示器件
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
TWI525702B (zh) The display device is configured with a wiring
WO2002103768A1 (en) Conductive thin film for semiconductor device, semiconductor device, and methods for producing them
TW200406789A (en) Wiring material and wiring board using the same
JP4655281B2 (ja) 薄膜配線層
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP4180102B2 (ja) 反射膜用Ａｌ−Ｎｉ−Ｂ合金材料
JP2007317934A (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
JP4657882B2 (ja) 表示デバイスの素子構造
JP2008060418A (ja) アルミニウム系合金配線回路の形成方法及び表示デバイス素子構造の形成方法
JP5433487B2 (ja) 配線構造
JP4394466B2 (ja) 銅拡散を防止可能なアレイ基板の製造方法
JP2006216797A (ja) エッチング液組成物
KR100623820B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees