TWI434421B - A display device, a manufacturing method thereof, and a sputtering target - Google Patents

A display device, a manufacturing method thereof, and a sputtering target Download PDF

Info

Publication number
TWI434421B
TWI434421B TW098110769A TW98110769A TWI434421B TW I434421 B TWI434421 B TW I434421B TW 098110769 A TW098110769 A TW 098110769A TW 98110769 A TW98110769 A TW 98110769A TW I434421 B TWI434421 B TW I434421B
Authority
TW
Taiwan
Prior art keywords
aluminum alloy
display device
alloy film
aluminum
film
Prior art date
Application number
TW098110769A
Other languages
English (en)
Other versions
TW201003923A (en
Inventor
Hiroshi Goto
Akira Nanbu
Junichi Nakai
Hiroyuki Okuno
Mototaka Ochi
Aya Miki
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008296005A external-priority patent/JP2010123754A/ja
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201003923A publication Critical patent/TW201003923A/zh
Application granted granted Critical
Publication of TWI434421B publication Critical patent/TWI434421B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/10—Alloys based on aluminium with zinc as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12049—Nonmetal component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置、其製造方法及濺鍍靶
本發明，係關於具備被改良的薄膜電晶體基板，被使用於液晶顯示器、半導體裝置、光學零件等之顯示裝置，特別是關於把鋁合金薄膜作為配線材料而包含的新穎的顯示裝置及濺鍍靶。
液晶顯示器(LCD：Liquid Crystal Display)在中小型的場合被使用於行動電話之顯示器或移動終端、PC監視器，此外在最近幾年伴隨著大型化的發展也使用於超過30吋的大型電視。液晶顯示器，隨著畫素之驅動方法，可以分為單純矩陣型與主動矩陣型，其係由陣列基板或對向基板、被注入於其間之液晶層、以及彩色濾光板或偏光板等樹脂薄膜、背光等所構成。前述陣列基板驅使在半導體所培育之微細加工技術形成開關元件(TFT：Thin Film Transistor)或畫素，進而供對此畫素傳送電氣訊號之掃描線與訊號線。又，具有薄膜電晶體作為開關元件之主動矩陣型液晶顯示裝置，可以實現高精度之畫質所以被廣泛使用。
圖1係顯示被適用於主動矩陣型之液晶顯示裝置的代表性液晶面板的構造之概略剖面擴大說明圖。圖1所示之液晶面板，具備TFT陣列基板1、對向於該TFT基板而被配置之對向基板2、及被配置於這些TFT基板1與對向基板2之間，作為光調變層發揮功能之液晶層3。TFT陣列基板1，係由在絕緣性玻璃基板1a上配置的薄膜電晶體(TFT)4或被配置於對向於配線部6的位置之遮光膜9所構成。
此外，於構成TFT基板1以及對向基板2之絕緣性基板的外面側，被配置偏光板10，同時於對向基板2，設有供使液晶層3所含有的液晶分子配向於特定朝向之用的配向膜11。
在這樣的構造之液晶面板，藉由被形成於對向基板2與氧化物導電膜5(透明導電膜或透明畫素電極)之間的電場，控制液晶層3之液晶分子的配向方向，調變通過TFT陣列基板1與對向基板2之間的液晶層3之光，藉此，控制透過對向基板2的光之透過而顯示影像。
此外，TFT陣列，藉由被拉出至TFT陣列外部的TAB帶12，藉由驅動電路13以及控制電路14驅動。又，在圖1中，15為間隔件、16為密封材、17為保護膜、18為擴散膜，19為稜鏡片、20為導光板、21為反射板、22為背光、23為保持框、24為印刷電路板。
圖2係例示被適用於如前述之顯示裝置用陣列基板之薄膜電晶體(TFT)之構成之概略剖面說明圖。如圖2所示，於玻璃基板1a上，藉由鋁合金薄膜形成掃描線25，該掃描線25之一部分，作為控制薄膜電晶體之開/關(ON/OFF)的閘極電極26而發揮功能。此外以中介著閘極絕緣膜27與掃描線25交叉的方式，藉由鋁薄膜形成訊號線，該訊號線之一部分作為TFT之源極電極28而發揮功能。又，這種形式一般稱為底閘(bottom-gate)型。
於閘極絕緣膜27上之畫素區域，被配置著例如藉由在In2 O3 內含有SnO之ITO膜所形成的氧化物導電膜5。以鋁合金膜形成的薄膜電晶體之汲極電極29，直接接觸於氧化物導電膜5而導電連接。
於如前述般構成的TFT基板1a透過掃描線25對閘極電極26供給閘極電壓時，薄膜電晶體成為開(ON)狀態，預先被供給至訊號線的驅動電壓係由源極電極28透過汲極電極29往氧化物導電膜5供給。而當特定位準的驅動電壓被供給至氧化物導電膜5時，在與對向的共通電極之間驅動電壓施加於液晶元件，液晶進行動作。又，在圖1所示之構成，顯示源極-汲極電極與氧化物導電膜5直接接觸的狀態，但於閘極電極亦有採用在端子部與氧化物導電膜5接觸而導電連接的構成。
於用在掃描線或訊號線的配線材料，到目前為止一般使用純鋁或鋁合金，或者是高融點金屬。其理由是作為配線材料，要求低電阻率、耐蝕性、耐熱性等性能。
在大型液晶顯示器上配線長度變長，伴隨於此配線電阻與配線電容也變大使得顯示回應速度的時間常數也變大，而有顯示品質降低的傾向。另一方面，配線寬幅增粗的話，會產生畫素的開口率降低或配線電容增加的問題，或者使配線膜厚度增厚的話會有材料成本增加，生產良率降低等問題，由這些情況，配線材料的電阻率以較低者較佳。
此外，在製作液晶顯示器的步驟反覆進行配線的微細加工或洗淨，此外在使用時，要求跨長期間之顯示品質的可信賴性，所以必須要求高耐蝕性。
進而作為其他問題，還因為配線材料在液晶顯示器之步驟中接受到熱履歷，所以也要求耐熱性。陣列基板的構造係由薄膜之層積構造所構成，形成配線後藉由CVD或熱處理施加350℃前後之熱。例如鋁的融點為660℃，玻璃基板與金屬之熱膨脹率不同，所以接受到熱履歷時，金屬薄膜(配線材料)與玻璃基板之間會產生應力，此熱應力成為驅動力而使金屬元素擴散產生小丘(hillock)或空洞(void)等塑性變形。產生小丘或空洞時，生產率下降，所以對於配線材料要求在350℃不發生塑性變形。
此外，如前所述，於TFT基板，閘極配線或源極-汲極配線等配線材料，由於電阻很小，容易進行微細加工等理由，廣泛使用純鋁或者鋁-釹(Nd)等鋁合金(以下將此統稱為鋁系合金)。在鋁系合金配線與透明畫素電極之間，通常設有由鉬、鉻、鈦、鎢等高融點金屬所構成之障壁金屬層。如此般，中介著障壁金屬層而連接鋁系合金配線的理由，是因為使鋁系合金配線與透明畫素電極直接連接的話，連接電阻(接觸電阻)會上升，導致畫面的顯示品質降低。亦即，構成直接連接於透明畫素電極的配線之鋁非常容易被氧化，在液晶顯示器的成膜過程產生的氧或者在成膜時添加等氧等都會導致在鋁系合金配線與透明畫素電極之界面產生鋁的氧化物之絕緣膜。此外，構成透明畫素電極的ITO等透明導電膜係導電性之金屬氧化物，所以會由於如前所述產生的鋁的氧化物層而導致無法進行導電的歐姆接觸。
但是，為了要形成障壁金屬層，除了閘極電極或源極電極，進而包括汲極電極的形成所必要的成膜用濺鍍裝置以外，還必須另外裝設障壁金屬形成用之成膜真空室。伴隨著液晶顯示器的大量生產之低成本化，隨著障壁金屬層的形成而來的製造成本的上升以及生產性的降低變得無法輕視。
此處，被提出可以省略的形成，而可以使鋁系合金配線直接接觸於透明畫素電極的電極材料或製造方法的方案。
到目前為止，本案發明人等使用新的鋁合金配線材料與配線膜形成技術，提出了使得把鋁合金膜直接接觸於畫素電極上變為可能，單層化應用純鋁等之層積配線構造而省略障壁金屬層的技術方案(以下亦稱之為直接接觸)(參照專利文獻1、專利文獻2)。
例如本案之申請人於專利文獻1揭示了不採純粹的鋁，而把鋁-鎳系合金為代表的多元系鋁合金膜使用於配線，而省略障壁金屬層，使前述鋁合金膜與氧化物導電膜(透明畫素電極)直接接觸的技術。在專利文獻1，藉由在鋁合金膜含有鎳等，可以減低鋁合金膜與氧化物導電膜之間的接觸電阻。
然而前述專利文獻2，不僅達成直接接觸，而且在比較低的製程溫度實施也可以成功的提供兼具鋁合金膜自身的電阻率降低與耐熱性之薄膜電晶體基板，而且在種種實施型態之中，發現了可以一併改良對鹼性顯影液之耐蝕性，及對顯影後之鹼性洗淨之耐蝕性等。在專利文獻2，發明之基礎係作為添加於鋁中的元素，選定α群之元素以及X群之元素，而由鋁-α-X構成鋁合金組成。A群之元素係由Ni,Ag,Zn,Cu,Ge所選擇之至少1種，X群之元素係由Mg,Cr,Mn,Ru,Rh,Pd,Ir,La,Ce,Pr,Gd,Tb,Eu,Ho,ET,Tm,Yb,Lu,Dy所選擇之至少1種，而本發明，可以定位為進而發展該專利文獻2之發明而獲致成功之技術。
此外，專利文獻1，作為合金成分，揭示著包含0.1~6原子百分比之由Au、Ag、Zn、Cu、Ni、Sr、Ge、Sm、及Bi所構成的群所選出的至少一種之鋁合金。於鋁系合金配線使用由該鋁合金所構成者的話，這些合金成分之至少一部份在該鋁系合金配線與透明畫素電極之界面由於存在著金屬間化合物或者濃化層，而使得即使省略金屬障壁層，也可以減低與透明畫素電極之接觸電阻。
但是記載於專利文獻1之包含鎳等的鋁合金之耐熱溫度，都在大概150~200℃左右，比顯示裝置(特別是TFT基板)之製造步驟之最高溫度還要低。
另外在最近數年，顯示裝置的製造溫度由改善生產率以及提高生產性的觀點來看，有越來越低溫化的傾向。但即使把製造步驟之最高溫度(氮化矽膜之成膜溫度)降低至300℃以下，也還超過專利文獻1所記載的鋁合金的耐熱溫度。
另一方面，製造步驟之最高溫度(於本發明稱之為「熱處理溫度」)降低的話，鋁系合金配線之電阻會有未充分降低的弊害。在此本案發明人，在專利文獻2中揭示了顯示出良好的耐熱性，同時在低的熱處理溫度下也顯示充分低的電阻之鋁合金。
將前述鋁合金應用於薄膜電晶體時，可以省略障壁金屬層，同時也不增加步驟數，而可以直接且確實地使鋁合金膜與導電性氧化膜所構成的透明畫素電極接觸。此外，對鋁合金膜，例如適用約100℃以上300℃以下的低的熱處理溫度的場合，也可以達成電阻的降低與優異的耐熱性。具體而言，記載著既使採用例如250℃、30分鐘之低溫熱處理的場合，也不產生小丘等缺陷，而可以使該鋁合金膜之電阻率達成7μΩ．cm以下。
〔專利文獻1〕日本專利特開2004-214606號公報
〔專利文獻2〕日本專利特開2006-261636號公報
藉由在鋁合金添加元素，可以賦予純鋁所沒有的種種功能，但另一方面添加量增多的話，配線自身的電阻率會增加。例如直接接觸性可以藉由添加在本說明書所規定的X1群之元素(Ni，Ag，Zn，Co)而得到優異的性能，但是藉由添加這些合金元素會出現前述電阻率或耐蝕性惡化之不欲見到的傾向。
在大型電視的用途雖使用純鋁之層積配線構造，但考慮到維持原來的配線設計而把純鋁變更為某種鋁合金的場合，此鋁合金配線(考慮以直接接觸為前提而以單層的型態使用)，最好是能夠得到與配線構造之總電阻相比在同等或更好之電阻率。
此外針對耐熱性另外發現了藉由添加La，Nd，Gd，Dy等而可以改善，但是與X1群元素相比，這些元素自身在鋁基質中之析出溫度很高，會有使電阻率更為惡化的問題。又，此時之電阻率的惡化依存於添加量，所以這些元素之添加量最好是少一點。
然而，在陣列基板之製造步驟要通過複數濕式製程，添加了比鋁還貴的金屬的話，會出現電流(galvanic)腐蝕的問題，會使耐蝕性劣化。例如，在光蝕刻步驟，使用TMAH(氫氧化四甲基銨，Tetramethylammonium Hydroxide)之鹼性顯影液，但在直接接觸構造的場合，省略障壁金屬層而鋁合金變成外露，所以容易遭受顯影液導致之損傷。
除此之外，剝離在光蝕刻步驟所形成的光阻(樹脂)之洗淨步驟，也使用含有胺類的有機剝離液進行連續水洗。然而胺雨水混合的話成為鹼性溶液，又產生了在短時間內就會腐蝕鋁的問題。還有鋁合金在通過剝離洗經步驟之前經過CVD步驟而承受了熱履歷。在此熱履歷之過程於鋁基質中合金成分形成金屬間化合物。然而此金屬間化合物與鋁之間有著很大的電位差，在剝離液之胺與水接觸的瞬間隨著前述電流腐蝕而進行鹼性腐蝕，電化學上為卑金屬之鋁會離子化而溶出，形成小坑(pit)狀之孔蝕(以下亦有稱之為黑點)。
此黑點，可能會在外觀檢查被辨識為缺陷，由耐蝕性的觀點來看也希望能夠排除。
在專利文獻1、2之技術，前述之直接接觸，亦即鋁合金膜與透明畫素電極之直接接觸成為可能。另一方面在最近幾年，製造顯示裝置時之處理溫度也一直被檢討改進，由改善生產率以及提高生產性的觀點來看製程溫度有低溫化的傾向。隨著製程溫度的低溫化，添加元素的析出變成不易充分進行，此外其結果使金屬間化合物之粒成長不夠充分，因此產生鋁合金自身的電阻率或接觸電阻變高的課題。前述金屬間化合物對於與透明畫素電極之導電連接帶來好影響，但是為了要在製程溫度低溫化下也可以形成充分的金屬間化合物，因而被要求在材料面上之改善。
本發明著眼於此種情形，目的在於提供具備於直接接觸的材料，即使在經過低溫熱處理(300℃以下)之後也可以得到低電阻率及與透明導電膜之低接觸電阻，同時藉由添加元素與金屬間化合物的控制而改善鋁合金的耐蝕性與耐熱性之鋁合金膜之顯示裝置。
本發明之要旨如下所示。
(1)一種顯示裝置，係氧化物導電膜與鋁合金膜直接接觸，鋁合金成分之至少一部份析出並存在於前述鋁合金膜的接觸表面之顯示裝置，其特徵為：前述鋁合金膜包含從鎳、銀、鋅以及鈷所構成的群中選出的元素X1之至少1種，且可以與前述元素X1形成金屬間化合物之元素X2之至少1種，形成最大直徑150nm以下之以X1-X2及鋁-X1-X2之中至少一方所表示之金屬間化合物。
又，亦有配合後述之元素X3的場合，此場合之X1-X2及鋁-X1-X2，意味著包含X1-X2-X3及鋁-X1-X2-X3的場合。
此外，作為元素X2如後所述可以舉出Cu，Ge，Si，Mg，In，Sn，B等，例如作為元素X1選擇鎳，作為元素X2選擇銅的場合，於鋁基質中，被形成鋁-鎳-銅金屬間化合物，作為元素X2選擇鍺的場合，於鋁基質中，被形成鋁-鎳-鍺金屬間化合物。
又如前所述進而意圖提高製造步驟中之耐熱性的時候，配合由La，Nd，Gd，Dy等所選擇之1種以上亦相當於在本發明之實施。
(2)如(1)之顯示裝置，其中最大直徑150nm以上之以X1-X2以及鋁-X1-X2之中至少一方所表示之金屬間化合物的密度，不滿1個/100μm2 。
(3)如(1)之顯示裝置，其中前述元素X2係以300℃以下之熱處理使其至少一部份析出至鋁基質中。
(4)如(3)之顯示裝置，其中前述元素X2係以150℃以上230℃以下之熱處理使其至少一部份析出至鋁基質中。
(5)如(4)之顯示裝置，其中前述元素X2係以200℃以下之熱處理使其至少一部份析出至鋁基質中。
(6)如(1)之顯示裝置，其中前述鋁合金膜之X1-X2與鋁-X1-X2之金屬間化合物的合計面積，在所有的金屬間化合物的合計面積之50%以上。
(7)如(1)~(6)之任一之顯示裝置，其中前述鋁合金膜之前述元素X1係鎳，前述元素X2係鍺及銅之中之至少一種，以300℃以下之熱處理形成鋁-鎳-鍺及鋁-鎳-銅之中至少一種金屬間化合物。
(8)如(1)之顯示裝置，其中前述鋁合金膜之接觸表面之算術平均粗糙度Ra為2.2nm以上20nm以下。
又，本發明之算術平均粗糙度Ra，係根據日本工業規格JIS B0601：2001(2001改正之JIS規格)者。
(9)如(8)之顯示裝置，其中前述鋁合金膜，含有合計0.05~2原子百分比之前述元素X1。
(10)如(9)之顯示裝置，其中前述元素X2係銅及鍺之中至少一種，前述鋁合金膜含有合計0.1~2原子百分比之銅與鍺之中至少一種。
(11)如(9)或(10)之顯示裝置，其中前述鋁合金膜，進而含有含有合計0.05~0.5原子百分比之稀土類元素之至少一種。
(12)如(11)顯示裝置，其中前述稀土類元素，係由鑭(La)、釹(Nd)以及釓(Gd)所構成的群中選出的元素之至少一種。
(13)一種顯示裝置之製造方法，係如(8)之顯示裝置之製造方法，其特徵為在使前述鋁合金膜與前述氧化物導電膜直接接觸之前，與鹼溶液接觸，把鋁合金膜的表面之算術平均粗糙度Ra調整為2.2nm以上20nm以下。
(14)如(13)之顯示裝置之製造方法，其中前述鹼溶液係包含氨或烷醇胺(alkanolamine)類之水溶液。
(15)如(13)之顯示裝置之製造方法，其中前述算數平均粗糙度Ra之調整，係在光阻膜之剝離步驟進行的。
(16)如(1)之顯示裝置，其中前述鋁合金膜，做為前述元素X1含有0.05~0.5原子百分比之鎳，做為前述元素X2含有0.4~1.5原子百分比之鍺，進而合計含有0.05~0.3原子百分比之由稀土類元素群所選出之至少一種元素，同時鎳及鍺的合計量在1.7原子百分比以下。
(17)如(16)之顯示裝置，其中前述稀土類元素群係由釹(Nd)、釓(Gd)、鑭(La)、釔(Y)、鈰(Ce)、鐠(Pr)、鏑(Dy)所構成。
(18)如(16)之顯示裝置，其中進而包含0.05~0.4原子百分比之鈷作為前述X1元素，且鎳、鍺及鈷的合計量在1.7原子百分比以下。
又，本發明也包含特徵為前述鋁合金膜使用於薄膜電晶體之顯示裝置。
(19)一種濺鍍靶，其特徵為：含有0.05~0.5原子百分比之鎳，0.4~1.5原子百分比之鍺，以及合計含有0.05~0.3原子百分比之由稀土類元素群所選出之至少一種元素，同時鎳及鍺的合計量在1.7原子百分比以下，剩下部分為鋁及不可避免之不純物。
(20)如(19)之濺鍍靶，其中前述稀土類元素群係由釹(Nd)、釓(Gd)、鑭(La)、釔(Y)、鈰(Ce)、鐠(Pr)、鏑(Dy)所構成。
(21)如(19)或(20)之濺鍍靶，其中進而包含0.05~0.4原子百分比之鈷，且鎳、鍺及鈷的合計量在1.7原子百分比以下。
根據本發明，可以提供具備於直接接觸的材料，即使在經過低溫熱處理(300℃以下)之後也可以得到低電阻率及與透明導電膜之低接觸電阻，同時藉由添加元素與金屬間化合物的控制而改善鋁合金的耐蝕性與耐熱性之鋁合金膜之顯示裝置。
此外，藉由在鋁合金膜含有元素X2，使金屬間化合物(析出物)微細化，提高耐蝕性，可以防止弧坑(crater)腐蝕。此外藉由把鋁合金膜表面的算術平均粗糙度Ra控制為適切範圍，可以減低接觸電阻。
此外，可以提供不中介著障壁金屬層，可以使鋁合金膜與透明畫素電極(透明導電膜，氧化物導電膜)直接接觸，而且即使適用比較低的熱處理溫度(例如250~300℃)的場合也顯示充分低的電阻，同時耐蝕性(鹼性顯影液耐性，剝離液耐性)優異，進而耐熱性也幽亦之顯示裝置用鋁合金膜。又，前述之熱處理溫度，係指顯示裝置的製造步驟(例如TFT基板的製造步驟)中最高的溫度，於一般的顯示裝置的製造步驟，意味著各種薄膜形成之用的CVD成膜時之基板的加熱溫度，或熱硬化保護膜時之熱處理爐的溫度。
此外，將本發明之鋁合金膜適用於顯示裝置的話，可以省略前述障壁金屬層。亦即使用本發明之鋁合金膜的話，可以得到生產性優異，廉價且高性能之顯示裝置。
〔供實施發明之最佳型態〕
在本發明，由材料設計的觀點出發以致於完成克服前述課題之技術。
首先作為促進金屬間化合物的形成之技術手段，即使經過低溫的熱處理後，可以發現而得到低電阻率及與透明導電膜之低接觸電阻之元素，首先想到前述X1群之元素。關於直接接觸技術根據本案發明人等持續不懈的檢討，發現藉由在鋁合金膜含有元素X1(鎳、銀、鋅及鈷)，可以使含有此元素X1之金屬間化合物，析出於鋁合金膜與氧化物導電膜之界面(亦即鋁合金膜之接觸表面)，藉此可以減低接觸電阻。
其次，在鋁基質中，添加比該X1元素更在低溫(由升溫製程的觀點來看在升溫初期階段起儘早)析出的元素，把在時間上先析出的元素X2群作為元素X1群之析出核而發揮功能的想法之下，檢討了X2群的元素。作為結果之X2群元素，可以想到的有Cu，Ge，Si，Mg，In，Sn，B等，藉由使X2群元素含有於鋁合金膜，可以使析出物(包含元素X1與X2之金屬間化合物)微細化，發現可以有效防止弧坑(crater)腐蝕。
又，作為析出物(金屬間化合物)微細化之機制，推定首先元素X2在低溫析出為細微之核，於其周圍析出元素X1形成微細的金屬間化合物(X1-X2或A1-X1-X2)。而成為腐蝕起點的金屬間化合物被微細化，推定是藉由細小分散，提高了耐蝕性。又，本發明並不以這些推定的機制為限。
進而在製程步驟為了要具備必要的防止小丘之耐熱性，推測少量添加La，Nd，Gd，Dy(在本說明書記載為X3群元素或者僅為X3元素)，並進行了實驗。
元素X1，係由鎳、銀、鋅及鈷所構成的群中選出之至少1種，較佳者為鎳。為了充分發揮減低接觸電阻的效果，元素X1之合計量，較佳者為0.05原子百分比以上，更佳者為0.08原子百分比以上，又更佳者為0.1原子百分比以上，更好的是0.2原子百分比以上。但是元素X1之合計量變得過剩的話，析出物(金屬間化合物)會粗大化(參照後述之實施例)。此處，元素X1的合計量最好為2原子百分比以下，更佳者為1.5原子百分比以下。
作為X2群選用的元素，只要是可以形成包含X1的金屬間化合物之元素，並沒有特別限定，最好是升溫程序中開始析出的溫度在300℃以下，較佳者為270℃以下，更佳者為250℃以下，又更佳者為230℃以下，更好的是200℃以下之低溫開始析出的元素。元素X2，較佳者為Cu、Ge、Si、Mg、In、Sn及B所構成的群中選出之至少1種，更佳者為銅及/或鍺。為了充分發揮析出物(金屬間化合物)之微細化效果，元素X2之合計量，較佳者為0.1原子百分比以上，更佳者為0.2原子百分比以上，又更佳者為0.5原子百分比以上。但是元素X2之合計量變得過剩的話，前述金屬間化合物會粗大化。此處，元素X1的合計量最好為2原子百分比以下，更佳者為1.5原子百分比以下。作為X2群之元素選擇銅的場合，例如在150~230℃的溫度於粒界形成直徑10~30nm之鋁-銅或鋁-銅-X3之細微的金屬間化合物。此外選擇鍺的場合也同樣例如在150~230℃的溫度形成鍺-X3之細微的金屬間化合物。進而升溫由200℃附近也開始X1群元素的析出，此時包含X2群的元素之金屬間化合物為核進行著析出。
不含X2群元素的場合，(含有X3群的元素亦可)，例如在Al-Ni-La形成Al3 Ni與Al4 La(或者Al3 La)等金属間化合物但Al3 Ni之金属間化合物包含有直徑為150~300nm者(圖3：TEM觀察影像)。然而，添加X2群的元素(例如銅)的話，X2群的元素會在鋁進行再結晶之前細微地分散於鋁的粒界而高密度地形成金屬間化合物。藉由使此金屬間化合物為核，例如20~100nm直徑程度的鋁-鎳-銅或鋁-鎳-銅-鑭之細微的金屬間化合物均勻分散形成於膜中(圖4：TEM観察影像)。添加X2元素群時，這些在低溫之析出迅速進行在鋁基質中大量地細微分散，所以此細微分散的核，分別聚集鎳等X1元素而使金屬間化合物的成長繼續進行，所以會招致各個金屬間化合物變得很小(但在數量上較多)的結果。
藉此，金屬間化合物在低溫下均勻地高密度地分散而被形成，所以接觸電阻安定。亦即，即使X1的添加量很低的場合，也因為使直接接觸性比較安定，所以也可以實現低電阻化。
同樣地X2元素為鍺的場合，也使鋁-鎳-鍺或鋁-鎳-鍺-鑭之細微的金屬間化合物迅速地分散產生(圖5：TEM觀察影像)，具有直接接觸性的安定化之效果。此外以X1元素為鈷，X2元素為鍺的組合來實施本發明的話，形成鋁-鈷-鍺或鋁-鈷-鍺-鑭之金屬間化合物。作為X1元素選用銀或鋅的場合也確認了同樣的現象。
為了要提高鋁合金膜的耐蝕性，析出物(X1-X2或鋁-X1-X2所示之金屬間化合物)之最大直徑，最好在150nm以下，較佳者為140nm以下，更佳者為130nm以下。此外，最大直徑在150nm以上之金屬間化合物的密度最好是不滿1個/100μm2 。這樣的金屬間化合物，可以藉由在以濺鍍等形成含有適量元素X1及X2的鋁合金膜之後，在300℃程度的溫度進行30分鐘程度的熱處理而形成。前述金屬間化合物之最大直徑，使用透過型電子顯微鏡(TEM，倍率15萬倍)來測定。又，以剖面TEM或者反射SEM觀察金屬開化合物型態，以金屬間化合物徑之長軸長與短軸長之平均值為金屬間化合物之最大直徑。在後述之實施例，在合計3個處所測定1200μm×1600μm的測定視野，以滿足各測定視野之金屬間化合物最大直徑之最大值為150nm以下者為「合格」。
鋁合金膜之以X1-X2與鋁-X1-X2所示之金屬間化合物的合計面積，最好是在所有的金屬間化合物的合計面積之50%以上。
為了提高耐熱性，防止在熱處理等時候形成小丘，鋁合金膜亦可含有稀土類元素(較佳者為由La,Nd以及Gd所構成的群中選出之至少1種)。為了充分發揮提高耐熱性的效果，稀土類元素之合計量，較佳者為0.05原子百分比以上，更佳者為0.1原子百分比以上，又更佳者為0.2原子百分比以上。但是稀土類元素之合計量過剩的話，鋁合金膜自身的電阻會增大。此處，稀土類元素的合計量，最好為0.5原子百分比以下，更佳者為0.4原子百分比以下。
此外，本案發明人等檢討之結果，發現在使鋁合金膜與氧化物導電膜直接接觸之前，先與鹼性溶液接觸，藉由調整其表面之算術平均粗糙度Ra成為2.2nm以上(較佳者為3nm以上，更佳者為5nm以上)，20nm以下(較佳者為18nm以下，更佳者為15nm以下)，可以減低接觸電阻。本發明之算術平均粗糙度Ra，係根據日本工業規格JIS B0601：2001(2001改正之JIS規格)者，供評估Ra之基準長度為0.08mm，評估長度為0.4mm。
預先以鹼性溶液處理鋁合金膜的話，係考慮到(1)存在於表面的氧化物被除去，及(2)鋁合金成分之至少一部份露出於表面，增大與氧化物導電膜之接觸面積，所以可以減低接觸電阻。
如下列實施例2-1所示，即使鋁合金膜表面的Ra太小，或者是太大，接觸電阻都不會充分減低。首先，Ra太小的話接觸電阻會變高的原因，應該是存在於鋁合金膜表面的金屬間化合物表面的氧化皮膜的溶解不夠充分的緣故。另一方面，Ra太大的話，應該是鋁合金膜自身被腐蝕過度，鋁合金膜與氧化物導電膜之接觸離開了正常範圍，所以接觸電阻增大。
本發明之較佳的實施態樣中較佳者為顯示裝置的閘極電極、源極電極以及汲極電極之任一，更好的是這些電極全部都是以前述之鋁合金膜形成的。
如前所述本發明之顯示裝置，特徵為Ra被調整為適切範圍，本發明之顯示裝置之製造方法，特徵為使鋁合金膜與鹼性溶液接觸而把Ra調整至適切範圍。為了把Ra控制在適切範圍，例如以下所說明的，在鹼性水溶液中，使鋁合金膜浸漬數十秒~數分鐘程度即可。
具體而言，因應於使用的鋁合金膜的組成或鹼性水溶液之pH值等適當適切地調整浸漬時間即可。這是因為隨著使用的鋁合金膜之組成不同金屬間化合物的尺寸或密度也不同。例如，元素X1(代表性者為鎳等)之含量大致以1原子百分比為邊界，改變鹼性溶液的pH值者較佳，在X1小於約1原子百分比的場合，最好使與pH值9.5以上的鹼性溶液接觸，在X1≧約1原子百分比的場合，最好使與pH8.0以上的鹼性溶液接觸。此外，如後述之實施例所示，可以藉40秒程度的浸漬時間控制至特定的Ra。在本發明之製造方法，鹼溶液最好係包含氨或烷醇胺(alkanolamine)類(特別是乙醇胺類)之水溶液。
在本發明之製造方法，亦可在配線圖案化之光阻膜剝離步驟，把Ra調整至適切範圍。亦即，於顯示裝置之圖案化時，在光阻膜的剝離步驟(藉由剝離液除去光阻膜以及其後之水洗步驟)，鋁合金膜與鹼性溶液接觸，所以在此工程與光阻剝離一起進行Ra的調整亦可。
此外，本案發明人等進行了銳意研究，為了實現即使在熱處理溫度很低的場合也可以使電阻充分小，同時省略金屬障壁層使與透明畫素電極直接接觸的場合也可以使接觸電阻充分減低，進而對顯示裝置的製造過程所使用的藥液(鹼性顯影液，剝離液)之耐性(耐蝕性)、耐熱性也優異之鋁合金膜。結果，發現了把比較少量的鎳與鍺及稀土類元素作為必須元素而含有之鋁合金膜性能較佳，並以此設想為根據找到其具體的方法。以下詳細說明在本發明選定前述元素的理由以及規定其含量的理由。
本發明之鋁合金膜，含有0.05~0.5原子百分比(at%)之鎳者較佳。藉由如此般含有比較少量的鎳，可以把接觸電阻抑制為較低。
其機構考據如下。亦即，在鋁合金膜中做為合金成分含有鎳的話，即使在低的熱處理溫度，也應該容易在鋁合金膜與透明畫素電極之界面形成導電性之含鎳金屬間化合物或是含鎳濃化層，可以防止於前述界面產生由鋁的氧化物所構成的絕緣層，在鋁合金膜與透明畫素電極(例如ITO)之間，通過前述含鎳金屬間化合物或者含鎳濃化層而流過大部分的接觸電流，可以使接觸電阻抑制為較低。
此外，鎳在是用比較低的熱處理溫度的場合，對於充分減低電阻是有效的。
為了充分發揮鎳所帶來的這些作用效果，最好使鎳含量為0.05原子百分比以上。較佳者為0.08原子百分比以上，更佳者為0.1原子百分比以上，又更佳者為0.2原子百分比以上。但是，鎳含量過剩的話，有耐蝕性降低的傾向。藉由使鎳含有比較少之量可以使其兼具有優異的耐蝕性，由這樣的觀點來看，在本發明以鎳含量之上限為0.5原子百分比較佳，更佳者為0.4原子百分比以下。
此外，使鍺與鎳一起含有的場合，也可以充分使接觸電阻降低。作為其機構，一般認為應該是熱處理即使在低溫下進行的場合也被形成含有鍺與鎳之金屬間化合物，通過此金屬間化合物，接觸電流流過鋁合金膜與透明畫素電極(例如ITO)之間，可以減低接觸電阻。
此外對於耐蝕性，從更為提高對用於感光性樹脂的剝離之剝離液的耐性之觀點來看，含有鍺也是有效的。
為了充分發揮鍺所帶來的這些作用效果，最好使鍺含量為0.4原子百分比以上。更佳者為0.5原子百分比以上。但是，鍺量如果過剩的話，在適用比較低的熱處理溫度的場合，無法使電阻充分減少，而且也有無法謀求接觸電阻的降低之傾向。進而耐蝕性也有反而降低的傾向。因而鍺量，最好為1.5原子百分比以下，更佳者為1.2原子百分比以下。
在本發明，特別是從即使適用比較低的熱處理溫度的場合也充分縮小電阻的觀點來看，最好把鎳及鍺的合計量抑制在1.7原子百分比以下。較佳為1.5原子百分比以下，更佳者為1.0原子百分比以下。
在本發明，為了提高耐熱性及耐蝕性，最好也含有由稀土類元素群(較佳者為Nd、Gd、La、Y、Ce、Pr、Dy)所選出之至少1種元素。
被形成鋁合金膜的基板，其後藉由CVD法等形成氮化矽膜(保護膜)，但據推測此時由於對鋁合金膜施加的高溫之熱在與基板之間產生熱膨脹之差，因而形成了小丘(尖狀突起物)。但是藉由使其含有前述稀土類元素，可以抑制小丘的形成。此外藉由含有稀土類元素，也可以提高耐蝕性。
如前所述，為了確保耐熱性同時提高耐蝕性，最好合有合計達0.05原子百分比以上之由稀土類元素群(較佳者為Nd、Gd、La、Y、Ce、Pr、Dy)所選出之至少1種元素，更佳者為含有0.1原子百分比以上。但是稀土類元素過剩的話，會有熱處理後之鋁合金膜自身的電阻增大的傾向。此處，稀土類元素的總量，最好為0.3原子百分比以下(更佳者為0.2原子百分比以下)。
又，此處所說的稀土類元素，係在鑭系元素(週期表上原子序57之鑭起直到原子序71之鎦(Lu)為止合計15個元素)外加上Sc(鈧)、Y(釔)之元素群。
前述鋁合金膜，較佳者為包含前述規定量之鎳、鍺及稀土類元素，剩下的部分為鋁及不可避免之不純物，進而為了使接觸電阻降低，可以含有鈷。
藉由添加鈷而減低接觸電阻之機構考據如下。亦即，在鋁合金膜中做為合金成分含有鈷的話，即使在低的熱處理溫度，也應該容易在鋁合金膜與透明畫素電極之界面形成導電性之含鈷金屬間化合物或是含鎳濃化層，可以防止於前述界面產生由鋁的氧化物所構成的絕緣層，在鋁合金膜與透明畫素電極(例如ITO)之間，通過前述含鈷金屬間化合物或者含鈷濃化層而流過大部分的接觸電流，可以使接觸電阻抑制為較低。
為了實現鎳所帶來的低接觸電阻及耐蝕性提高之作用效果，最好使鈷含量為0.05原子百分比以上。更佳者為0.1原子百分比以上。但是，鈷含量過剩的話，反而會使接觸電阻增加，同時有耐蝕性降低的傾向。因此鈷含量最好在0.4原子百分比以下。
此外，即使含有鈷的場合，特別是從即使適用比較低的熱處理溫度的場合也充分縮小電阻的觀點來看，最好把鎳、鍺及鈷的合計量抑制在1.7原子百分比以下。較佳為1.5原子百分比以下，更佳者為1.0原子百分比以下。
前述鋁合金膜最好是以濺鍍法使用濺鍍靶(以下亦稱之為「靶(target)」)來形成。比起藉由離子佈植法或電子線蒸鍍法、真空蒸鍍法形成的薄膜，可以更容易形成成分或膜厚的膜面內均一性優異的薄膜。
此外，在前述濺鍍法，要形成前述鋁合金膜，作為濺鍍靶，使用含有0.05(較佳者為0.08)~0.5原子百分比之鎳，0.4~1.5原子百分比之鍺，以及合計含有0.05~0.3原子百分比之由稀土類元素群(較佳者為Nd、Gd、La、Y、Ce、Pr、Dy)所選出之至少1種元素，同時鎳及鍺的合計量在1.7原子百分比以下，剩下部分為鋁及不可避免之不純物，且係與所要的鋁合金膜為同一組成的鋁合金濺鍍靶的話，可以形成沒有組成偏離之所要的成分、組成之鋁合金薄膜所以較佳。
作為前述濺鍍靶，因應於被成膜的鋁合金膜的成分組成，亦可使用進而包含0.05~0.4原子百分比之鈷(但是鎳、鍺及鈷的合計量在1.7原子百分比以下)。
前述靶之形狀，因應於濺鍍裝置之形狀構造包含加工為任意形狀者(角型板狀、圓形板狀、甜甜圈形的板狀等)。做為前述靶之製造方法，可以舉出溶解鑄造法或粉末燒結法、噴塗形成法、製造由鋁基合金所構成之金屬錠而得的方法、或製造由鋁基合金所構成的預製體(得到最終的緻密體之前的中間體)之後，藉由緻密化手段使該預製體更為緻密化而得之方法等。
本發明也包含特徵為前述鋁合金膜使用於薄膜電晶體之顯示裝置，作為其態樣，可以舉出前述鋁合金薄膜使用於薄膜電晶體之(1)源極電極及/或汲極電極以及訊號線，汲極電極被直接連接於透明導電膜者；以及/或者(2)閘極電極及掃描線者。
此外，前述閘極電極及掃描線，與前述源極電極及/或汲極電極以及訊號線，係同一組成之鋁合金膜者亦被包含於實施態樣中。
作為本發明之透明畫素電極，最好係銦錫氧化物(ITO)或者是銦鋅氧化物(IZO)。
以下參照圖面，同時說明相關於本發明之顯示裝置之較佳的實施型態。以下，以具備非晶矽TFT基板或多晶矽TFT基板之液晶顯示裝置(例如圖6，將於稍後詳述)為代表進行說明，但本發明並不以此為限定。
(實施形態1)
以下參照圖7同時詳細說明非晶矽TFT基板之實施型態。
圖7係前述圖6(相關於本發明之顯示裝置之一例)中，A之重要部位擴大圖，說明相關於本發明之顯示裝置的TFT基板(底閘型)之較佳的實施型態之概略剖面說明圖。
在本實施型態，作為源極一汲極電極/訊號線(34)以及閘極電極/掃描線(25,26)使用鋁合金膜。在從前之TFT基板，掃描線25之上、閘極電極26之上、訊號線34(源極電極28以及汲極電極29)之上或下，分別被形成障壁金屬層，相對於此在本實施型態之TFT基板，可以省略這些障壁金屬層。
亦即，根據本實施型態，不中介著前述障壁金屬層，可以讓使用於TFT之汲極電極29的鋁合金膜與透明畫素電極5直接接觸，於這樣的實施型態，也可以實現與從前的TFT基板同程度或更佳的良好的TFT特性。
其次，參照圖8至圖15，同時說明圖7所示之相關於本發明之非晶矽TFT基板之製造方法之一例。薄膜電晶體，係將氫化非晶矽做為半導體層使用之非晶矽TFT。在圖8至圖15賦予與圖7相同的參照符號。
首先，於玻璃基板(透明基板)1a，使用濺鍍法，層積厚度200nm程度的鋁合金膜。濺鍍之成膜溫度為150℃。藉由濺鍍此鋁合金膜，形成閘極電極26以及掃描線25(參照圖8)。此時，於後述之圖9，以使閘極絕緣磨27的覆蓋變得良好的方式，把構成閘極電極26以及掃描線25的鋁合金膜的周緣蝕刻成為約30°~40°之傾斜(taper)狀即可。
接著，如圖9所示，例如使用電漿CVD法等方法，以厚度約300nm程度之氧化矽膜(SiOx)形成閘極絕緣膜27。電漿CVD法之成膜溫度為約350℃。接著，例如使用電漿CVD法等方法，在閘極絕緣膜27之上，形成厚度50nm程度的氫化非晶矽膜(αSi-H)以及厚度300nm程度之氮化矽膜(SiNx)。
接著，藉由以閘極電極26為遮照進行背面曝光，圖案化圖10所示之氮化矽膜(SiNx)，形成通道保護膜。進而於其上，形成摻雜磷之厚度50nm程度的n+ 型氫化非晶矽膜(n+ a-Si-H)56後，如圖11所示，圖案化氫化非晶矽膜(a-Si-H)55以及n+ 型氫化非晶矽膜(n+ a-Si-H)56。
其次，於其上，使用濺鍍法，依序層積厚度50nm程度之障壁金屬層(Mo膜)53以及厚度300nm程度之鋁合金膜28,29。濺鍍之成膜溫度為150℃。接著，藉由如圖12所示般地進行圖案化，形成與訊號線一體之源極電極28、直接接觸於透明畫素電極5之汲極電極29。進而，以源極電極28以及汲極電極29為遮罩，，乾蝕刻除去通道保護膜(SiNx)上之n+ 型氫化非晶矽膜(n+ a-Si-H)56。
接著，如圖13所示，例如使用電漿CVD裝置等，形成厚度約300nm程度之氮化矽膜30，形成保護膜。此時之成膜溫度，例如在250℃程度進行。接著，在氮化矽膜30上形成光阻層31後，圖案化氮化矽膜30，例如藉由乾蝕刻等在氮化矽膜30形成接觸孔32。同時，在相當於與面板端部之閘極電極上之TAB接觸的部分形成接觸孔(未圖示)。
其次，例如經過根據氧氣電漿之灰化步驟後，如圖14所示，例如使用胺系等剝離液剝離光阻層31。最後，在保管時間(8小時程度)之範圍內，如圖15所示，形成例如厚度為40nm程度之ITO膜，藉由進行根據濕式蝕刻之圖案化而形成透明畫素電極5。同時，於面板端部之閘極電極之與TAB連接之部分，圖案化供與TAB進行接合之用的ITO膜，完成TFT基板1。
如此製作的TFT基板，汲極電極29與透明畫素電極5直接接觸。
在前述，作為透明畫素電極5使用ITO膜，但亦可使用IZO膜。此外，作為活性半導體層，取代非晶矽而使用多晶矽亦可(參照後述之實施型態2)。
使用如此進行所得到的TFT基板，例如藉由以下記載之方法，完成前述圖6所示之液晶顯示裝置。
首先，在如前述般製作的TFT基板1的表面，塗布例如聚烯亞胺，乾燥之後進行摩擦處理形成配向膜。
另一方面，對向基板2，係在玻璃基板上，這由把例如鉻(Cr)圖案化為矩陣狀而形成遮光膜9。其次，於遮光膜9之間隙，形成樹脂製之紅、綠、藍之彩色濾光片8。藉由遮光膜9與彩色濾光片8上，把ITO膜之類的透明導電膜配置作為共通電極7而形成對向電極。接著，在對向電極之最上層塗布例如聚烯亞胺，乾燥之後進行摩擦處理形成配向膜11。
其次使TFTJ基板1與對向基板2之被形成配向膜11之面分別對向而配置，藉由樹脂製等之密封材16，除了液晶之封人口外貼合2枚之TFT基板1與對向基板2。此時在TFT基板1與對向基板2之間，使中介著間隔件15等而使2枚基板間之間隙保持為約略一定。
藉由把如此得到的空胞體置於真空中，使封入口在浸入液晶的狀態下徐徐回到大氣壓，而對空胞體注入包含液晶分子之液晶材料形成液晶層，在密封住封入口。最後，於空胞體之外側的兩面貼附偏光板10完成液晶顯示器。
其次，如圖6所示，將驅動液晶顯示裝置之驅動電路13導電連接至液晶顯示器，配置於液晶顯示器的側部或者背面部。接著，藉由包含成為液晶顯示器的顯示面之開口的保持框23，與成為面光源之背光22與導光板20與保持框23保持液晶顯示器，完成液晶顯示裝置。
(實施形態2)
以下參照圖16同時詳細說明多晶矽TFT基板之實施型態。
圖16係說明相關於本發明的頂閘型TFT基板之較佳實施型態之概略剖面說明圖。
本實施型態，作為活性半導體層，取代非晶矽而使用多晶矽這一點，以及不是底閘型而使用頂閘型之TFT基板這一點，與前述之實施型態1有著主要的不同。詳言之，在圖16所示之本實施型態之多晶矽TFT基板，活性半導體膜，係由未被摻雜磷的多晶矽膜(poly-Si)，與被離子注入磷或砷之多晶矽(n+ poly-Si)所形成的這一點，與前述圖7所示之非晶矽TFT基板有所不同。此外，訊號線，以中介著層間絕緣膜(SiOx)與掃描線交叉的方式被形成。
於本實施型態，也可以省略被形成於源極電極28以及汲極電極29之上的障壁金屬層。
其次，參照圖17至圖23，同時說明圖16所示之相關於本發明之多多晶矽TFT基板之製造方法之一例。薄膜電晶體，係將多晶矽膜(poly-Si)作為半導體層使用之多晶矽TFT。在圖17至圖23賦予與圖16相同的參照符號。
首先，於玻璃基板1a上例如藉由電漿CVD法等，在基板溫度約300℃程度下形成厚度50nm程度之氮化矽膜(SiNx)、厚度100nm程度之氧化矽膜(SiOx)以及厚度約50nm程度之氫化非晶矽膜(a-Si-H)。其次，為了使氫化非晶矽膜(a-Si-H)多晶矽化，進行熱處理(約470℃下1小時程度)以及雷射退火進行脫氫處理後，例如藉由使用準分子雷射退火裝置，把能量密度約230mJ/cm2 程度之雷射照射於氫化非晶矽膜(a-Si-H)，得到厚度約0.3μm程度之多晶矽膜(poly-Si)(圖17)。
其次，如圖18所示，藉由電漿蝕刻等圖案化多晶矽膜(poly-Si)。接著，如圖19所示，形成厚度約100nm程度之氧化矽膜(SiOx)，形成閘極絕緣膜27。在閘極絕緣膜27上，藉由濺鍍等，層積厚度約200nm程度之鋁合金膜以及厚度約50nm程度之障壁金屬層(Mo薄膜)52後，以電漿蝕刻等方法進行圖案化。藉此，形成與掃描線為一體之閘極電極26。
接著，如圖20所示，以光阻31形成遮罩，藉由例如離子注入裝置，把例如磷在50keV程度摻雜1×1015 個/cm2 程度於多晶矽膜(poly-Si)之一部分形成n+ 型多晶矽膜(n+ poly-Si)。接著，剝離光阻31，例如在500℃程度進行熱處理使磷擴散。
其次，如圖21所示，例如使用電漿CVD裝置，在基板溫度約250℃程度下形成厚度500nm程度之氧化矽膜(SiOx)，形成層間絕緣膜後，同樣藉由光阻使用圖案化之遮罩乾蝕刻層間絕緣膜(SiOx)與閘極絕緣膜27之氧化矽膜，形成接觸孔。藉由濺鍍，形成厚度50nm程度之障壁金屬層(Mo層)53與厚度450nm程度之鋁合金膜後，藉由進行圖案化，形成與訊號線一體之源極電極28以及汲極電極29。結果，源極電極28與汲極電極29分別透過接觸孔接觸於n+ 型多晶矽膜(n+ poly-Si)。
接著，如圖22所示，藉由使用電漿CVD裝置等，在基板溫度250℃程度形成厚度約500nm程度之氮化矽膜(SiNx)，形成層間絕緣膜。於層間絕緣膜上形成光阻層31後，圖案化氮化矽膜(SiNx)，例如藉由乾蝕刻在氮化矽膜(SiNx)形成接觸孔32。
接著，如圖23所示，經過例如根據氧氣電漿之灰化步驟後，與前述之實施型態1同樣使用胺系之剝離液等剝離光阻，之後形成ITO膜，進行根據濕式蝕刻之圖案化而形成透明畫素電極5。
如此製作的多晶矽TFT基板，汲極電極29與透明畫素電極5直接接觸。
其次，為了使電晶體的特性安定，例如在250℃程度退火1小時程度，完成多晶矽TFT陣列基板。
根據相關於第2實施型態之TFT基板、及具備該TFT基板之液晶顯示裝置，可以得到與相關於前述第1實施型態之TFT基板同樣的效果。
使用如此得到的TFT陣列基板，與前述之實施型態1之TFT基板同樣，完成例如前述圖6所示之液晶顯示裝置。
〔實施例〕
以下，舉出實施例更具體說明本發明，但本發明並不受限於以下之實施例，在適合下述的要旨之範圍當然而以加上適當的變更而實施，這些也都包含於本發明的技術範圍。
(實施例1-1)
由耐蝕性的觀點，進行關於剝離液洗淨後產生的黑點發生之評估。剝離洗淨後產生的黑點，如先前說明所理解的，係以金屬間化合物為起點而產生的。使用濺鍍裝置把鋁合金在玻璃基板(康寧製造之EAGLE 2000(音譯)，直徑2英吋，板厚0.7mm)上形成膜厚300nm之鋁合金膜，使用300℃之氮氣環境之熱處理爐進行30分鐘之熱處理。在氮氣氣流下使爐內保持於300℃而載入基板，基板載入後，花15分鐘等待爐溫的安定進而進行30分鐘之熱處理。其次把單乙醇胺為主成分之剝離液(東京應化製造之TOR106)以純水稀釋55,000倍之後調製pH為10之鹼性液體，把熱處理後之基板浸漬5分鐘，以純水潤濕1分鐘。其後在氮氣噴吹下風乾進行顯微鏡觀察(倍率1000倍)。觀察時，在產生明確對比而視覺確認為黑點時，將其判斷為缺陷。結果記載於表1。由耐蝕性的觀點來看藉由使各個金屬間化合物微細化，可以使腐蝕的起點分散而縮小，可知改善了耐蝕性(至少可以解消或者減輕外觀上之耐蝕性的不安)。
此外，顯影液耐性之評估，係使用以濺鍍形成厚度300nm的膜，浸漬於顯影液(TMAH 2.38重量百分比之水溶液)時以階差計測定膜厚減少量，換算為蝕刻率。結果一併記載於表1。純鋁之蝕刻速度為20nm/分，但比此速度還要快的話，會太過快速所以不佳。
又，關於表1中之「接觸電阻(Ω)、CVD溫度250℃」之評估，係在250℃進行CVD成膜時之與ITO的接觸電阻值，99Ω以下者為A，100~499Ω者為B，500~999Ω者為C，1000Ω以上者記為D。
又，關於表1中之「弧坑(crater)腐蝕密度(個/100μm2 )」之評估，其值在0.9個以下者為A，1~9.9個者為B，10~50個者為C，50個以上者記為D。
此外，表1中之「耐熱性(350℃)」之評估，以「A、B」表示。這是在350℃進行30分鐘的真空中熱處理後觀察有無小丘或表面狀態時之成績，「A」係「沒有小丘」，「B」係「雖然沒有小丘但是觀察到表面有些微粗糙者」。
此外，表1中之「金屬間化合物尺寸(150nm以下)」之評估，係以金屬間化合物尺寸之最大直徑在150nm以下者為A，比150nm還大者為B。
此外，表1中之「X1-X2以及Al-X1-X2之全體比50%以上」之評估，係以X1-X2及Al-X1-X2之金屬間化合物的合計面積，佔所有的金屬間化合物的合計面積的50%以上者為A，比50%還要小者為B。
於表1也一併記錄在250℃下CVD成膜時之與ITO之接觸電阻、黑點之密度(正確地說是弧坑腐蝕密度)、膜自身之電阻率。此外，黑點之密度，150nm以上之金屬間化合物也有記載。其次，針對這些實驗進行評估。
首先說明樣本的製造程序以及各項目之評估手法，針對接觸電阻使用接觸鏈(contact chain)進行評估。接觸孔有連續50個。首先於玻璃基板上以濺鍍形成300nm的鋁合金。其次藉由光蝕刻與蝕刻形成配線。其後藉由CVD在250℃的溫度形成300nm之SiN膜。再度藉由光蝕刻形成10μm正方之接觸孔，藉由Ar/SF6 /O2 電漿蝕刻蝕刻SiN。接著使用氧氣電漿灰化與TOK106進行光阻剝離，水洗之後以200nm之膜厚進行濺鍍成膜形成透明導電膜(非晶質ITO)。又，表1之接觸電阻係換算為每1個接觸孔之值。
實驗No.1因為鎳非常少，接觸電阻很高，無法實現本發明之前提之直接接觸。但是膜自身的電阻率隨著鎳很少而保持於很低。另為對於本發明之課題之耐蝕性，藉由X2元素之銅的添加而改善，這是因為整合了金屬間化合物尺寸之最大直徑：150nm以下(以下亦稱之為「金屬間化合物尺寸要件」)、與X1-X2以及Al-X1-X2之面積比率：50%以上(以下亦稱之為「金屬間化合物面積要件」)之各要件均評估為A等級之結果。又，在本發明所揭示之希望能附加改善的耐熱性，藉由添加X3元素之鑭而顯示優異的數值。
實驗No.2因為含有充分的鎳，與實驗No.1相比改善了接觸電阻，針對本發明的課題之其他項目，也顯示出沒有問題之優異結果。
實驗No.3的鎳含量更為增加，接觸電阻更為改善，其他方面鋁合金膜自身的電阻率有些微增加，但在實用上並不會有問題，而本發明之課題之耐蝕性，進而包括耐熱性之點也舉出了優異的成果。
實驗No.4之鎳更為增加，接觸電阻又進一步改善。鋁合金膜自身的電阻率僅有些微增加，但在實用上並不會有問題，而本發明之課題之耐蝕性被改善為實用尚沒有問題的程度，進而包括耐熱性之點也舉出了優異的成果。
實驗No.5之鎳變得非常多，所以接觸電阻又進一步改善。鋁合金膜自身的電阻率、耐蝕性等稍有降低的趨勢，但是包括耐熱性等一起考察的話，還算是實用尚沒有問題的程度。
實驗No.6與實驗No.3相比銅變少，所以根據顯影液之蝕刻速度稍有增加(變得比純鋁之20mm/min.還要快)，但是耐蝕性仍無問題，此外耐熱性也良好。
實驗No.7與實驗No.6相比銅含量刻意增多所以接觸電阻變得更好，另一方面耐蝕性、耐熱性也非常良好。
實驗No.8與實驗No.7相比銅含量變多，所以耐蝕性上稍微不利，但並不是實用上會有問題的程度。耐熱性也很良好。
實驗No.9與實驗No.8相比銅含量更多，所以耐蝕性或顯影液蝕刻速度稍微不利。在實用上有可能會產生問題，但總體而言表現出安定的性狀。
實驗No.10之銅含量回到實驗No.1~5之水準。於顯影液蝕刻速度稍有不利，但總體而言在實用上可說是沒有問題。
實驗No.11,12不含元素X2。因此，在「金屬間化合物尺寸要件」、「金屬間化合物面積要件」都產生問題，此外「150nm以上之金屬間化合物之密度」也達到1個/100μm2 以上，殘留耐蝕性的問題，無法達成本發明之課題。又，表中之「-」意味著因為不含元素X2，所以未形成X1-X2、X1-X2-X3之金屬間化合物。
對於實驗No.13~28也是改變了添加的元素、含量，每一個樣本的150nm以上之金屬間化合物密度都不滿1個/100μm2 。
實驗No.29~31都含有適切量之X1,X2毫無間題可以解決本發明之課題。
實驗No.32不含元素X1。因此無法實現本發明之前提課題之直接接觸。
實驗No.33,34僅將實驗No.3之元素X3(鑭)置換為Nd或Gd，得到與實驗No.3齊肩的結果。
實驗No.35把元素X2之銅增加至比實驗No.9還要更多，因此弧坑(crater)腐蝕密度、顯影液蝕刻速度稍微變差，隨著使用目的不同亦有無法推薦的場合。
實驗No.36,37也不含元素X2。因此有接觸電阻過高，顯影液蝕刻速度過快的問題。「金屬間化合物面積要件」也無法滿足。
對於實驗No.38~48也是改變了添加的元素、含量，每一個樣本的150nm以上之金屬間化合物密度都不滿1個/100μm2 。
實驗No.49,50,51係把元素X1從鎳變更為鈷之例，而X2都含有適切之量。這些實驗例之鈷添加量，比前述各實驗例之鎳添加量還低上一段，直接接觸之性能可以充分匹敵於鎳的添加量很多者，在耐蝕性、耐熱性方面也沒有任何問題，全部可以良好地解決本發明之課題。
實驗No.52係使鈷添加量提高到與添加鎳的前述各實施例之鎳添加量相齊者，因為此增加而使接觸電阻比實驗No.51還要好，其他的所有評估項目也顯示優異的效果。
實驗No.53係使鈷添加量增加非常多，所以「金屬間化合物面積要件」成為不佳的狀態，也產生顯影液蝕刻速度顯著過快的問題。
實驗No.54不含元素X1。因此無法實現本發明之前提課題之直接接觸。
實驗No.55~58係將元素X1變更為銀、鋅，作為X2之銅、鍺都含有適切量，可以解決本發明之所有課題。
實驗No.59~61含有元素X1以及X2，但是不含元素X3。因此，接觸電阻及電阻率很低耐蝕性也良好，但是與進而含有X3之例相比，耐熱性稍微降低。
實驗No.62,63係使元素X3之含量增加至與鎳、鈷相當之例。因此，電阻率稍微變高，但是因為滿足元素X3之較佳的上限，所以耐熱性也良好。
由這些結果看來，元素X之添加量為0.05~6原子百分比，較佳者為0.08~4原子百分比，更佳者為0.1~4原子百分比，又更佳者為0.1~2.5原子百分比，最最佳者為0.2~1.5原子百分比，元素X2之添加量為0.1~2原子百分比，較佳者為0.3~1.5原子百分比。其次，La,Nd,Dy,Gd等元素X3之添加量為0.05~2原子百分比，較佳者為0.1~0.5原子百分比。
顯示針對各元素X1、X2、X3之總評的話，在接觸安定性的觀點，特徵為鈷與鎳相比即使少量也有效，而任一均可以得到安定性能這一點是適切的。另一方面在顯影液耐性的觀點來看，鈷比鎳還要差一點。
但是針對電阻率，鈷比起鎳的添加還要低一點。此外，對於剝離液導致的黑點產生，鈷在低添加區幾乎不發生。進而銅添加與鍺添加具有幾乎同等的效果，可以觀察到電阻稍微降低，以及接觸電阻也被改善。此外，對於耐蝕性特別在鎳或鈷之低添加區域也可見到良好的改善效果。
其次，把藉由顯微鏡判斷為缺陷的黑點以SEM(30000倍~50000倍)進行確認時，發現係尺寸超過150nm者，係於表1中，150nm以上之金屬間化合物密度達到1個/100μm2 以上者。針對以前述手法判斷不是缺陷品之膜以SEM(30000倍~50000倍)以及平面TEM(30萬倍)進行觀察的結果，金屬間化合物之尺寸為150nm以下。使用多數樣本進行統計解析的話，認識為黑點的尺寸與實際之金屬間化合物的尺寸之關係，使用鋁-鎳-鑭觀察的結果為圖24，可以說是金屬間化合物的尺寸限定在最大150nm以下是有必要的。
由以上的結果，前提考慮到黑點的尺寸係幾乎比例於成為起點的金屬間化合物的尺寸的話，可以知道為了抑制黑點，必須要控制金屬間化合物的析出型態或尺寸。
(實施例2-1)
在本實施例，為了調查鋁合金膜之接觸表面之算術平均粗糙度Ra對接觸電阻所造成的影響，改變種種鹼性溶液之浸漬條件進行控制Ra的實驗。
具體而言，首先，以無鹼玻璃板(板厚：0.7mm)為基板，於其表面藉由室溫下之DC磁控管濺鍍形成鎳含量不同的2種鋁合金膜(膜厚300nm)。具體而言，作為第1鋁合金膜，使用鋁-0.6原子百分比鎳-0.5原子百分比銅-0.3原子百分比鑭合金膜，作為第2鋁合金膜，使用鋁-1.0原子百分比鎳-0.5原子百分比銅-0.3原子百分比鑭合金膜。
將這些鋁合金膜在320℃進行30分鐘熱處理，形成析出物(金屬間化合物)。根據前述之方法，測定金屬間化合物尺寸之最大直徑，任一均為50~130nm。
對於熱處理後之各鋁合金膜，以下列表2及表3所示之pH值及浸漬時間，浸漬於純水(pH值7.0)或鹼性水溶液，濕式蝕刻其表面。又，在調整pH值9.5以上之鹼性水溶液時，使用單乙醇胺60體積百分比以及二甲基亞碸(DMSO)40體積百分比之鹼性溶液，以水稀釋至成為下列表2所示之pH值。另一方面，pH值9.0以下之鹼性水溶液(pH值8.0及9.0)係使用氨水，以水稀釋而調整pH值。
把各鋁合金膜浸漬特定時間後，進行水洗、乾燥，以原子間力顯微鏡(AFM，測定區域：5×5mm)進行測定(基準長度：0.08mm、評估長度：0.01mm)。這些結果顯示於下列表2及表3。
於測定Ra的各鋁合金膜表面，作為氧化物導電膜以DC磁控管濺鍍形成ITO膜(膜厚：200nm)。接著藉由光蝕刻以及蝕刻進行圖案化，形成接觸電阻測定圖案(接觸區域10μm×10μm)，使用接觸鏈評估鋁合金膜/ITO膜之接觸電阻。具體而言，形成接觸孔被連續形成50個之接觸電阻測定圖案，算出換算為每一個接觸孔之接觸電阻。在表2、表3以及後述之表4，設有接觸電阻之相對評估欄，以下列基準進行評估。在本實施例以及後述之實施例，均以接觸電阻為1.0×103 Ω以下者(相對評估為A)為合格。
A：1.0×103 Ω以下
B：超過1.0×103 Ω，而在1×104 Ω以下
C：超過1×104 Ω
這些結果顯示於下列表2及表3。於表2顯示第1鋁合金膜之結果，於表3顯示第2鋁合金膜之結果。
由表2及表3所示之結果可知，調整鹼性水溶液之pH值以及浸漬時間，把鋁合金膜之表面之算術平均粗糙度Ra調整為2.2~20nm，可以減低鋁合金膜與ITO膜之間的接觸電阻。
(實施例2-2)
在本實施例檢討使用於Ra的控制之鹼性溶液對接觸電阻造成的影響。
首先，以與實施例2-1相同的DC磁控管濺鍍及熱處理形成「鋁-0.6原子百分比鎳-0.5原子百分比銅-0.3原子百分比鑭合金膜」，形成金屬間化合物。將此鋁合金膜，浸漬60秒鐘於下列表4所示之胺類之鹼性水溶液，進行水洗、乾燥，與實施例2-1同樣測定算術平均粗糙度Ra。又，鹼性水溶液中之胺類的濃度為5.5×10-4 體積百分比。
與實施例2-1同樣進行，在測定Ra之鋁合金膜表面形成ITO膜，測定其接觸電阻。結果顯示於下列表4。
(備註)前述表中，「E+0X(X：整數)」係代表「10X 」。
由表4所示之結果，可知X1元素添加量低(不滿1%)的場合使用於鹼性水溶液之胺類，以烷醇胺(alkanolamine)類(特別是乙醇胺類)較佳。
(實施例2-3)
在本實施例檢討鋁合金膜的組成對接觸電阻造成的影響。
首先，以無鹼玻璃板(板厚：0.7mm)為基板，於其表面藉由室溫下之DC磁控管濺鍍形成下列表5所示的組成之鋁合金膜(膜厚300nm)。
與實施例2-1同樣進行，形成鋁合金膜之金屬間化合物，測定其尺寸(最大直徑)。結果顯示於下列表5。
其次，把熱處理後之鋁合金膜，浸漬300秒鐘於單乙醇胺60體積百分比以及DMSO：40體積百分比之鹼性溶液以水稀釋調整為pH值9.5的鹼性水溶液中之後，進行純粹之1分鐘水洗/藉由氮氣吹噴之乾燥。與實施例2-1同樣地測定此鋁合金膜表面之算術平均粗糙度Ra。結果顯示於下列表5。
與實施例2-1同樣進行，在測定Ra之鋁合金膜表面形成ITO膜，測定其接觸電阻。結果顯示於下列表5。
除了測定金屬間化合物尺寸、Ra以及接觸電阻之鋁合金膜以外，製作了相同組成的鋁合金膜。將此鋁合金膜，浸漬300秒鐘於單乙醇胺60體積百分比以及DMSO：40體積百分比之鹼性溶液以水稀釋調整為pH值10的鹼性水溶液中之後，進行水洗/乾燥。以光學顯微鏡(觀察倍率1000倍，觀察面積：10μm×10μm)測定此鋁合金膜之弧坑(crater)腐蝕(黑點)，測定其密度。觀察時，在產生明確對比而確認為黑點時，將其判斷為缺陷。在本實施例，把弧坑腐蝕密度大致在5個/100μm2 以下者，評估為合格(耐蝕性優異)。結果顯示於下列表5。
(備註)合金組成之單位：原子%。合金之其餘：鋁及不可避免之不純物。
首先，No.1~5、8以及9係其鋁合金膜之組成均滿足本發明的較佳要件之例，Ra以及金屬間化合物尺寸也被控制為適切，所以接觸電阻之減低與耐蝕性雙方均很優異。
對此，No.6以及No.7係鎳含量超過本發明的較佳範圍之例，雖然接觸電阻良好，但是金屬間化合物粗大化而使耐蝕性劣化。
(實施例3-1)
把表6所示之種種合金組成之鋁合金膜(膜厚為300nm)藉由DC磁控管濺鍍法(基板為玻璃基板(康寧公司製造Eagle2000)、環境氣體為氬氣、壓力為2mTorr、基板溫度為25℃(室溫))形成薄膜。
又，在前述種種合金組成之鋁合金膜的形成，把真空溶解法製作的種種組成之鋁合金靶作為濺鍍靶來使用。
此外，在實施例所用之種種鋁系合金膜之各合金元素的含量，藉由ICP發光分析(誘導結合電漿發光分析)法來求出。
使用如前所述而成膜之鋁合金膜，分別以下列所示之方法來測定熱處理後之鋁合金膜自身的電阻率、將鋁合金膜直接接觸於透明畫素電極時之直接接觸電阻(與ITO之接觸電阻)、作為耐蝕性之鹼性顯影液耐性與剝離液耐性、以及耐熱性。這些之結果也顯示於表6。
(1)熱處理後之鋁合金膜自身之電阻率
對前述鋁合金膜，形成10μm寬幅的線及間隔圖案(lind and space pattern)，在非活性氣體環境中，施以270℃ 15分鐘之熱處理後，以4端子法測定電阻率。接著以下列基準，判定熱處理後的鋁合金膜自身之電阻是否良好。
(判定基準)
A：4.5μΩ．cm以下
B：超過4.5μΩ．cm不滿5.0μΩ．cm
C：5.0μΩ．cm以上
(2)與透明畫素電極之直接接觸電阻
直接接觸鋁合金膜與透明畫素電極時之接觸電阻，係將透明畫素電極(ITO；於氧化銦內添加10質量百分比之氧化錫之氧化銦錫)，藉由以下列條件進行濺鍍製作圖25所示之喀爾文圖案(Kelvin pattern，TEG圖案)(接觸孔尺寸：10μm正方)，進行4端子測定(使電流流過ITO-鋁合金膜，以其他端子測定ITO-鋁合金間之電壓下降之方法)。具體而言，圖25之I1 -I2 間流有電流I，藉由監視V1 -V2 間之電壓，可以〔R=(V2 -V1 )/I2 〕求出接觸部C之直接接觸電阻R。接著以下列基準，判定與ITO之直接接觸電阻是否良好。
(透明畫素電極之成膜條件)
．氣氛氣體：氬
．壓力：0.8mTorr
．基板溫度：25℃(室溫)
(判定基準)
A：不滿1000Ω
B：1000Ω以上
(3)鹼性顯影液耐性(顯影液蝕刻速度之測定)
在成膜於基板上之鋁合金膜施以遮罩後，在顯影液(含有TMAH 2.38質量百分比之水溶液)中以25℃浸漬1分鐘，使用觸診式階差計測定其蝕刻量。接著以下列基準，判定鹼性顯影液耐性是否良好。
(判定基準)
A：不滿60nm/分
B：60nm/分以上100nm以下/分
C：超過100nm/分
(4)剝離液耐性
模擬光阻剝離液之洗淨步驟，藉由混合胺系光阻與水之鹼性水溶液進行腐蝕實驗。詳言之，係準備東京應化工業(股)製造之胺系光阻剝離液「TOK106」水溶液調整為pH值10者(液溫25℃)，並將在非活性氣體環境中施以330℃、30分鐘的熱處理之前述鋁合金膜浸漬於其內300秒鐘。接著，檢查浸漬後的膜表面所見到之弧坑狀的腐蝕(孔蝕)痕(相當於圓的直徑在150nm以上者)之個數(觀察倍率為1000倍)。接著以下列基準，判定剝離液耐性是否良好。
(判定基準)
A：不滿10個/100μm2
A：10個/100μm2 以上20個/100μm2 以下
C：超過20個/100μm2
(5)耐熱性
對成膜於基板上之鋁合金膜，在氮氣環境中，以350℃進行30分鐘的熱處理後，使用光學顯微鏡(倍率：500倍)觀察表面性狀，以目視檢查有無小丘。接著，藉由下列判定基準評估耐熱性。
(判定基準)
A：無小丘而且表面不粗糙
B：雖無小丘但表面粗糙
C：有小丘產生
此外，針對表6中之「150nm以上之金屬間化合物密度」，其值不滿1個/100μm2 者為A，在1個/100μm2 以上者為B。
此外，表6中之「X1-X2以及Al-X1-X2之全體比50%以上」之評估，係以X1-X2及Al-X1-X2之金屬間化合物的合計面積，佔所有的金屬間化合物的合計面積的50%以上者為A，比50%還要小者為B。
由表6所示之結果，可以瞭解以下情形。首先藉由製作包含規定量的鎳、鍺及稀土類元素之鋁合金膜，即使在低溫下之熱處理也可以充分減低電阻，同時可以大幅減低與ITO(透明畫素電極)之直接接觸電阻，亦即，可以達成低接觸電阻。進而，可知耐蝕性及耐熱性也很優異。
使而製作含有鈷的鋁合金膜，可以更減低接觸電阻，同時可以更為提高耐蝕性(特別是鹼性顯影液耐性)。
相對於此，不含鎳的場合，可知不能達成低接觸電阻，另一方面鎳含量超過上限的話，耐蝕性(鹼性顯影液耐性、剝離液耐性)變差。
不含鍺或鍺量不足者，無法使接觸電阻充分減低。
此外可知取代鍺而含有Zn、In或B的場合，未得到耐蝕性優異者。另一方面，可知在鍺過剩的場合，無法在低溫熱處理後充分減低電阻，而且耐蝕性也變差。
可以知道各元素量都在規定範圍內，但是鎳與鍺的合計量，或鎳與鍺與鈷之合計量超過上限者，在低溫熱處理後不能充分減低電阻。
進而，可知不含稀土類元素者，無法確保耐蝕性及耐熱性。
以上參照特定的實施樣態詳細說明本發明，但對於熟悉該項技藝者而言明顯可以在不逸脫本發明的精神與範圍的情況下再施以種種變更或修正，此亦應是為落入本發明之範圍。
本申請案係根據於2008年3月31日提出申請之日本申請案(特願2008-093992)、及於2008年4月24日提出申請之日本申請案(特願2008-114333)、及於2008年11月19日提出申請之日本申請案(特願2008-296005)而提出者，在本說明書參照其內容而將其納入。
〔產業上利用可能性〕
根據本發明，可以提供具備於直接接觸的材料，即使在經過低溫熱處理(300℃以下)之後也可以得到低電阻率及與透明導電膜之低接觸電阻，同時藉由添加元素與金屬間化合物的控制而改善鋁合金的耐蝕性與耐熱性之鋁合金膜之顯示裝置。
此外，藉由在鋁合金膜含有元素X2，使金屬間化合物(析出物)微細化，提高耐蝕性，可以防止弧坑(crater)腐蝕。此外藉由把鋁合金膜表面的算術平均粗糙度Ra控制為適切範圍，可以減低接觸電阻。
此外，可以提供不中介著障壁金屬層，可以使鋁合金膜與透明畫素電極(透明導電膜，氧化物導電膜)直接接觸，而且即使適用比較低的熱處理溫度(例如250~300℃)的場合也顯示充分低的電阻，同時耐蝕性(鹼性顯影液耐性，剝離液耐性)優異，進而耐熱性也幽亦之顯示裝置用鋁合金膜。又，前述之熱處理溫度，係指顯示裝置的製造步驟(例如TFT基板的製造步驟)中最高的溫度，於一般的顯示裝置的製造步驟，意味著各種薄膜形成之用的CVD成膜時之基板的加熱溫度，或熱硬化保護膜時之熱處理爐的溫度。
此外，將本發明之鋁合金膜適用於顯示裝置的話，可以省略前述障壁金屬層。亦即使用本發明之鋁合金膜的話，可以得到生產性優異，廉價且高性能之顯示裝置。
1．．．TFT基板(TFT陣列基板)
2．．．對向基板
3．．．液晶層
4．．．薄膜電晶體(TFT)
5．．．透明畫素電極(透明導電膜、氧化物導電膜)
6．．．配線部
7．．．共通電極
8．．．彩色濾光片
9．．．遮光膜
10,10a,10b．．．偏光板
11．．．配向膜
12．．．TAB帶
13．．．驅動電路
14‧‧‧控制電路
15‧‧‧間隔件
16‧‧‧密封材
17‧‧‧保護膜
18‧‧‧擴散板
19‧‧‧稜鏡片
20‧‧‧導光板
21‧‧‧反射板
22‧‧‧背光
23‧‧‧保持框
24‧‧‧印刷電路板
25‧‧‧掃描線
26‧‧‧閘極電極
27‧‧‧閘極絕緣膜
28‧‧‧源極電極
29‧‧‧汲極電極
30‧‧‧保護膜(氮化矽膜)
31‧‧‧光阻
32‧‧‧接觸孔
33‧‧‧非晶矽通道膜(活性半導體膜)
34‧‧‧訊號線
52,53‧‧‧障壁金屬層
55‧‧‧無摻雜氫化非晶矽膜(a-Si-H)
56‧‧‧n+ 型氫化非晶矽膜(n+ a-Si-H)
圖1係顯示被適用於主動矩陣型之液晶顯示裝置的代表性液晶面板的構造之概略剖面擴大說明圖。
圖2係例示被適用於顯示裝置用陣列基板之薄膜電晶體(TFT)之構成之概略剖面說明圖。
圖3係鋁-0.2鎳-0.35鑭之穿透式電子顯微鏡(TEM)觀察影像。
圖4係鋁-1鎳-0.5銅-0.3鑭之穿透式電子顯微鏡觀察影像。
圖5係鋁-0.5鎳-0.5鍺-0.3鑭之穿透式電子顯微鏡觀察影像。
圖6係顯示被適用於非晶矽TFT基板的代表性液晶顯示器的構成之概略剖面擴大說明圖。
圖7係顯示相關於本發明的第1實施型態之TFT基板的構成之概略剖面說明圖。
圖8係依照順序顯示圖7所示之TFT基板的製造步驟之一例之說明圖。
圖9係依照順序顯示圖7所示之TFT基板的製造步驟之一例之說明圖。
圖10係依照順序顯示圖7所示之TFT基板的製造步驟之一例之說明圖。
圖11係依照順序顯示圖7所示之TFT基板的製造步驟之一例之說明圖。
圖12係依照順序顯示圖7所示之TFT基板的製造步驟之一例之說明圖。
圖13係依照順序顯示圖7所示之TFT基板的製造步驟之一例之說明圖。
圖14係依照順序顯示圖7所示之TFT基板的製造步驟之一例之說明圖。
圖15係依照順序顯示圖7所示之TFT基板的製造步驟之一例之說明圖。
圖16係顯示相關於本發明的第2實施型態之TFT基板的構成之概略剖面說明圖。
圖17係依照順序顯示圖16所示之TFT基板的製造步驟之一例之說明圖。
圖18係依照順序顯示圖16所示之TFT基板的製造步驟之一例之說明圖。
圖19係依照順序顯示圖16所示之TFT基板的製造步驟之一例之說明圖。
圖20係依照順序顯示圖16所示之TFT基板的製造步驟之一例之說明圖。
圖21係依照順序顯示圖16所示之TFT基板的製造步驟之一例之說明圖。
圖22係依照順序顯示圖16所示之TFT基板的製造步驟之一例之說明圖。
圖23係依照順序顯示圖16所示之TFT基板的製造步驟之一例之說明圖。
圖24顯示被認為是黑點之尺寸及那時之金屬間化合物尺寸之圖。
圖25係顯示使用於鋁合金膜與透明畫素電極之直接接觸電阻的測定之喀爾文圖案(Kelvin pattern，TEG圖案)之圖。
1a．．．玻璃基板
5．．．透明畫素電極(透明導電膜、氧化物導電膜)
25．．．掃描線
26．．．閘極電極
27．．．閘極絕緣膜
28．．．源極電極
29．．．汲極電極

Claims (24)

  1. 一種顯示裝置，係氧化物導電膜與鋁合金膜直接接觸，鋁合金成分之至少一部份析出並存在於前述鋁合金膜的接觸表面之顯示裝置，其特徵為：前述鋁合金膜包含從鎳、銀、鋅以及鈷所構成的群中選出的元素X1之至少1種，且可以與前述元素X1形成金屬間化合物之元素X2之至少1種，形成最大直徑150nm以下之以X1-X2及鋁-X1-X2之中至少一方所表示之金屬間化合物；X1-X2與鋁-X1-X2之金屬間化合物的合計面積，在所有的金屬間化合物的合計面積之50%以上。
  2. 如申請專利範圍第1項之顯示裝置，其中最大直徑150nm以上之以X1-X2以及鋁-X1-X2之中至少一方所表示之金屬間化合物的密度，不滿1個/100μm2 。
  3. 如申請專利範圍第1項之顯示裝置，其中前述元素X2係以300℃以下之熱處理使其至少一部份析出至鋁基質中。
  4. 如申請專利範圍第3項之顯示裝置，其中前述元素X2係以150℃以上230℃以下之熱處理使其至少一部份析出至鋁基質中。
  5. 如申請專利範圍第1~4項之任一項之顯示裝置，其中前述鋁合金膜之前述元素X1係鎳，前述元素X2係鍺及銅之中之至少一種，以300℃以下之熱處理形成鋁-鎳-鍺及鋁-鎳-銅之中至少一種金屬間化合物。
  6. 如申請專利範圍第1項之顯示裝置，其中前述鋁 合金膜之接觸表面之算術平均粗糙度Ra為2.2nm以上20nm以下。
  7. 如申請專利範圍第6項之顯示裝置，其中前述鋁合金膜，含有合計0.05~2原子百分比之前述元素X1。
  8. 如申請專利範圍第7項之顯示裝置，其中前述元素X2係銅及鍺之中至少一種，前述鋁合金膜含有合計0.1~2原子百分比之銅與鍺之中至少一種。
  9. 如申請專利範圍第7或8項之顯示裝置，其中前述鋁合金膜，進而含有合計0.05~0.5原子百分比之稀土類元素之至少一種。
  10. 如申請專利範圍第9項之顯示裝置，其中前述稀土類元素，係由鑭(La)、釹(Nd)以及釓(Gd)所構成的群中選出的元素之至少一種。
  11. 一種顯示裝置之製造方法，係申請專利範圍第6項之顯示裝置之製造方法，其特徵為：在使前述鋁合金膜與前述氧化物導電膜直接接觸之前，與鹼溶液接觸，把鋁合金膜的表面之算術平均粗糙度Ra調整為2.2nm以上20nm以下。
  12. 如申請專利範圍第11項之顯示裝置之製造方法，其中前述鹼溶液係包含氨或烷醇胺(alkanolamine)類之水溶液。
  13. 如申請專利範圍第1項之顯示裝置，其中前述鋁合金膜，做為前述元素X1含有0.05~0.5原子百分比之鎳，做為前述元素X2含有0.4~1.5原子百分比之鍺，進 而合計含有0.05~0.3原子百分比之由稀土類元素群所選出之至少一種元素，同時鎳及鍺的合計量在1.7原子百分比以下。
  14. 如申請專利範圍第13項之顯示裝置，其中前述稀土類元素群係由釹(Nd)、釓(Gd)、鑭(La)、釔(Y)、鈰(Ce)、鐠(Pr)、鏑(Dy)所構成。
  15. 如申請專利範圍第13項之顯示裝置，其中進而包含0.05~0.4原子百分比之鈷作為前述X1元素，且鎳、鍺及鈷的合計量在1.7原子百分比以下。
  16. 一種濺鍍靶，其特徵為：含有0.05~0.5原子百分比之鎳，0.4~1.5原子百分比之鍺，以及合計含有0.05~0.3原子百分比之由稀土類元素群所選出之至少一種元素，同時鎳及鍺的合計量在1.7原子百分比以下，剩下部分為鋁及不可避免之不純物。
  17. 如申請專利範圍第16項之濺鍍靶，其中前述稀土類元素群係由釹(Nd)、釓(Gd)、鑭(La)、釔(Y)、鈰(Ce)、鐠(Pr)、鏑(Dy)所構成。
  18. 如申請專利範圍第16或17項之濺鍍靶，其中進而包含0.05~0.4原子百分比之鈷，且鎳、鍺及鈷的合計量在1.7原子百分比以下。
  19. 一種顯示裝置，係氧化物導電膜與鋁合金膜直接接觸，鋁合金成分之至少一部份析出並存在於前述鋁合金膜的接觸表面之顯示裝置，其特徵為： 前述鋁合金膜包含從鎳、銀、鋅以及鈷所構成的群中選出的元素X1之至少1種，且包含在比X1更低的溫度析出而可以與前述元素X1形成金屬間化合物之元素X2之至少1種，形成最大直徑150nm以下之以X1-X2及鋁-X1-X2之中至少一方所表示之金屬間化合物。
  20. 一種顯示裝置，係氧化物導電膜與鋁合金膜直接接觸，鋁合金成分之至少一部份析出並存在於前述鋁合金膜的接觸表面之顯示裝置，其特徵為：前述鋁合金膜包含從鎳、銀、鋅以及鈷所構成的群中選出的元素X1之至少1種，且可以與前述元素X1形成金屬間化合物之元素X2之至少1種，形成最大直徑150nm以下之以X1-X2及鋁-X1-X2之中至少一方所表示之金屬間化合物；前述元素X2係從Cu，Ge，Si，Mg，In，Sn及B所構成的群中選出的元素。
  21. 如申請專利範圍第19或20項之顯示裝置，其中前述鋁合金膜之前述元素X1係鎳，前述元素X2係鍺及銅之中之至少一種，以300℃以下之熱處理形成鋁-鎳-鍺及鋁-鎳-銅之中至少一種金屬間化合物。
  22. 如申請專利範圍第19或20項之顯示裝置，其中前述鋁合金膜，含有合計0.05~2原子百分比之前述元素X1。
  23. 如申請專利範圍第19或20項之顯示裝置，其中前述鋁合金膜，含有合計0.1~2原子百分比之前述元素X2。
  24. 如申請專利範圍第19或20項之顯示裝置，其中前述鋁合金膜，進而含有合計0.05~0.5原子百分比之稀土類元素之至少一種。
TW098110769A 2008-03-31 2009-03-31 A display device, a manufacturing method thereof, and a sputtering target TWI434421B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008093992 2008-03-31
JP2008114333 2008-04-24
JP2008296005A JP2010123754A (ja) 2008-11-19 2008-11-19 表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201003923A TW201003923A (en) 2010-01-16
TWI434421B true TWI434421B (zh) 2014-04-11

Family

ID=41135585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098110769A TWI434421B (zh) 2008-03-31 2009-03-31 A display device, a manufacturing method thereof, and a sputtering target

Country Status (5)

Country Link
US (1) US20110008640A1 (zh)
KR (1) KR101124831B1 (zh)
CN (1) CN101918888B (zh)
TW (1) TWI434421B (zh)
WO (1) WO2009123217A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR101156428B1 (ko) * 2009-06-01 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 소자
WO2011013683A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
US8404500B2 (en) * 2009-11-02 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting element, light-emitting element, light-emitting device, lighting device, and electronic appliance
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
US9305496B2 (en) 2010-07-01 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Electric field driving display device
JP2012032521A (ja) * 2010-07-29 2012-02-16 Kobe Steel Ltd 耐透明導電膜ピンホール腐食性に優れた薄膜トランジスタ基板
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN103441129A (zh) * 2013-08-23 2013-12-11 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
WO2015118947A1 (ja) * 2014-02-07 2015-08-13 株式会社神戸製鋼所 フラットパネルディスプレイ用配線膜
CN104362157B (zh) * 2014-12-02 2017-05-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
US11935936B2 (en) 2018-06-28 2024-03-19 Ulvac, Inc. Aluminum alloy film, method of producing the same, and thin film transistor
KR102571458B1 (ko) * 2018-06-28 2023-08-25 가부시키가이샤 아루박 알루미늄 합금 타깃 및 그 제조방법
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
CN111199913B (zh) * 2018-11-20 2022-09-06 群创光电股份有限公司 电子装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
USRE41975E1 (en) * 1995-10-12 2010-11-30 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
JP3755552B2 (ja) * 1996-07-05 2006-03-15 株式会社日鉱マテリアルズ アルミニウムまたはアルミニウム合金スパッタリングターゲット
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
US7166921B2 (en) * 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP4022891B2 (ja) 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
CN101281913A (zh) * 2005-02-17 2008-10-08 株式会社神户制钢所 显示器和用于制备该显示器的溅射靶
EP1878809B1 (en) * 2005-04-26 2011-02-23 Mitsui Mining and Smelting Co., Ltd. ELEMENT STRUCTURE USING A Al-Ni-B ALLOY WIRING MATERIAL
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) * 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Also Published As

Publication number Publication date
KR101124831B1 (ko) 2012-03-26
TW201003923A (en) 2010-01-16
CN101918888A (zh) 2010-12-15
US20110008640A1 (en) 2011-01-13
CN101918888B (zh) 2013-07-31
WO2009123217A1 (ja) 2009-10-08
KR20100118998A (ko) 2010-11-08

Similar Documents

Publication Publication Date Title
TWI434421B (zh) A display device, a manufacturing method thereof, and a sputtering target
TWI395333B (zh) An aluminum alloy film for a display device, a display device, and a sputtering target
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP4170367B2 (ja) 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
TW200910459A (en) Method for manufacturing display apparatus
JP2008098611A (ja) 表示装置
JP2007017926A (ja) 表示デバイス
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009282514A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010134458A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009010053A (ja) 表示装置およびスパッタリングターゲット
JP2010123754A (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees