KR20100118998A - 표시 장치, 그 제조 방법 및 스퍼터링 타깃 - Google Patents

표시 장치, 그 제조 방법 및 스퍼터링 타깃 Download PDF

Info

Publication number
KR20100118998A
KR20100118998A KR1020107021688A KR20107021688A KR20100118998A KR 20100118998 A KR20100118998 A KR 20100118998A KR 1020107021688 A KR1020107021688 A KR 1020107021688A KR 20107021688 A KR20107021688 A KR 20107021688A KR 20100118998 A KR20100118998 A KR 20100118998A
Authority
KR
South Korea
Prior art keywords
film
atomic
display device
alloy film
alloy
Prior art date
Application number
KR1020107021688A
Other languages
English (en)
Other versions
KR101124831B1 (ko
Inventor
히로시 고또오
아끼라 난부
쥰이찌 나까이
히로유끼 오꾸노
모또따까 오찌
아야 미끼
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008296005A external-priority patent/JP2010123754A/ja
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20100118998A publication Critical patent/KR20100118998A/ko
Application granted granted Critical
Publication of KR101124831B1 publication Critical patent/KR101124831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/10—Alloys based on aluminium with zinc as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12049—Nonmetal component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시 장치에 사용되는 박막 트랜지스터 기판의 배선 구조에 있어서, 알루미늄 합금 박막과 투명 화소 전극을 직접 콘택트시킬 수 있는 동시에, 저전기 저항률과 내열성을 양립시키고, 박막 트랜지스터의 제조 프로세스 중에 사용되는 아민계 박리액이나 알칼리성 현상액에 대한 부식성을 개선할 수 있는 알루미늄 합금막을 개발하여, 그것을 구비한 표시 장치의 제공을 한다. 본 발명은 산화물 도전막과 Al 합금막이 직접 접촉되어 있고, 상기 Al 합금막의 접촉 표면에 Al 합금 성분의 적어도 일부가 석출되어 존재하는 표시 장치이며, 상기 Al 합금막이, Ni, Ag, Zn 및 Co로 이루어지는 군으로부터 선택되는 원소(원소 X1)의 적어도 1종, 또한 상기 원소 X1과 금속간 화합물을 형성할 수 있는 원소(원소 X2)의 적어도 1종을 포함하고, 최대 직경 150㎚ 이하의 X1-X2 및 Al-X1-X2 중 적어도 한쪽으로 나타내어지는 금속간 화합물이 형성되어 있는 표시 장치에 관한 것이다.

Description

표시 장치, 그 제조 방법 및 스퍼터링 타깃 {DISPLAY DEVICE, PROCESS FOR PRODUCING THE DISPLAY DEVICE, AND SPUTTERING TARGET}
본 발명은 개량된 박막 트랜지스터 기판을 구비하여, 액정 디스플레이, 반도체 장치, 광학 부품 등에 사용되는 표시 장치에 관한 것으로, 특히 Al 합금 박막을 배선 재료로서 포함하는 신규의 표시 장치 및 스퍼터링 타깃에 관한 것이다.
액정 디스플레이(LCD : Liquid Crystal Display)는 중소형으로는 휴대 전화의 디스플레이나 모바일 단말, PC 모니터에 사용되고, 또한 최근에는 대형화가 진행되어 30인치를 넘는 대형 TV에도 사용되고 있다. 액정 디스플레이는 화소의 구동 방법에 따라서, 단순 매트릭스형과 액티브 매트릭스형으로 나뉘고, 어레이 기판이나 대향 기판과, 그들 사이에 주입된 액정층, 또한 컬러 필터나 편광판 등의 수지 필름, 백라이트 등으로 이루어진다. 상기한 어레이 기판은 반도체에서 배양된 미세 가공 기술을 구사하여 스위칭 소자(TFT : Thin Film Transistor)나 화소, 또한 이 화소에 전기 신호를 전달하기 위해 주사선과 신호선이 형성되어 있다. 또한, 스위칭 소자로서 박막 트랜지스터를 갖는 액티브 매트릭스형 액정 표시 장치는 고정밀도의 화질을 실현할 수 있으므로, 범용되고 있다.
도 1은 액티브 매트릭스형의 액정 표시 장치에 적용되는 대표적인 액정 패널의 구조를 도시하는 개략 단면 확대 설명도이다. 도 1에 도시한 액정 패널은 TFT 어레이 기판(1)과, 상기 TFT 기판에 대향하여 배치된 대향 기판(2) 및 이들 TFT 기판(1)과 대향 기판(2) 사이에 배치되어, 광변조층으로서 기능하는 액정층(3)을 구비하고 있다. TFT 어레이 기판(1)은 절연성의 글래스 기판(1a) 상에 배치된 박막 트랜지스터(TFT)(4)나 배선부(6)에 대향하는 위치에 배치된 차광막(9)으로 이루어진다.
또한, TFT 기판(1) 및 대향 기판(2)을 구성하는 절연성 기판의 외면측에는 편광판(10)이 배치되는 동시에, 대향 기판(2)에는 액정층(3)에 포함되는 액정 분자를 소정의 방향으로 배향시키기 위한 배향막(11)이 설치되어 있다.
이와 같은 구조의 액정 패널에서는, 대향 기판(2)과 산화물 도전막(5)(투명 도전막 또는 투명 화소 전극) 사이에 형성되는 전계에 의해, 액정층(3)에 있어서의 액정 분자의 배향 방향이 제어되고, TFT 어레이 기판(1)과 대향 기판(2) 사이의 액정층(3)을 통과하는 광이 변조되어, 이에 의해, 대향 기판(2)을 투과하는 광의 투과가 제어되어 화상이 표시된다.
또한, TFT 어레이는 TFT 어레이 외부로 인출된 TAB 테이프(12)에 의해, 드라이버 회로(13) 및 제어 회로(14)에 의해 구동된다. 또한, 도 1 중, 부호 15는 스페이서, 부호 16은 시일재, 부호 17은 보호막, 부호 18은 확산막, 부호 19는 프리즘 시트, 부호 20은 도광판, 부호 21은 반사판, 부호 22는 백라이트, 부호 23은 보유 지지 프레임, 부호 24는 프린트 기판을 각각 나타내고 있다.
도 2는 상기와 같은 표시 장치용 어레이 기판에 적용되는 박막 트랜지스터(TFT)의 구성을 예시하는 개략 단면 설명도이다. 도 2에 도시한 바와 같이, 글래스 기판(1a) 상에는 Al 합금 박막에 의해 주사선(25)이 형성되고, 상기 주사선(25)의 일부는 박막 트랜지스터의 온ㆍ오프를 제어하는 게이트 전극(26)으로서 기능한다. 또한, 게이트 절연막(27)을 통해 주사선(25)과 교차하도록, 알루미늄 박막에 의해 신호선이 형성되고, 상기 신호선의 일부는 TFT의 소스 전극(28)으로서 기능한다. 또한, 이 타입은 일반적으로 보톰 게이트형이라고 불린다.
게이트 절연막(27) 상의 화소 영역에는, 예를 들어 In2O3에 SnO를 함유시킨 ITO막에 의해 형성된 산화물 도전막(5)이 배치되어 있다. Al 합금막으로 형성된 박막 트랜지스터의 드레인 전극(29)은 산화물 도전막(5)에 직접 접촉하여 전기적으로 접속된다.
상기와 같은 구성의 TFT 기판(1a)에 주사선(25)을 통해 게이트 전극(26)에 게이트 전압을 공급하면, 박막 트랜지스터가 온 상태로 되어, 미리 신호선에 공급된 구동 전압이 소스 전극(28)으로부터 드레인 전극(29)을 통해 산화물 도전막(5)으로 공급되게 된다. 그리고, 산화물 도전막(5)에 소정 레벨의 구동 전압이 공급되면, 대향하는 공통 전극과의 사이에서 액정 소자에 구동 전압이 가해져 액정이 동작한다. 또한, 도 1에 도시한 구성에서는 소스-드레인 전극과 산화물 도전막(5)이 직접 접촉되어 있는 상태를 도시하였지만, 게이트 전극에 있어서도, 단자부에서 산화물 도전막(5)과 접촉하여 전기적으로 접속되는 구성을 채용하는 경우가 있다.
주사선이나 신호선에 사용되는 배선 재료에는 지금까지 일반적으로 순Al이나 Al 합금, 혹은 고융점 금속이 사용되어 왔다. 그 이유는, 배선 재료로서는 저전기 저항률, 내식성, 내열성 등이 요구되기 때문이다.
대형 액정 디스플레이에서는 배선 길이가 길어져, 그것에 수반하여 배선 저항과 배선 용량이 커지므로 응답 속도를 나타내는 시정수가 커져, 표시 품위가 저하되는 경향에 있다. 한편, 배선 폭을 굵게 하면 화소의 개구율이나 배선 용량이 증가하거나, 혹은 배선 막 두께를 두껍게 하면 재료 비용이 증가하여, 수율이 저하되는 등의 문제가 발생하고, 이들로부터, 배선 재료의 전기 저항률이 낮은 것이 바람직하다.
또한, 액정 디스플레이를 만드는 공정에서는 배선의 미세 가공이나 세정이 반복해서 행해지고, 또한 사용 시에는 장기간에 걸치는 표시 품위의 신뢰성이 요구되므로, 높은 내식성이 필요해진다.
또 다른 문제로서, 배선 재료는 액정 디스플레이의 제조 공정에서 열이력을 받으므로, 내열성이 요구된다. 어레이 기판의 구조는 박막의 적층 구조로 이루어져 있고, 배선을 형성한 후에는 CVD나 열처리에 의해 350℃ 전후의 열이 가해진다. 예를 들어, Al의 융점은 660℃이지만, 글래스 기판과 금속의 열팽창률이 다르므로, 열이력을 받으면, 금속 박막(배선 재료)과 글래스 기판 사이에 스트레스가 발생하여, 이것이 드라이빙 포스로 되어 금속 원소가 확산되어 힐록이나 보이드 등의 소성 변형이 발생한다. 힐록이나 보이드가 발생하면, 수율이 내려가므로, 배선 재료에는 350℃에서 소성 변형되지 않는 것이 요구된다.
또한, 상술한 바와 같이, TFT 기판에 있어서, 게이트 배선이나 소스-드레인 배선 등의 배선 재료에는 전기 저항이 작고, 미세 가공이 용이한 것 등의 이유에 의해, 순Al 또는 Al-Nd 등의 Al 합금(이하, 이들을 통합하여 Al계 합금이라고 하는 경우가 있음)이 범용되고 있다. Al계 합금 배선과 투명 화소 전극 사이에는, Mo, Cr, Ti, W 등의 고융점 금속으로 이루어지는 배리어 메탈층이 통상 설치되어 있다. 이와 같이, 배리어 메탈층을 통해 Al계 합금 배선을 접속하는 이유는, Al계 합금 배선을 투명 화소 전극과 직접 접속하면, 접속 저항(콘택트 저항)이 상승하여 화면의 표시 품위가 저하되기 때문이다. 즉, 투명 화소 전극에 직접 접속하는 배선을 구성하는 Al은 매우 산화되기 쉬워, 액정 디스플레이의 성막 과정에서 발생하는 산소나 성막 시에 첨가하는 산소 등에 의해, Al계 합금 배선과 투명 화소 전극의 계면에 Al 산화물의 절연층이 생성되기 때문이다. 또한, 투명 화소 전극을 구성하는 ITO 등의 투명 도전막은 도전성의 금속 산화물이지만, 상기와 같이 하여 생성된 Al 산화물층에 의해, 전기적인 오믹 접속을 행할 수 없다.
그러나, 배리어 메탈층을 형성하기 위해서는, 게이트 전극이나 소스 전극, 또한 드레인 전극의 형성에 필요한 성막용 스퍼터 장치에 추가하여, 배리어 메탈 형성용 성막 챔버를 여분으로 장비해야만 한다. 액정 디스플레이의 대량 생산에 수반하여 저비용화가 진행됨에 따라서, 배리어 메탈층의 형성에 수반하는 제조 비용의 상승이나 생산성의 저하는 경시할 수 없게 되어 있다.
따라서, 배리어 메탈층의 형성을 생략할 수 있고, Al계 합금 배선을 투명 화소 전극에 직접 접속하는 것이 가능한 전극 재료나 제조 방법이 제안되어 있다.
지금까지 우리들은 새로운 Al 합금 배선 재료와 배선막 형성 기술을 사용하여, Al 합금막을 화소 전극에 직접 접촉시키는 것을 가능하게 하고, 순Al 등으로 사용되는 적층 배선 구조를 단층화하여 배리어 메탈층을 생략하는 기술을 제안하고 있다(이하 다이렉트 콘택트라고 하는 경우가 있음)(특허 문헌1, 특허 문헌 2를 참조).
예를 들어, 본원의 출원인은 특허 문헌 1에 있어서, 순수한 Al이 아니라, Al-Ni계 합금으로 대표되는 다원계 Al 합금막을 배선에 사용함으로써, 배리어 메탈층을 생략하여, 상기 Al 합금막과 산화물 도전막(투명 화소 전극)을 직접 접촉시키는 기술을 개시하고 있다. 특허 문헌 1의 기술에서는, Al 합금막에 Ni 등을 함유시킴으로써, Al 합금막과 산화물 도전막 사이의 콘택트 저항을 저감시킬 수 있다.
그런데, 상기 특허 문헌 2는 다이렉트 콘택트의 달성뿐만 아니라, 그것을 비교적 낮은 프로세스 온도로 실시해도 Al 합금막 자체의 전기 저항률의 저하와 내열성을 겸비한 박막 트랜지스터 기판의 제공에 성공한 것이지만, 다양한 실시 형태 중에서는, 알칼리 현상액에 대한 내식성, 현상 후의 알칼리 세정에 대한 내식성 등도 더불어 개량할 수 있는 것인 것을 발견하고 있다. 특허 문헌 2에서는, Al 중에 첨가하는 원소로서, 그룹 α의 원소 및 그룹 X의 원소를 선정하여, Al-α-X로 이루어지는 Al 합금 조성인 것을 발명의 기초로 하고 있다. 그룹 α의 원소는 Ni, Ag, Zn, Cu, Ge로부터 선택되는 적어도 1종, 그룹 X의 원소는 Mg, Cr, Mn, Ru, Rh, Pd, Ir, La, Ce, Pr, Gd, Tb, Eu, Ho, Er, Tm, Yb, Lu, Dy로부터 선택되는 적어도 1종을 사용하는 것으로 하고 있지만, 본원 발명은 당해 특허 문헌 2의 발명을 더욱 발전시키는 것에 성공한 것으로 위치 부여할 수 있다.
또한, 특허 문헌 1은 합금 성분으로서, Au, Ag, Zn, Cu, Ni, Sr, Ge, Sm 및 Bi로 이루어지는 군으로부터 선택되는 적어도 일종을 0.1 내지 6원자％ 포함하는 Al 합금을 개시하고 있다. Al계 합금 배선에 상기 Al 합금으로 이루어지는 것을 사용하면, 이들 합금 성분의 적어도 일부가 당해 Al계 합금 배선과 투명 화소 전극의 계면에서 금속간 화합물 또는 농화층으로서 존재함으로써, 배리어 메탈층을 생략해도, 투명 화소 전극과의 접촉 저항을 저감시킬 수 있다.
그러나, 특허 문헌 1에 기재된 Ni 등을 포함하는 Al 합금의 내열 온도는 모두 대략 150 내지 200℃로, 표시 장치(특히, TFT 기판)의 제조 공정에 있어서의 최고 온도보다도 낮다.
또한 최근, 표시 장치의 제조 온도는 수율의 개선 및 생산성 향상의 관점으로부터 더욱 저온화되는 경향에 있다. 그러나, 제조 공정의 최고 온도(질화 실리콘막의 성막 온도)를 300℃로 내렸다고 해도, 특허 문헌 1에 기재된 Al 합금의 내열 온도를 초과한다.
한편, 제조 공정에서의 최고 온도(본 발명에 있어서 「열처리 온도」라고 부른다)가 저하되면, Al계 합금 배선의 전기 저항이 충분히 내려가지 않는다고 하는 폐해가 있다. 따라서, 본원 출원인은 특허 문헌 2에서 양호한 내열성을 나타내면서, 낮은 열처리 온도에서도 충분히 낮은 전기 저항을 나타내는 Al 합금을 개시하고 있다.
상기 Al 합금막을 박막 트랜지스터 기판에 사용하면, 배리어 메탈층의 생략이 가능해지는 동시에, 공정수를 늘리지 않고, Al 합금막과 도전성 산화막으로 이루어지는 투명 화소 전극을 직접 또한 확실하게 접촉할 수 있다고 되어 있다. 또한, Al 합금막에 대해, 예를 들어, 약 100℃ 이상 300℃ 이하의 낮은 열처리 온도를 적용한 경우라도, 전기 저항의 저감과 우수한 내열성을 달성할 수 있다고 되어 있다. 구체적으로는, 예를 들어 250℃로 30분 등의 저온의 열처리를 채용한 경우라도, 힐록 등의 결함이 발생하는 일 없이, 당해 Al 합금막의 전기 저항률로 7μΩㆍ㎝ 이하를 달성할 수 있다고 기재되어 있다.
특허 문헌 1 : 일본 특허 출원 공개 제2004-214606호 공보 특허 문헌 2 : 일본 특허 출원 공개 제2006-261636호 공보
Al 합금에 원소를 첨가함으로써, 순Al에서는 볼 수 없었던 다양한 기능이 부여되지만, 한편으로 첨가량이 많아지면, 배선 자체의 전기 저항률이 증가해 버린다. 예를 들어, 다이렉트 콘택트성은 본원 명세서에서 규정하는 X1군의 원소(Ni, Ag, Zn, Co)를 첨가함으로써 우수한 성능이 얻어지지만, 이들 합금 원소의 첨가에 의해 상기 전기 저항률이나 내식성이 악화된다고 하는, 바람직하지 않은 경향이 나타난다.
대형 TV 용도에서는 순Al의 적층 배선 구조가 사용되고 있지만, 배선 설계를 그대로 두고 순Al을 어떤 Al 합금으로 변경하는 경우를 생각하면, 이 Al 합금 배선(다이렉트 콘택트를 전제로 하여 단층으로 사용하는 것을 생각함)이, 배선 구조 전체의 전기 저항에 비해서도 동등 이상의 전기 저항률을 얻는 것이 바람직하다.
또한, 내열성에 대해서는 La, Nd, Gd, Dy 등을 첨가함으로써 개선되는 것을 별도 발견하고 있지만, X1군의 원소에 비하면, 그들 원소 자체는 Al 매트릭스 중에서의 석출 온도가 높기 때문에, 전기 저항률을 더욱 악화시켜 버린다고 하는 문제가 있다. 또한, 이때의 전기 저항률의 악화는 첨가량에 의존하므로, 이들 원소의 첨가량은 약간 적은 것이 바람직하다.
그런데, 어레이 기판의 제조 공정에서는 복수의 웨트 프로세스를 통과하게 되지만, Al보다도 불활성의 금속을 첨가하면, 갈바니 부식의 문제가 나타나, 내식성이 열화되어 버린다. 예를 들어, 포토리소그래피 공정에서는 TMAH(테트라메틸암모늄히드록시드)를 포함하는 알칼리성의 현상액을 사용하지만, 다이렉트 콘택트 구조의 경우, 배리어 메탈층을 생략하여 Al 합금이 노출되어 버리므로, 현상액에 의한 데미지를 받기 쉬워진다.
그 밖에도, 포토리소그래피의 공정에서 형성한 포토레지스트(수지)를 박리하는 세정 공정에서는, 아민류를 포함하는 유기 박리액을 사용하여 연속적으로 수세가 행해지고 있다. 그런데, 아민과 물이 혼합되면 알칼리성 용액으로 되므로, 단시간에 Al을 부식시켜 버린다고 하는 다른 문제가 발생한다. 그런데, Al 합금은 박리 세정 공정을 통과하기 이전에 CVD 공정을 거침으로써 열이력을 받고 있다. 이 열이력의 과정에서 Al 매트릭스 중에는 합금 성분이 금속간 화합물을 형성한다. 그런데, 이 금속간 화합물과 Al 사이에는 큰 전위차가 있으므로, 박리액인 아민이 물과 접촉한 순간에 상기 갈바니 부식에 의해 알칼리 부식이 진행되고, 전기 화학적으로 낮은 Al이 이온화되어 용출되어, 피트 형상의 공식(이하 흑점이라고 기재하는 경우가 있음)이 형성되어 버린다.
이 흑점은 외관 검사에서 결함으로서 인식되는 경우가 있어, 내식성의 관점으로부터 가능한 한 배제했으면 한다.
특허 문헌 1, 2의 기술에서는, 상기한 다이렉트 콘택트, 즉 Al 합금막과 투명 화소 전극의 직접 접속이 가능해진다. 한편 최근에는, 표시 장치를 제조할 때의 프로세스 온도에 대한 검토도 진행되어, 수율의 개선 및 생산성 향상의 관점으로부터 프로세스 온도가 저온화되는 경향에 있다. 프로세스 온도의 저온화가 진행되면 첨가 원소의 석출이 충분히 진행되기 어려워지고, 또한 그 결과, 금속간 화합물의 입자 성장이 충분하지 않아, 그로 인해 Al 합금 자체의 전기 저항률이나 콘택트 저항이 높아지는 등의 과제가 발생한다. 상기 금속간 화합물은 투명 화소 전극과의 전기적 접속에 좋은 영향을 초래하지만, 프로세스 온도의 저온화 하에서도 충분한 금속간 화합물을 형성할 수 있도록 하기 위한, 재료면에서의 개선이 요구된다.
본 발명은 이와 같은 사정에 착안하여 이루어진 것이며, 그 목적은 다이렉트 콘택트 재료에 있어서, 저온의 열처리(300℃ 이하)를 거친 후라도, 저전기 저항률과 투명 도전막의 낮은 콘택트 저항을 얻는 동시에, 첨가 원소와 금속간 화합물의 제어에 의해 Al 합금의 내식성과 내열성을 개선시킨 알루미늄 합금막을 구비한 표시 장치를 제공하는 것이다.
본 발명의 요지를 이하에 나타낸다.
(1) 산화물 도전막과 Al 합금막이 직접 접촉되어 있고, 상기 Al 합금막의 접촉 표면에 Al 합금 성분의 적어도 일부가 석출되어 존재하는 표시 장치이며,
상기 Al 합금막이, Ni, Ag, Zn 및 Co로 이루어지는 군으로부터 선택되는 원소 X1의 적어도 1종, 또한 상기 원소 X1과 금속간 화합물을 형성할 수 있는 원소 X2의 적어도 1종을 포함하고, 최대 직경 150㎚ 이하의 X1-X2 및 Al-X1-X2의 적어도 한쪽으로 나타내어지는 금속간 화합물이 형성되어 있는 표시 장치.
또한, 후술하는 원소 X3을 배합하는 경우도 있고, 이 경우의 X1-X2나 Al-X1-X2는 X1-X2-X3이나 Al-X1-X2-X3을 포함하는 경우가 있는 것을 의미한다.
또한, 원소 X2로서는, 후술하는 바와 같이, Cu, Ge, Si, Mg, In, Sn, B 등을 들 수 있고, 예를 들어 원소 X1로서 Ni를 선택하고, 원소 X2로서 Cu를 선택하는 경우에는, Al 매트릭스 중에 Al-Ni-Cu 금속간 화합물이 형성되고, 원소 X2로서 Ge를 선택하는 경우에는, Al 매트릭스 중에 Al-Ni-Ge 금속간 화합물이 형성된다.
또한, 상기한 바와 같이 프로세스 공정 중에 있어서의 내열성의 향상이 더 의도될 때에는, La, Nd, Gd, Dy 등으로부터 선택되는 1종 이상을 배합하는 것도 본 발명에서의 실시에 상당한다.
(2) 최대 직경이 150㎚ 이상인 X1-X2 및 Al-X1-X2의 적어도 한쪽으로 나타내어지는 금속간 화합물의 밀도가 1개/100㎛2 미만인 (1)에 기재된 표시 장치.
(3) 상기 원소 X2는 300℃ 이하의 열처리에서 그 적어도 일부가 Al 매트릭스 중에 석출되는 (1)에 기재된 표시 장치.
(4) 상기 원소 X2는 150℃ 이상 230℃ 이하의 열처리에서 그 적어도 일부가 Al 매트릭스 중에 석출되는 (3)에 기재된 표시 장치.
(5) 상기 원소 X2는 200℃ 이하의 열처리에서 그 적어도 일부가 Al 매트릭스 중에 석출되는 (4)에 기재된 표시 장치.
(6) 상기 Al 합금막에 있어서의 X1-X2와 Al-X1-X2의 금속간 화합물의 합계의 면적이, 모든 금속간 화합물의 합계의 면적의 50％ 이상인 (1)에 기재된 표시 장치.
(7) 상기 Al 합금막에 있어서의 상기 원소 X1이 Ni이고, 상기 원소 X2가 Ge 및 Cu 중 적어도 하나이며, 300℃ 이하의 열처리로 Al-Ni-Ge 및 Al-Ni-Cu 중 적어도 하나의 금속간 화합물이 형성되는 (1) 내지 (6) 중 어느 하나에 기재된 표시 장치.
(8) 상기 Al 합금막의 접촉 표면의 산술 평균 거칠기(Ra)가 2.2㎚ 이상 20㎚ 이하인 (1)에 기재된 표시 장치.
또한, 본 발명에 있어서의 산술 평균 거칠기(Ra)는 JIS B0601 : 2001(2001 개정의 JIS 규격)에 기초하는 것이다.
(9) 상기 Al 합금막이, 상기 원소 X1을 합계로 0.05 내지 2원자％ 함유하는 (8)에 기재된 표시 장치.
(10) 상기 원소 X2가 Cu 및 Ge 중 적어도 하나이고, 상기 Al 합금막이 Cu 및 Ge 중 적어도 하나를 합계로 0.1 내지 2원자％ 함유하는 (9)에 기재된 표시 장치.
(11) 상기 Al 합금막이, 희토류 원소의 적어도 1종을 합계로 0.05 내지 0.5원자％ 더 함유하는 (9) 또는 (10)에 기재된 표시 장치.
(12) 상기 희토류 원소가, La, Nd 및 Gd로 이루어지는 군으로부터 선택되는 원소의 적어도 1종인 (11)에 기재된 표시 장치.
(13) (8)에 기재된 표시 장치의 제조 방법이며,
상기 Al 합금막을, 상기 산화물 도전막과 직접 접촉시키기 전에, 알칼리 용액과 접촉시켜, Al 합금막의 표면의 산술 평균 거칠기(Ra)를 2.2㎚ 이상 20㎚ 이하로 조정하는 표시 장치의 제조 방법.
(14) 상기 알칼리 용액이, 암모니아 또는 알카놀 아민류를 포함하는 수용액인 (13)에 기재된 제조 방법.
(15) 상기 산술 평균 거칠기(Ra)의 조정이, 레지스트막의 박리 공정에서 행해지는 (13)에 기재된 제조 방법.
(16) 상기 Al 합금막이, 상기 원소 X1로서 Ni를 0.05 내지 0.5원자％, 상기 원소 X2로서 Ge를 0.4 내지 1.5원자％ 함유하고, 또한 희토류 원소군으로부터 선택되는 적어도 1종의 원소를 합계로 0.05 내지 0.3원자％ 함유하는 동시에, Ni 및 Ge의 합계량이 1.7원자％ 이하인 (1)에 기재된 표시 장치.
(17) 상기 희토류 원소군이, Nd, Gd, La, Y, Ce, Pr, Dy로 이루어지는 (16)에 기재된 표시 장치.
(18) 상기 X1 원소로서 Co를 0.05 내지 0.4원자％ 더 포함하고, 또한 Ni, Ge 및 Co의 합계량이 1.7원자％ 이하인 (16)에 기재된 표시 장치.
또한, 본 발명은 상기 Al 합금막이, 박막 트랜지스터에 사용되고 있는 것을 특징으로 하는 표시 장치도 포함하는 것이다.
(19) Ni를 0.05 내지 0.5원자％, Ge를 0.4 내지 1.5원자％ 및 희토류 원소군으로부터 선택되는 적어도 1종의 원소를 합계로 0.05 내지 0.3원자％ 함유하는 동시에, Ni 및 Ge의 합계량이 1.7원자％ 이하이고, 잔량부가 Al 및 불가피 불순물인 스퍼터링 타깃.
(20) 상기 희토류 원소군이, Nd, Gd, La, Y, Ce, Pr, Dy로 이루어지는 (19)에 기재된 스퍼터링 타깃.
(21) Co를 0.05 내지 0.4원자％ 더 포함하고, 또한 Ni, Ge 및 Co의 합계량이 1.7원자％ 이하인 (19) 또는 (20)에 기재된 스퍼터링 타깃.
본 발명에 따르면, 다이렉트 콘택트 재료에 있어서, 저온의 열처리(300℃ 이하)를 거친 후라도, 저전기 저항률과 투명 도전막의 낮은 콘택트 저항을 얻는 동시에, 첨가 원소와 금속간 화합물의 제어에 의해 Al 합금의 내식성과 내열성을 개선시킨 알루미늄 합금막을 구비한 표시 장치를 제공할 수 있다.
또한, Al 합금막에 원소 X2를 함유시킴으로써, 금속간 화합물(석출물)이 미세화되고, 내식성이 향상되어, 크레이터 부식을 방지할 수 있다. 또한, Al 합금막 표면의 산술 평균 거칠기(Ra)를 적정 범위로 제어함으로써, 콘택트 저항을 저감시킬 수 있다.
또한, 배리어 메탈층을 개재시키지 않고, Al 합금막을 투명 화소 전극(투명 도전막, 산화물 도전막)과 직접 접속할 수 있고, 또한 비교적 낮은 열처리 온도(예를 들어, 250 내지 300℃)를 적용한 경우라도 충분히 낮은 전기 저항을 나타내는 동시에, 내식성(알칼리 현상액 내성, 박리액 내성)이 우수하고, 또한 내열성도 우수한 표시 장치용 Al 합금막을 제공할 수 있다. 또한, 상기한 열처리 온도라 함은, 표시 장치의 제조 공정(예를 들어, TFT 기판의 제조 공정)에서 가장 고온으로 되는 처리 온도를 나타내고, 일반적인 표시 장치의 제조 공정에 있어서는, 각종 박막 형성을 위한 CVD 성막 시의 기판의 가열 온도나, 보호막을 열경화시킬 때의 열처리노의 온도 등을 의미한다.
또한, 본 발명의 Al 합금막을 표시 장치에 적용하면, 상기 배리어 메탈층을 생략할 수 있다. 따라서, 본 발명의 Al 합금막을 사용하면, 생산성이 우수하고, 저렴하고 또한 고성능인 표시 장치가 얻어진다.
도 1은 액티브 매트릭스형의 액정 표시 장치에 적용되는 대표적인 액정 패널의 구조를 도시하는 개략 단면 확대 설명도이다.
도 2는 표시 장치용 어레이 기판에 적용되는 박막 트랜지스터(TFT)의 구성을 예시하는 개략 단면 설명도이다.
도 3은 Al-0.2Ni-0.35La의 TEM 관찰상을 도시한다.
도 4는 Al-1Ni-0.5Cu-0.3La의 TEM 관찰상을 도시한다.
도 5는 Al-0.5Ni-0.5Ge-0.3La의 TEM 관찰상을 도시한다.
도 6은 아몰퍼스 실리콘 TFT 기판이 적용되는 대표적인 액정 디스플레이의 구성을 도시하는 개략 단면 확대 설명도이다.
도 7은 본 발명의 제1 실시 형태에 관한 TFT 기판의 구성을 도시하는 개략 단면 설명도이다.
도 8은 도 7에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 9는 도 7에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 10은 도 7에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 11은 도 7에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 12는 도 7에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 13은 도 7에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 14는 도 7에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 15는 도 7에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 16은 본 발명의 제2 실시 형태에 관한 TFT 기판의 구성을 도시하는 개략 단면 설명도이다.
도 17은 도 16에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 18은 도 16에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 19는 도 16에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 20은 도 16에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 21은 도 16에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 22는 도 16에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 23은 도 16에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 24는 흑점으로 인식된 사이즈와 그때의 금속간 화합물 사이즈를 나타내는 도면이다.
도 25는 Al 합금막과 투명 화소 전극의 다이렉트 접촉 저항의 측정에 사용한 켈빈 패턴(TEG 패턴)을 도시하는 도면이다.
본 발명에서는 재료 설계의 관점으로부터 상기 과제를 극복하는 기술의 완성에 이르렀다.
우선, 금속간 화합물의 형성을 촉진시키는 기술적 수단으로서, 저온의 열처리를 거친 후라도, 저전기 저항률과 투명 도전막의 낮은 콘택트 저항을 발현할 수 있는 원소로서, 우선 첫째로, 상기 X1군의 원소에 상도했다. 다이렉트 콘택트 기술에 관하여 본 발명자들이 계속해 온 검토에 따르면, Al 합금막에 원소 X1(Ni, Ag, Zn 및 Co)을 함유시킴으로써, 이 원소 X1을 포함하는 금속간 화합물을, Al 합금막과 산화물 도전막의 계면(즉, Al 합금막의 접촉 표면)에 석출시킴으로써 콘택트 저항을 저감시킬 수 있다.
두번째로서는, Al 매트릭스 중에서, 그 X1 원소보다도 저온에서(승온 프로세스라고 하는 관점으로부터 보면 승온의 초기 단계로부터 빠르게) 석출되는 원소를 첨가하여, 시간적으로 먼저 석출되어 있는 원소 X2군을 원소 X1군의 석출핵으로서 기능시킨다고 하는 사상 하에서, X2군의 원소를 검토하였다. 그 결과 X2군의 원소로서, Cu, Ge, Si, Mg, In, Sn, B 등에 상도하고, X2군의 원소를 Al 합금막에 함유시킴으로써, 석출물(원소 X1과 X2를 포함하는 금속간 화합물)을 미세화할 수 있어, 크레이터 부식을 효과적으로 방지할 수 있는 것을 발견하였다.
또한, 석출물(금속간 화합물)이 미세화되는 메커니즘으로서, 우선 원소 X2가 저온에서 미세한 핵으로서 석출되고, 그 주위에 원소 X1이 석출되고, 미세한 금속간 화합물(X1-X2 또는 Al-X1-X2)이 형성되는 것이라고 추정된다. 그리고, 부식의 기점이 되는 금속간 화합물이 미세화되어, 작게 분산됨으로써, 내식성이 향상되는 것이라고 추정된다. 또한, 본 발명은 이들의 추정 메커니즘으로 한정되지 않는다.
또한, 프로세스 공정에서 필요한 힐록 방지 등의 내열성을 구비시키기 위해, La, Nd, Gd, Dy(본 명세서에서는 X3군의 원소 또는 단순히 X3 원소라고 기재하는 경우가 있음)를 소량 첨가하는 것을 상정하여, 실험을 행하였다.
원소 X1은 Ni, Ag, Zn 및 Co로 이루어지는 군으로부터 선택되는 적어도 1종이고, 바람직하게는 Ni이다. 콘택트 저항의 저감 효과를 충분히 발휘시키기 위해, 원소 X1의 합계량은, 바람직하게는 0.05원자％ 이상, 보다 바람직하게는 0.08원자％ 이상, 보다 바람직하게는 0.1원자％ 이상, 보다 바람직하게는 0.2원자％ 이상이다. 그러나, 원소 X1의 합계량이 과잉으로 되면, 석출물(금속간 화합물)이 조대화된다(후기하는 실시예를 참조). 따라서, 원소 X1의 합계량은, 바람직하게는 2원자％ 이하, 보다 바람직하게는 1.5원자％ 이하이다.
X2군으로서 선택한 원소는, X1을 포함하는 금속간 화합물을 형성할 수 있는 원소이면, 특별히 한정되지 않지만, 승온 프로세스에 있어서 300℃ 이하, 바람직하게는 270℃ 이하, 더욱 바람직하게는 250℃ 이하, 더욱 바람직하게는 230℃ 이하, 더욱 바람직하게는 200℃ 이하의 저온에서 석출을 개시하는 원소가 바람직하다. 원소 X2는, 바람직하게는 Cu, Ge, Si, Mg, In, Sn 및 B로 이루어지는 군으로부터 선택되는 적어도 1종이고, 보다 바람직하게는 Cu 및/또는 Ge이다. 석출물(금속간 화합물)의 미세화 효과를 충분히 발휘시키기 위해, 원소 X2의 합계량은, 바람직하게는 0.1원자％ 이상, 보다 바람직하게는 0.2원자％ 이상, 더욱 바람직하게는 0.5원자％ 이상이다. 그러나, 원소 X2의 합계량이 과잉으로 되면, 상기한 금속간 화합물이 조대화된다. 따라서, 원소 X1의 합계량은, 바람직하게는 2원자％ 이하, 보다 바람직하게는 1.5원자％ 이하이다. X2군의 원소로서 Cu를 선택한 경우에는, 예를 들어 150 내지 230℃의 온도에서 입계에 10 내지 30㎚ 직경의 Al-Cu나 Al-Cu-X3의 미세한 금속간 화합물을 형성한다. 또한, Ge를 선택한 경우에도 마찬가지로, 예를 들어 150 내지 230℃의 온도에서 Ge-X3의 미세한 금속간 화합물을 형성한다. 또한, 승온하여 200℃ 부근으로부터는 X1군의 원소의 석출도 시작되지만, 이때에는 X2군의 원소를 포함하는 금속간 화합물을 핵으로 하여 석출이 진행된다.
X2군의 원소를 포함하지 않는 경우에는(X3군의 원소를 포함하고 있어도 좋음), 예를 들어 Al-Ni-La에서는 Al3Ni와 Al4La(혹은 Al3La) 등의 금속간 화합물을 형성하지만, Al3Ni의 금속간 화합물은 150 내지 300㎚ 직경의 것이 포함된다(도 3 : TEM 관찰상). 그런데, X2군의 원소(예를 들어, Cu)를 첨가해 두면, X2군의 원소는 Al의 재결정이 진행되기 전에 Al의 입계에 미세하게 분산되어 고밀도로 금속간 화합물을 형성한다. 이 금속간 화합물을 핵으로 함으로써, 예를 들어 20 내지 100㎚ 직경 정도의 Al-Ni-Cu나 Al-Ni-Cu-La의 미세한 금속간 화합물이 막 중에 균일하게 분산되어 형성된다(도 4 : TEM 관찰상). X2 원소군을 첨가했을 때에는, 이들은 저온에서의 석출이 빠르게 진행되어 Al 매트릭스 중에 수없이 미세 분산되므로, 이 미세 분산된 핵이, Ni 등의 X1 원소를 각각에 모아 금속간 화합물로서의 성장이 진행되므로, 개개의 금속간 화합물로서는 작은 것으로 되는(수로서는 많아지는) 결과를 초래하는 것이다.
이에 의해, 금속간 화합물이 저온에서 균일하게 고밀도로 분산되어 형성되므로, 콘택트 저항이 안정된다. 따라서, X1의 첨가량이 낮은 경우라도, 비교적 다이렉트 콘택트성이 안정되므로, 저저항화도 실현할 수 있다.
마찬가지로 X2 원소가 Ge인 경우에도 Al-Ni-Ge나 Al-Ni-Ge-La의 미세한 금속간 화합물을 빠르게 분산하여 발생시키므로(도 5 : TEM 관찰상), 다이렉트 콘택트성의 안정화에 효과가 있다. 또한, X1 원소가 Co, X2 원소가 Ge의 조합으로 본 발명을 실시하면, Al-Co-Ge나 Al-Co-Ge-La의 금속간 화합물이 형성된다. X1 원소로서 Ag이나 Zn을 선택한 경우에도 동일한 현상이 인정된다.
석출물(X1-X2 또는 Al-X1-X2로 나타내어지는 금속간 화합물)은 Al 합금막의 내식성을 향상시키기 위해, 최대 직경 150㎚ 이하, 바람직하게는 140㎚ 이하, 보다 바람직하게는 130㎚ 이하의 것이 형성되어 있다. 또한, 최대 직경이 150㎚ 이상인 금속간 화합물의 밀도가 1개/100㎛2 미만인 것이 바람직하다. 이와 같은 금속간 화합물은 적정량의 원소 X1 및 X2를 함유하는 Al 합금막을 스퍼터링 등으로 성막한 후, 300℃ 정도의 온도로 30분 정도 열처리함으로써 형성할 수 있다. 상기 금속간 화합물의 최대 직경은 투과형 전자 현미경(TEM, 배율 15만배)을 사용하여 측정한다. 또한, 단면 TEM 또는 반사 SEM으로 금속간 화합물 형태를 관찰하고, 금속간 화합물 직경의 장축 길이와 단축 길이의 평균치를 금속간 화합물의 최대 직경으로 한다. 후기하는 실시예에서는, 1200㎛ × 1600㎛의 측정 시야를 합계 3개소 측정하여, 각 측정 시야에 있어서의 금속간 화합물 최대 직경의 최대치가 150㎚ 이하를 만족시키는 것을 「합격」으로 하였다.
Al 합금막에 있어서의 X1-X2 및 Al-X1-X2로 나타내어지는 금속간 화합물의 합계의 면적은 모든 금속간 화합물의 합계의 면적의 50％ 이상인 것이 바람직하다.
내열성을 향상시켜, 열처리 등에서의 힐록 형성을 방지하기 위해, Al 합금막은 희토류 원소(바람직하게는 La, Nd 및 Gd로 이루어지는 군으로부터 선택되는 적어도 1종)를 함유하고 있어도 좋다. 내열성 향상 효과를 충분히 발휘시키기 위해, 희토류 원소의 합계량은, 바람직하게는 0.05원자％ 이상, 보다 바람직하게는 0.1원자％ 이상, 더욱 바람직하게는 0.2원자％ 이상이다. 그러나, 희토류 원소의 합계량이 과잉으로 되면, Al 합금막 자체의 저항이 증대된다. 따라서, 희토류 원소의 합계량은, 바람직하게는 0.5원자％ 이하, 보다 바람직하게는 0.4원자％ 이하이다.
또한 본 발명자들의 검토의 결과, Al 합금막을, 산화물 도전막과 직접 접촉시키기 전에, 알칼리 용액과 접촉시켜, 그 표면의 산술 평균 거칠기(Ra)를 2.2㎚ 이상(바람직하게는 3㎚ 이상, 보다 바람직하게는 5㎚ 이상), 20㎚ 이하(바람직하게는 18㎚ 이하, 보다 바람직하게는 15㎚ 이하)로 조정함으로써, 콘택트 저항을 저감시킬 수 있는 것을 발견하였다. 본 발명에 있어서의 산술 평균 거칠기(Ra)는 JIS B0601 : 2001(2001 개정의 JIS 규격)에 기초하는 것으로, Ra 평가를 위한 기준 길이는 0.08㎜이고, 평가 길이는 0.4㎜이다.
Al 합금막을 미리 알칼리 용액으로 처리하면, (1) 표면에 존재하는 산화물이 제거되는 것 및 (2) Al 합금 성분의 적어도 일부가 표면에 노출되어, 산화물 도전막과의 접촉 면적이 증대되므로, 콘택트 저항을 저감시킬 수 있다고 생각된다.
하기 제2-1 실시예에 나타낸 바와 같이, Al 합금막 표면의 Ra가 지나치게 작아도, 지나치게 커도, 콘택트 저항이 충분히 저감되지 않는다. 우선, Ra가 지나치게 작으면 콘택트 저항이 높아지는 것은, Al 합금막 표면에 존재하는 금속간 화합물 표면의 산화 피막의 용해가 불충분하기 때문이라고 생각된다. 한편, Ra가 지나치게 커도, Al 합금막 자체가 지나치게 부식되어, Al 합금막과 산화물 도전막의 접촉이 정상 범위로부터 일탈하므로, 콘택트 저항이 증대된다고 생각된다.
바람직하게는 표시 장치의 게이트 전극, 소스 전극 및 드레인 전극의 어느 하나, 보다 바람직하게는 이들 전극 모두가, 상술한 Al 합금막으로 형성되어 있는 것이 본 발명의 바람직한 실시 형태이다.
상술한 바와 같이 본 발명의 표시 장치는, Ra가 적정 범위로 조정되어 있는 것을 특징의 하나로 하고, 본 발명의 표시 장치의 제조 방법은 Al 합금막을 알칼리 용액과 접촉시켜 Ra를 적정 범위로 조정하는 것을 특징으로 한다. Ra를 적정 범위로 제어하기 위해서는, 예를 들어 이하에 설명하는 바와 같이, 알칼리 수용액에, 수십초 내지 수분 정도 Al 합금막을 침지하면 된다.
구체적으로는, 사용하는 Al 합금막의 조성이나 알칼리 수용액의 pH 등에 따라서 침지 시간을 적절하게 조정하면 된다. 사용하는 Al 합금막의 조성에 따라서 금속간 화합물 사이즈나 밀도가 다르기 때문이다. 예를 들어, 원소 X1(대표적으로는 Ni 등)의 함유량이 대략, 1원자％ 부근을 경계로 하여 알칼리 용액의 pH를 변화시키는 것이 바람직하고, X1 ＜ 약 1원자％인 경우에는 pH9.5 이상의 알칼리 용액과 접촉시키고, X1 ≥ 약 1원자％인 경우에는 pH8.0 이상의 알칼리 용액과 접촉시키는 것이 바람직하다. 또한, 후기하는 실시예에서 나타내는 바와 같이, 40초 정도의 침지 시간으로 소정의 Ra로 제어할 수도 있다. 본 발명의 제조 방법에서는, 알칼리 용액은 암모니아 또는 알카놀 아민류(특히, 에탄올 아민류)를 포함하는 수용액인 것이 바람직하다.
본 발명의 제조 방법에서는, 배선 패터닝 시의 레지스트막의 박리 공정에서, Ra를 적정 범위로 조정해도 좋다. 즉, 표시 장치의 패터닝 시에는, 레지스트막의 박리 공정(박리액에 의한 레지스트막의 제거 및 그 후의 수세 공정)에서, Al 합금막은 알칼리 용액과 접촉하므로, 이 공정에서 레지스트 박리와 함께 Ra의 조정을 행해도 좋다.
또한, 본 발명자들은 열처리 온도가 낮은 경우라도 전기 저항을 충분히 작게 할 수 있는 동시에, 배리어 메탈층을 생략하여 투명 화소 전극과 직접 접속시킨 경우에도 콘택트 저항을 충분히 저감시킬 수 있고, 또한 표시 장치의 제조 과정에서 사용되는 약액(알칼리 현상액, 박리액)에 대한 내성(내식성)과, 내열성도 우수한 Al 합금막을 실현하기 위해 예의 연구를 행하였다. 그 결과, 비교적 소량의 Ni와, Ge 및 희토류 원소를 필수 원소로서 함유하는 Al 합금막으로 하는 것이 바람직하다고 하는 착상을 기초로 그 구체적 방법을 발견하였다. 이하, 본 발명에서 상기 원소를 선정한 이유와 그 함유량을 규정한 이유에 대해 상세하게 서술한다.
본 발명의 Al 합금막은 Ni를 0.05 내지 0.5원자％(at％) 포함하는 것이 바람직하다. 이와 같이 비교적 소량의 Ni를 함유시킴으로써, 콘택트 저항을 낮게 억제할 수 있다.
그 기구에 대해서는 이하와 같이 생각된다. 즉, Al 합금막 중에 합금 성분으로서 Ni를 함유시키면, 낮은 열처리 온도에서도, Al 합금막과 투명 화소 전극의 계면에 도전성의 Ni 함유 금속간 화합물 또는 Ni 함유 농화층이 형성되기 쉬워, 상기 계면에 Al 산화물로 이루어지는 절연층이 생성되는 것을 방지할 수 있고, Al 합금막과 투명 화소 전극(예를 들어, ITO) 사이에서, 상기 Ni 함유 금속간 화합물 또는 Ni 함유 농화층을 통해 대부분의 콘택트 전류가 흘러, 콘택트 저항을 낮게 억제할 수 있는 것이라고 생각된다.
또한, Ni는 비교적 낮은 열처리 온도를 적용한 경우에, 전기 저항을 충분히 저감시키는 데에도 유효하다.
Ni에 의한 이들의 작용 효과를 충분히 발휘시키기 위해서는, Ni량을 0.05원자％ 이상으로 하는 것이 바람직하다. 바람직하게는 0.08원자％ 이상이고, 보다 바람직하게는 0.1원자％ 이상, 더욱 바람직하게는 0.2원자％ 이상이다. 그러나, Ni량이 과잉으로 되면, 내식성이 저하되는 경향이 있다. Ni를 비교적 소량으로 함으로써 우수한 내식성도 겸비시키는 것이 가능하고, 이와 같은 관점으로부터, 본 발명에서는 Ni량의 상한을 0.5원자％로 하는 것이 바람직하고, 보다 바람직하게는 0.4원자％ 이하이다.
또한, Ge를 Ni와 함께 함유시키면, 콘택트 저항을 충분히 저감시키는 것도 가능하다. 그 기구로서는, 열처리가 저온으로 행해진 경우라도 Ge와 Ni를 포함하는 금속간 화합물이 형성되고, 이 금속간 화합물을 통해, Al 합금막과 투명 화소 전극(예를 들어, ITO) 사이에 콘택트 전류가 흘러, 콘택트 저항을 저감시킬 수 있는 것이 생각된다.
또한 내식성으로서, 감광성 수지의 박리에 사용하는 박리액에 대한 내성을 보다 높이는 관점으로부터도, Ge를 함유시키는 것이 유효하다.
Ge에 의한 이들의 작용 효과를 충분히 발휘시키기 위해서는, Ge량을 0.4원자％ 이상으로 하는 것이 바람직하다. 바람직하게는 0.5원자％ 이상이다. 그러나, Ge량이 과잉으로 되면, 비교적 낮은 열처리 온도를 적용한 경우에, 전기 저항을 충분히 작게 할 수 없고, 또한 콘택트 저항의 저감을 도모할 수도 없는 경향이 있다. 또한, 내식성도 오히려 저하되는 경향이 있다. 따라서, Ge량은 1.5원자％ 이하로 하는 것이 바람직하고, 보다 바람직하게는 1.2원자％ 이하이다.
본 발명에서는, 특히 비교적 낮은 열처리 온도를 적용한 경우라도 전기 저항을 충분히 작게 하는 관점으로부터, Ni 및 Ge의 합계량을 1.7원자％ 이하로 억제하는 것이 바람직하다. 바람직하게는 1.5원자％ 이하이고, 보다 바람직하게는 1.0원자％ 이하이다.
본 발명에서는 내열성 및 내식성을 높이기 위해, 희토류 원소군(바람직하게는 Nd, Gd, La, Y, Ce, Pr, Dy)으로부터 선택되는 적어도 1종의 원소도 함유시키는 것이 바람직하다.
Al 합금막이 형성된 기판은, 그 후, CVD법 등에 의해 질화 실리콘막(보호막)이 형성되지만, 이때, Al 합금막에 실시되는 고온의 열에 의해 기판과의 사이에 열팽창의 차가 발생하여, 힐록(혹 형상의 돌기물)이 형성된다고 추찰되고 있다. 그러나, 상기 희토류 원소를 함유시킴으로써, 힐록의 형성을 억제할 수 있다. 또한, 희토류 원소를 함유시킴으로써, 내식성을 향상시킬 수도 있다.
상기와 같이, 내열성을 확보하는 동시에 내식성을 높이기 위해서는, 희토류 원소군(바람직하게는 Nd, Gd, La, Y, Ce, Pr, Dy)으로부터 선택되는 적어도 1종의 원소를 합계로 0.05원자％ 이상 함유시키는 것이 바람직하고, 보다 바람직하게는 0.1원자％ 이상이다. 그러나, 희토류 원소량이 과잉으로 되면, 열처리 후의 Al 합금막 자체의 전기 저항이 증대되는 경향이 있다. 따라서, 희토류 원소의 총량을, 0.3원자％ 이하(바람직하게는 0.2원자％ 이하)로 하는 것이 바람직하다.
또한, 여기서 말하는 희토류 원소라 함은, 란타노이드 원소(주기표에 있어서, 원자 번호 57의 La로부터 원자 번호 71의 Lu까지의 합계 15원소)에, Sc(스칸듐)과 Y(이트륨)을 추가한 원소군을 의미한다.
상기 Al 합금막은, 바람직하게는 상기 규정량의 Ni, Ge 및 희토류 원소를 포함하고, 잔량부가 Al 및 불가피 불순물이지만, 콘택트 저항을 더욱 저감시키기 위해, Co를 함유시킬 수 있다.
Co 첨가에 의해 콘택트 저항이 저감되는 기구에 대해서는 이하와 같이 생각된다. 즉, Al 합금막 중에 합금 성분으로서 Co를 함유시키면, 낮은 열처리 온도에서도, Al 합금막과 투명 화소 전극의 계면에 도전성의 Co 함유 금속간 화합물 또는 Co 함유 농화층이 형성되기 쉬워, 상기 계면에 Al 산화물로 이루어지는 절연층이 생성되는 것을 방지할 수 있고, Al 합금막과 투명 화소 전극(예를 들어, ITO) 사이에서, 상기 Co 함유 금속간 화합물 또는 Co 함유 농화층을 통해 대부분의 콘택트 전류가 흘러, 콘택트 저항을 낮게 억제할 수 있는 것으로 생각된다.
상기 Co에 의한 저콘택트 저항 및 내식성 향상을 실현시키기 위해서는, Co량을 0.05원자％ 이상으로 하는 것이 바람직하다. 보다 바람직하게는 0.1원자％ 이상이다. 그러나, Co가 과잉으로 되면, 오히려 콘택트 저항이 높아지는 동시에, 내식성이 저하되는 경향이 있다. 따라서, Co량은 0.4원자％ 이하로 하는 것이 바람직하다.
또한, Co를 함유시키는 경우에도, 특히 비교적 낮은 열처리 온도를 적용한 경우라도 전기 저항을 충분히 작게 하는 관점으로부터, Ni, Ge 및 Co의 합계량을 1.7원자％ 이하로 억제하는 것이 좋다. 보다 바람직하게는 1.5원자％ 이하이고, 더욱 바람직하게는 1.0원자％ 이하이다.
상기 Al 합금막은 스퍼터링법으로 스퍼터링 타깃(이하, 「타깃」이라고 하는 경우가 있음)을 사용하여 형성하는 것이 바람직하다. 이온 플레이팅법이나 전자 빔 증착법, 진공 증착법으로 형성된 박막보다도, 성분이나 막 두께의 막 면내 균일성이 우수한 박막을 용이하게 형성할 수 있기 때문이다.
또한, 상기 스퍼터링법으로 상기 Al 합금막을 형성하기 위해서는, 상기 타깃으로서, Ni를 0.05(바람직하게는 0.08) 내지 0.5원자％, Ge를 0.4 내지 1.5원자％ 및 희토류 원소군(바람직하게는 Nd, Gd, La, Y, Ce, Pr, Dy)으로부터 선택되는 적어도 1종의 원소를 합계로 0.05 내지 0.3원자％ 함유하는 동시에, Ni 및 Ge의 합계량이 1.7원자％ 이하이고, 잔량부가 Al 및 불가피 불순물이며, 원하는 Al 합금막과 동일한 조성의 Al 합금 스퍼터링 타깃을 사용하면, 조성이 어긋나는 일 없이, 원하는 성분ㆍ조성의 Al 합금막을 형성할 수 있으므로 좋다.
상기 스퍼터링 타깃으로서는, 성막되는 Al 합금막의 성분 조성에 따라서, Co를 0.05 내지 0.4원자％ 더 포함하는 것(단, Ni, Ge 및 Co의 합계량은 1.7원자％ 이하)을 사용해도 좋다.
상기 타깃의 형상은 스퍼터링 장치의 형상이나 구조에 따라서 임의의 형상(각형 플레이트 형상, 원형 플레이트 형상, 도넛 플레이트 형상 등)으로 가공한 것이 포함된다.
상기 타깃의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법으로, Al기 합금으로 이루어지는 잉곳을 제조하여 얻는 방법이나, Al기 합금으로 이루어지는 프리폼(최종적인 치밀체를 얻기 전의 중간체)을 제조한 후, 상기 프리폼을 치밀화 수단에 의해 치밀화하여 얻어지는 방법을 들 수 있다.
본 발명은, 상기 Al 합금막이 박막 트랜지스터에 사용되어 있는 것을 특징으로 하는 표시 장치도 포함하는 것으로, 그 형태로서, 상기 Al 합금막이, 박막 트랜지스터의
ㆍ 소스 전극 및/또는 드레인 전극 및 신호선에 사용되고, 드레인 전극이 투명 도전막에 직접 접속되어 있는 것 및/또는,
ㆍ 게이트 전극 및 주사선에 사용되어 있는 것을 들 수 있다.
또한, 상기 게이트 전극 및 주사선과, 상기 소스 전극 및/또는 드레인 전극 및 신호선이, 동일한 조성의 Al 합금막인 것이 형태로서 포함된다.
본 발명의 투명 화소 전극으로서는, 산화 인듐 주석(ITO) 또는 산화 인듐 아연(IZO)이 바람직하다.
이하, 도면을 참조하면서, 본 발명에 관한 표시 장치의 바람직한 실시 형태를 설명한다. 이하에서는, 아몰퍼스 실리콘 TFT 기판 또는 폴리실리콘 TFT 기판을 구비한 액정 표시 장치(예를 들어, 도 6, 상세에 대해서는 후술함)를 대표적으로 예로 들어 설명하지만, 본 발명은 이에 한정되지 않는다.
(제1 실시 형태)
도 7을 참조하면서, 아몰퍼스 실리콘 TFT 기판의 실시 형태를 상세하게 설명한다.
도 7은 상기 도 6(본 발명에 관한 표시 장치의 일례) 중, A의 주요부 확대도이며, 본 발명에 관한 표시 장치의 TFT 기판(보톰 게이트형)의 바람직한 실시 형태를 설명하는 개략 단면 설명도이다.
본 실시 형태에서는, 소스-드레인 전극/신호선(34) 및 게이트 전극/주사선(25, 26)으로서, Al 합금막을 사용하고 있다. 종래의 TFT 기판에서는, 주사선(25) 위, 게이트 전극(26) 위, 신호선(34)[소스 전극(28) 및 드레인 전극(29)] 위 또는 아래에, 각각 배리어 메탈층이 형성되어 있는 것에 비해, 본 실시 형태의 TFT 기판에서는, 이들 배리어 메탈층을 생략할 수 있다.
즉, 본 실시 형태에 따르면, 상기 배리어 메탈층을 개재시키지 않고, TFT의 드레인 전극(29)에 사용되는 Al 합금막을 투명 화소 전극(5)과 직접 접속할 수 있고, 이와 같은 실시 형태에 있어서도, 종래의 TFT 기판과 동일 정도 이상의 양호한 TFT 특성을 실현할 수 있다.
다음에, 도 8 내지 도 15를 참조하면서, 도 7에 도시하는 본 발명에 관한 아몰퍼스 실리콘 TFT 기판의 제조 방법의 일례를 설명한다. 박막 트랜지스터는 수소화 아몰퍼스 실리콘을 반도체층으로서 사용한 아몰퍼스 실리콘 TFT이다. 도 8 내지 도 15에는 도 7과 동일한 참조 부호를 부여하고 있다.
우선, 글래스 기판(투명 기판)(1a)에, 스퍼터링법을 사용하여 두께 200㎚ 정도의 Al 합금막을 적층한다. 스퍼터링의 성막 온도는 150℃로 하였다. 이 Al 합금막을 패터닝함으로써, 게이트 전극(26) 및 주사선(25)을 형성한다(도 8을 참조). 이때, 후기하는 도 9에 있어서, 게이트 절연막(27)의 커버리지가 양호해지도록, 게이트 전극(26) 및 주사선(25)을 구성하는 Al 합금막의 주연을 약 30° 내지 40°의 테이퍼 형상으로 에칭해 두는 것이 좋다.
계속해서, 도 9에 도시한 바와 같이, 예를 들어 플라즈마 CVD법 등의 방법을 사용하여, 두께 약 300㎚ 정도의 산화 실리콘막(SiOx)으로 게이트 절연막(27)을 형성한다. 플라즈마 CVD법의 성막 온도는 약 350℃로 하였다. 계속해서, 예를 들어 플라즈마 CVD법 등의 방법을 사용하여, 게이트 절연막(27) 상에 두께 50㎚ 정도의 수소화 아몰퍼스 실리콘막(αSi-H) 및 두께 300㎚ 정도의 질화 실리콘막(SiNx)을 성막한다.
계속해서, 게이트 전극(26)을 마스크로 하는 이면 노광에 의해, 도 10에 도시한 바와 같이 질화 실리콘막(SiNx)을 패터닝하여, 채널 보호막을 형성한다. 또한, 그 위에 인을 도핑한 두께 50㎚ 정도의 n＋형 수소화 아몰퍼스 실리콘막(n＋a-Si-H)(56)을 성막한 후, 도 11에 도시한 바와 같이 수소화 아몰퍼스 실리콘막(a-Si-H)(55) 및 n＋형 수소화 아몰퍼스 실리콘막(n＋a-Si-H)(56)을 패터닝한다.
다음에, 그 위에 스퍼터링법을 사용하여, 두께 50㎚ 정도의 배리어 메탈층(Mo막)(53)과 두께 300㎚ 정도의 Al 합금막(28, 29)을 순차적으로 적층한다. 스퍼터링의 성막 온도는 150℃로 하였다. 계속해서, 도 12에 도시한 바와 같이 패터닝함으로써, 신호선과 일체의 소스 전극(28)과, 투명 화소 전극(5)에 직접 접촉되는 드레인 전극(29)이 형성된다. 또한, 소스 전극(28) 및 드레인 전극(29)을 마스크로 하여, 채널 보호막(SiNx) 상의 n＋형 수소화 아몰퍼스 실리콘막(n＋a-Si-H)(56)을 드라이 에칭하여 제거한다.
다음에, 도 13에 도시한 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 사용하여, 두께 300㎚ 정도의 질화 실리콘막(30)을 성막하여, 보호막을 형성한다. 이때의 성막 온도는, 예를 들어 250℃ 정도로 행해진다. 계속해서, 질화 실리콘막(30) 상에 포토레지스트층(31)을 형성한 후, 질화 실리콘막(30)을 패터닝하여, 예를 들어 드라이 에칭 등에 의해 질화 실리콘막(30)에 콘택트 홀(32)을 형성한다. 동시에, 패널 단부의 게이트 전극 상의 TAB와의 접속에 해당하는 부분에 콘택트 홀(도시하지 않음)을 형성한다.
다음에, 예를 들어 산소 플라즈마에 의한 애싱 공정을 거친 후, 도 14에 도시한 바와 같이, 예를 들어 아민계 등의 박리액을 사용하여 포토레지스트층(31)을 박리한다. 마지막으로, 예를 들어 보관 시간(8시간 정도)의 범위 내에서, 도 15에 도시한 바와 같이, 예를 들어 두께 40㎚ 정도의 ITO막을 성막하여, 습식 에칭에 의한 패터닝을 행함으로써 투명 화소 전극(5)을 형성한다. 동시에, 패널 단부의 게이트 전극의 TAB와의 접속 부분에, TAB와의 본딩을 위해 ITO막을 패터닝하면, TFT 기판(1)이 완성된다.
이와 같이 하여 제작된 TFT 기판은 드레인 전극(29)과 투명 화소 전극(5)이 직접 접속되어 있다.
상기에서는, 투명 화소 전극(5)으로서, ITO막을 사용하였지만, IZO막을 사용해도 좋다. 또한, 활성 반도체층으로서, 아몰퍼스 실리콘 대신에, 폴리실리콘을 사용해도 좋다(후기하는 제2 실시 형태를 참조).
이와 같이 하여 얻어지는 TFT 기판을 사용하여, 예를 들어 이하에 기재된 방법에 의해, 전술한 도 6에 도시하는 액정 표시 장치를 완성시킨다.
우선, 상기와 같이 하여 제작한 TFT 기판(1)의 표면에, 예를 들어 폴리이미드를 도포하고, 건조한 후 러빙 처리를 행하여 배향막을 형성한다.
한편, 대향 기판(2)은 글래스 기판 상에, 예를 들어 크롬(Cr)을 매트릭스 형상으로 패터닝함으로써 차광막(9)을 형성한다. 다음에, 차광막(9)의 간극에, 수지제의 적, 녹, 청의 컬러 필터(8)를 형성한다. 차광막(9)과 컬러 필터(8) 상에 ITO막과 같은 투명 도전성막을 공통 전극(7)으로서 배치함으로써 대향 전극을 형성한다. 그리고, 대향 전극의 최상층에, 예를 들어 폴리이미드를 도포하여, 건조한 후, 러빙 처리를 행하여 배향막(11)을 형성한다.
계속해서, TFT 기판(1)과 대향 기판(2)의 배향막(11)이 형성되어 있는 면을 각각 대향하도록 배치하고, 수지제 등의 시일재(16)에 의해, 액정의 봉입구를 제외하고 TFT 기판(1)과 대향 기판 22매를 접합한다. 이때, TFT 기판(1)과 대향 기판(2) 사이에는 스페이서(15)를 개재시키는 등을 하여 2매의 기판 사이의 갭을 대략 일정하게 유지한다.
이와 같이 하여 얻어지는 빈 셀을 진공 중에 두고, 봉입 구를 액정에 침지한 상태로 서서히 대기압으로 복귀시켜 감으로써, 빈 셀에 액정 분자를 포함하는 액정 재료를 주입하여 액정층을 형성하여, 봉입구를 밀봉한다. 마지막으로, 빈 셀의 외측의 양면에 편광판(10)을 부착하여 액정 디스플레이를 완성시킨다.
다음에, 도 6에 도시한 바와 같이, 액정 표시 장치를 구동하는 드라이버 회로(13)를 액정 디스플레이에 전기적으로 접속하여, 액정 디스플레이의 측부 혹은 이면부에 배치한다. 그리고, 액정 디스플레이의 표시면이 되는 개구를 포함하는 보유 지지 프레임(23)과, 면 광원을 이루는 백라이트(22)와 도광판(20)과 보유 지지 프레임(23)에 의해 액정 디스플레이를 보유 지지하여, 액정 표시 장치를 완성시킨다.
(제2 실시 형태)
도 16을 참조하면서, 폴리실리콘 TFT 기판의 실시 형태를 상세하게 설명한다.
도 16은 본 발명에 관한 톱 게이트형의 TFT 기판의 바람직한 실시 형태를 설명하는 개략 단면 설명도이다.
본 실시 형태는, 활성 반도체층으로서, 아몰퍼스 실리콘 대신에, 폴리실리콘을 사용한 점, 보톰 게이트형이 아니라 톱 게이트형의 TFT 기판을 사용한 점에 있어서, 전술한 제1 실시 형태와 주로 상이하다. 상세하게는, 도 16에 도시하는 본 실시 형태의 폴리실리콘 TFT 기판에서는, 활성 반도체막은 인이 도프되어 있지 않은 폴리실리콘막(poly-Si)과, 인 혹은 비소가 이온 주입된 폴리실리콘막(n＋poly-Si)으로 형성되어 있는 점에서, 전술한 도 7에 도시하는 아몰퍼스 실리콘 TFT 기판과 상이하다. 또한, 신호선은 층간 절연막(SiOx)을 통해 주사선과 교차하도록 형성되어 있다.
본 실시 형태에 있어서도, 소스 전극(28) 및 드레인 전극(29) 상에 형성되는 배리어 메탈층을 생략할 수 있다.
다음에, 도 17 내지 도 23을 참조하면서, 도 16에 도시하는 본 발명에 관한 폴리실리콘 TFT 기판의 제조 방법의 일례를 설명한다. 박막 트랜지스터는 폴리실리콘막(poly-Si)을 반도체층으로서 사용한 폴리실리콘 TFT이다. 도 17 내지 도 23에는 도 16과 동일한 참조 부호를 부여하고 있다.
우선, 글래스 기판(1a) 상에, 예를 들어 플라즈마 CVD법 등에 의해, 기판 온도 약 300℃ 정도이고, 두께 50㎚ 정도의 질화 실리콘막(SiNx), 두께 100㎚ 정도의 산화 실리콘막(SiOx) 및 두께 약 50㎚ 정도의 수소화 아몰퍼스 실리콘막(a-Si-H)을 성막한다. 다음에, 수소화 아몰퍼스 실리콘막(a-Si-H)을 폴리실리콘화하기 위해, 열처리(약 470℃로 1시간 정도) 및 레이저 어닐을 행한다. 탈수소 처리를 행한 후, 예를 들어 엑시머 레이저 어닐 장치를 사용하여, 에너지 약 230mJ/㎠ 정도의 레이저를 수소화 아몰퍼스 실리콘막(a-Si-H)에 조사함으로써, 두께가 약 0.3㎛ 정도인 폴리실리콘막(poly-Si)을 얻는다(도 17).
계속해서, 도 18에 도시한 바와 같이, 플라즈마 에칭 등에 의해 폴리실리콘막(poly-Si)을 패터닝한다. 다음에, 도 19에 도시한 바와 같이, 두께가 약 100㎚ 정도인 산화 실리콘막(SiOx)을 성막하여, 게이트 절연막(27)을 형성한다. 게이트 절연막(27) 상에 스퍼터링 등에 의해, 두께 약 200㎚ 정도의 Al 합금막 및 두께 약 50㎚ 정도의 배리어 메탈층(Mo 박막)(52)을 적층한 후, 플라즈마 에칭 등의 방법으로 패터닝한다. 이에 의해, 주사선과 일체의 게이트 전극(26)이 형성된다.
계속해서, 도 20에 도시한 바와 같이, 포토레지스트(31)로 마스크를 형성하여, 예를 들어 이온 주입 장치 등에 의해, 예를 들어 인을 50keV 정도로 1 × 1015개/㎠ 정도 도핑하여, 폴리실리콘막(poly-Si)의 일부에 n＋형 폴리실리콘막(n＋poly-Si)을 형성한다. 다음에, 포토레지스트(31)를 박리하여, 예를 들어 500℃ 정도로 열처리함으로써 인을 확산시킨다.
계속해서, 도 21에 도시한 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 사용하여, 두께 500㎚ 정도의 산화 실리콘막(SiOx)을 기판 온도 약 250℃ 정도로 성막하여, 층간 절연막을 형성한 후, 마찬가지로 포토레지스트에 의해 패터닝한 마스크를 사용하여 층간 절연막(SiOx)과 게이트 절연막(27)의 산화 실리콘막을 드라이 에칭하여, 콘택트 홀을 형성한다. 스퍼터링에 의해, 두께 50㎚ 정도의 배리어 메탈층(Mo막)(53)과 두께 450㎚ 정도의 Al 합금막을 성막한 후, 패터닝함으로써, 신호선과 일체의 소스 전극(28) 및 드레인 전극(29)을 형성한다. 그 결과, 소스 전극(28)과 드레인 전극(29)은 각각 콘택트 홀을 통해 n＋형 폴리실리콘막(n＋poly-Si)에 콘택트된다.
계속해서, 도 22에 도시한 바와 같이, 플라즈마 CVD 장치 등에 의해 두께 500㎚ 정도의 질화 실리콘막(SiNx)을 기판 온도 250℃ 정도로 성막하여, 층간 절연막을 형성한다. 층간 절연막 상에 포토레지스트층(31)을 형성한 후, 질화 실리콘막(SiNx)을 패터닝하고, 예를 들어 드라이 에칭에 의해 질화 실리콘막(SiNx)에 콘택트 홀(32)을 형성한다.
다음에, 도 23에 도시한 바와 같이, 예를 들어 산소 플라즈마에 의한 애싱 공정을 거친 후, 전술한 제1 실시 형태와 마찬가지로 하여 아민계의 박리액 등을 사용하여 포토레지스트를 박리한 후, ITO막을 성막하고, 습식 에칭에 의한 패터닝을 행하여 투명 화소 전극(5)을 형성한다.
이와 같이 하여 제작된 폴리실리콘 TFT 기판에서는 드레인 전극(29)은 투명 화소 전극(5)에 직접 접속되어 있다.
다음에, 트랜지스터의 특성을 안정시키기 위해, 예를 들어 250℃ 정도로 1시간 정도 어닐하면, 폴리실리콘 TFT 어레이 기판이 완성된다.
제2 실시 형태에 관한 TFT 기판 및 상기 TFT 기판을 구비한 액정 표시 장치에 따르면, 전술한 제1 실시 형태에 관한 TFT 기판과 동일한 효과가 얻어진다.
이와 같이 하여 얻어지는 TFT 어레이 기판을 사용하여, 전술한 제1 실시 형태의 TFT 기판과 마찬가지로 하여, 예를 들어 상기 도 6에 도시하는 액정 표시 장치를 완성시킨다.
(실시예)
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 실시예에 의해 제한을 받는 것은 아니고, 상기ㆍ하기의 취지에 적합하게 할 수 있는 범위에서 적당히 변경을 추가하여 실시하는 것도 물론 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
(제1-1 실시예)
내식성의 관점으로부터, 박리액 세정 후에 발생하는 흑점 발생에 관한 평가를 행하였다. 박리 세정 후에 발생하는 흑점은 상술한 설명으로부터 이해되는 바와 같이, 금속간 화합물을 기점으로 하여 발생한다. Al 합금을 글래스 기판 상(코닝제 이글 2000, 직경 2인치, 판 두께 0.7㎜)에 스퍼터 장치를 사용하여 막 두께 300㎚의 Al 합금막을 형성하고, 300℃의 질소 분위기의 열처리노를 사용하여 30분간의 열처리를 행하였다. 질소 기류 하에 노 내를 300℃로 유지한 후 기판을 투입하고, 기판 투입 후, 15분간 노온의 안정을 기다리고 또한 30분간의 열처리를 행하였다. 다음에, 모노에탄올아민을 주성분으로 하는 박리액[도쿄오카제 TOK106]을 순수(純水)로 55,000배로 희석하여 pH10의 알칼리성 액체를 조제하고, 열처리 후의 기판을 5분간 침지하고, 순수로 1분간 린스하였다. 그 후, 질소 블로우로 건조시켜 현미경 관찰(배율 1000배)을 행하였다. 관찰했을 때에, 명확하게 콘트라스트가 발생하여 흑점으로서 시인될 때에는, 이것을 결함이라고 판단한다. 결과를 표 1에 기재한다. 내식성의 관점으로부터는 개개의 금속간 화합물을 미세화함으로써, 부식의 기점을 분산시켜 작게 할 수 있고, 내식성이 개선되는 것을 알 수 있다(적어도 외관상으로부터의 내식성 불안을 해소 또는 경감시킬 수 있는 것을 알 수 있음).
또한, 현상액 내성의 평가는 스퍼터로 300㎚ 두께로 성막한 막을 사용하여, 현상액(TMAH 2.38wt％ 수용액)에 침지했을 때의 막 감소량을 단차계로 측정하여, 에칭률로 환산하였다. 결과를 표 1에 병기하였다. 순Al의 에칭 속도는 20㎚/분이지만, 이것보다, 지나치게 빨라지는 것은 바람직한 것이 아니다.
또한, 표 1 중의 「콘택트 저항(Ω), CVD 온도 250℃」의 평가에 대해서는, 250℃로 CVD 성막했을 때의 ITO와의 콘택트 저항치가, 99Ω 이하인 것을 A, 100 내지 499Ω인 것을 B, 500 내지 999Ω인 것을 C, 1000Ω 이상인 것을 D로서 병기하였다.
또한, 표 1 중의 「클레임 부식 밀도(개/100㎛2)」의 평가에 대해서는, 그 값이 0.9개 이하인 것을 A, 1 내지 9.9개인 것을 B, 10 내지 50개인 것을 C, 50개보다 많은 것을 D로서 병기하였다.
또한, 표 1 중의 「내열성(350℃)」의 평가에 대해서는 「A, B」로 나타냈다. 이는, 350℃로 30분간의 진공 중 열처리에서의 힐록의 유무나 표면 상태를 관찰했을 때의 성적을 나타내는 것으로, 「A」는「힐록 없음」, 「B」는 「힐록 없음이지만 표면에 약간의 거칠음이 관찰된 것」이다.
또한, 표 1 중의 「금속간 화합물 사이즈(150㎚ 이하)」의 평가에 대해서는, 금속간 화합물 사이즈의 최대 직경이 150㎚ 이하인 것을 A, 150㎚보다 큰 것을 B로 나타냈다.
또한, 표 1 중의 「X1-X2 및 Al-X1-X2의 전체비 50％ 이상」의 평가에 대해서는, X1-X2 및 Al-X1-X2의 금속간 화합물의 합계의 면적이, 모든 금속간 화합물의 합계의 면적의 50％ 이상인 것을 A, 50％보다도 작은 것을 B로 나타냈다.
Figure pct00001
표 1에는 250℃로 CVD 성막했을 때의 ITO와의 콘택트 저항, 흑점의 밀도(정확하게는 크레이터 부식 밀도), 막 자체의 전기 저항률도 더불어 기재하고 있다. 또한, 흑점의 밀도, 150㎚ 이상의 금속간 화합물도 기재하고 있다. 다음에 이들 각 실험에 대해 평가한다.
우선, 샘플의 제조 프로세스 및 각 항목의 평가 방법에 대해 설명하면, 콘택트 저항에 대해서는 콘택트 체인을 사용하여 평가하였다. 콘택트 홀은 50개 연속하고 있다. 우선, 글래스 기판 상에 스퍼터로 300㎚의 Al 합금을 성막한다. 다음에 포토리소그래피와 에칭에 의해 배선을 형성한다. 그 후, CVD에 의해 250℃의 온도에서 SiN을 300㎚ 성막한다. 다시 포토리소그래피에 의해 한 변이 10㎛인 콘택트 홀을 형성하여, Ar/SF6/O2 플라즈마 에칭에 의해 SiN을 에칭한다. 다음에, 산소 플라즈마 애싱과 TOK106을 사용하여 레지스트 박리를 행하고, 수세한 후에 투명 도전막(아몰퍼스 ITO)을 200㎚의 막 두께로 스퍼터 성막을 행한다. 또한, 표 1의 콘택트 저항은 콘택트 홀 1개당으로 환산한 값을 나타내고 있다.
실험 번호 1은 Ni가 매우 적으므로, 콘택트 저항이 높고, 본 발명에 있어서의 원래의 전제인 다이렉트 콘택트를 실현할 수 없었다. 단, 막 자체의 전기 저항률은 Ni가 적은 것에 의해 낮게 유지되어 있었다. 또한, 본 발명의 과제인 내식성에 대해서는, X2 원소인 Cu의 첨가에 의해 개선되어 있고, 이는 금속간 화합물 사이즈의 최대 직경 : 150㎚ 이하(이하, 「금속간 화합물 사이즈 요건」이라고 하는 경우가 있음), X1-X2 및 Al-X1-X2의 면적 비율 : 50％ 이상(이하, 「금속간 화합물 면적 요건」이라고 하는 경우가 있음)의 각 요건이 모두 A 평가인 것과 정합하고 있다. 또한, 본 발명에서 부가적으로 개선 희망으로서 내세우고 있는 내열성에 대해서는, X3 원소인 La의 첨가에 의해, 우수한 값을 나타내고 있다.
실험 번호 2는 Ni가 충분히 함유되어 있으므로, 실험 번호 1에 비해 콘택트 저항이 개선되어고 본 발명의 과제인 그 밖의 항목에 대해서도, 문제가 없는 우수한 결과를 나타내고 있다.
실험 번호 3은 Ni가 더욱 증량되었으므로, 콘택트 저항이 더욱 개선되고, 한편 Al 합금막 자체의 전기 저항률이 약간 증가하였지만, 실용상은 문제가 없고, 본 발명의 과제인 내식성은, 내열성의 점도 더 포함시켜 우수한 성과를 올리고 있다.
실험 번호 4는 Ni가 더욱 증량되었으므로, 콘택트 저항이 한층 개선되었다. Al 합금막 자체의 전기 저항률은 아주 약간 증가했지만, 실용상 문제가 없어, 본 발명의 과제인 내식성은 실용상 문제가 없는 레벨로 개선되고, 내열성의 점도 더 포함시켜 우수한 성과를 올리고 있다.
실험 번호 5는 Ni가 매우 많아졌으므로, 콘택트 저항이 더욱 개선되었다. Al 합금막 자체의 전기 저항률, 내식성에 대해서는 조금 저하 기미가 있지만, 내열성도 포함시켜 고찰하면, 실용상 문제가 없는 레벨이다.
실험 번호 6은 실험 번호 3에 비해 Cu가 적어졌으므로, 현상액에 의한 에칭률이 약간 증가했지만(순Al의 20㎜/min보다 빨라졌지만), 내식성으로서는 문제가 없고, 또한 내열성도 양호했다.
실험 번호 7은 실험 번호 6에 비해 Cu가 유의적으로 많아졌으므로 콘택트 저항이 더욱 좋아지고, 다른 한편, 내식성, 내열성에 있어서도, 매우 양호하다.
실험 번호 8은 실험 번호 7에 비해 Cu가 더욱 많아졌으므로, 내식성에 있어서, 약간 불리했지만, 실용상의 문제가 있는 레벨은 아니다. 내열성도 양호하다.
실험 번호 9는 실험 번호 8에 비해 Cu가 한층 많아졌으므로, 내식성이나 현상액 에칭률에 있어서, 약간 불리했다. 실용상은, 약간 문제가 발생하는 경우도 있지만, 종합적으로 말하면, 안정된 성상을 나타낸다.
실험 번호 10은 Cu 함유량을 실험 번호 1 내지 5의 레벨로 복귀시켰다. 현상액 에칭률에 있어서, 약간 불리했지만, 종합적으로 말하면, 실용상의 문제는 없다고 할 수 있다.
실험 번호 11, 12는 원소 X2를 함유하고 있지 않다. 그로 인해, 「금속간 화합물 사이즈 요건」, 「금속간 화합물 면적 요건」에 있어서 문제가 발생하고, 또한 「150㎚ 이상의 금속간 화합물의 밀도」도 1개/100㎛2 이상으로 되어, 내식성에 문제가 남아, 본 발명의 과제를 달성할 수 없다. 또한, 표 중 「－」는, 원소 X2를 함유하고 있지 않으므로, X1-X2, X1-X2-X3의 금속간 화합물이 형성되어 있지 않다고 하는 의미이다.
실험 번호 13 내지 28에 대해서도, 첨가하는 원소, 함유량을 변화시킨 것으로, 모두 150㎚ 이상의 금속간 화합물 밀도가 1개/100㎛2 미만이었다.
실험 번호 29 내지 31은 원소 X1, X2가 모두 적절량 함유되어 있어, 본 발명의 과제를 문제없이 해결할 수 있다.
실험 번호 32는 원소 X1을 함유하고 있지 않다. 그로 인해, 본 발명의 전제적 과제인 다이렉트 콘택트를 실현할 수 없다.
실험 번호 33, 34는 실험 번호 3의 원소 X3(La)을 Nd 또는 Gd로 치환했을 뿐이고, 결과에 있어서, 실험 번호 3과 비견할 수 있는 것이다.
실험 번호 35는 원소 X2인 Cu를 실험 번호 9를 초과하여 더욱 증량하고 있고, 그로 인해 크레이터 부식 밀도, 현상액 에칭률이 조금 나빠져, 사용 목적에 따라서는 권장할 수 없는 경우가 있다.
실험 번호 36, 37도 원소 X2를 함유하고 있지 않다. 그로 인해, 콘택트 저항이 지나치게 높아, 현상액 에칭률이 지나치게 빠른 것 등의 문제가 있다. 「금속간 화합물 면적 요건」도 만족시킬 수 없다.
실험 번호 38 내지 48에 대해서도, 첨가하는 원소, 함유량을 변화시킨 것으로, 모두 150㎚ 이상의 금속간 화합물 밀도가 1개/100㎛2 미만이었다.
실험 번호 49, 50, 51은 원소 X1을 Ni로부터 Co로 변경한 예로, X2를 모두 적절량 함유하고 있다. 이들 실험예에 있어서의 Co의 첨가량은 상기 각 실험예에 있어서의 Ni 첨가량보다도 한층 낮지만, 다이렉트 콘택트는 Ni 첨가량이 많은 것에 충분히 필적하고 있고, 내식성, 내열성 등의 면에 있어서도, 전혀 문제는 없고, 본 발명의 과제를 모두 양호하게 해결할 수 있다.
실험 번호 52는 Co 첨가량을, Ni를 첨가하고 있는 상기 각 실험예에 있어서의 Ni 첨가량 정도로 올린 것이지만, 그만큼 콘택트 저항이 실험 번호 51보다 양호해져, 그 밖의 것을 포함시킨 전체 평가 항목도, 우수한 효과를 나타내고 있다.
실험 번호 53은 Co 첨가량을 지나치게 많게 했기 때문인지, 「금속간 화합물 면적 요건」이 바람직하지 않은 상태로 되어, 현상액 에칭률이 현저하게 빨라진다고 하는 문제가 발생했다.
실험 번호 54는 원소 X1을 함유하고 있지 않다. 그로 인해, 본 발명의 전제적 과제인 다이렉트 콘택트를 실현할 수 없다.
실험 번호 55 내지 58은 원소 X1을 Ag, Zn으로 변경하고, X2로서의 Cu, Ge를 모두 적절량 함유하고 있어, 본 발명의 과제를 모두 해결할 수 있다.
실험 번호 59 내지 61은 원소 X1 및 X2를 함유하고 있지만, 원소 X3을 함유하고 있지 않다. 그로 인해, 콘택트 저항 및 전기 저항률이 낮고 내식성도 양호하지만, 원소 X3을 더욱 함유하는 예에 비해, 내열성은 약간 저하되었다.
실험 번호 62, 63은 원소 X3의 함유량을 Ni, Co 정도로 많이 첨가한 예이다. 그로 인해, 전기 저항률은 약간 높아졌지만, 원소 X3의 바람직한 상한을 만족시키고 있으므로, 내열성은 양호하다.
이들의 결과로부터, 원소 X1의 첨가량은 0.05 내지 6at％, 바람직하게는 0.08 내지 4at％, 바람직하게는 0.1 내지 4at％, 더욱 바람직하게는 0.1 내지 2.5at％, 가장 바람직하게는 0.2 내지 1.5at％이고, 원소 X2의 첨가량은 0.1 내지 2at％, 바람직하게는 0.3 내지 1.5at％이다. 다음에, La, Nd, Dy, Gd 등의 원소 X3의 첨가량은 0.05 내지 2at％, 더욱 바람직하게는 0.1 내지 0.5at％이다.
각 원소 X1, X2, X3에 대한 총평을 나타내면, 콘택트 안정성의 관점에서는 Co가 Ni에 비해 소량이라도 유효하다는 점에 특징이 있지만, 모두 안정된 성능이 얻어진다고 하는 점에서 적합하다. 한편, 현상액 내성의 관점에서는 Co는 Ni에 비해 약간 떨어진다.
단, 전기 저항률에 대해, Co는 Ni 첨가에 비해 약간 낮아진다. 또한, 박리액에 의한 흑점 발생에 대해서는, Co는 저첨가 영역에서는 거의 발생하지 않는다. 또한, Cu 첨가와 Ge 첨가는 거의 동등한 효과가 있고, 전기 저항은 약간 저하되고, 콘택트 저항에도 개선이 보인다. 또한, 내식성에 대해서는, 특히 Ni나 Co의 저첨가 영역에서 양호한 개선 효과가 보였다.
다음에, 현미경에 의해 결함이라고 판단한 흑점을 SEM(30000배 내지 50000배)으로 확인한 바, 사이즈가 150㎚를 초과하는 것이고, 표 1에 있어서, 150㎚ 이상의 금속간 화합물 밀도에 있어서 1개/100㎛2 이상의 것이었다. 상기 방법에 의해서는 결함품이라고 인식되지 않았던 막에 대해 SEM(30000배 내지 50000배) 및 평면TEM(30만배)을 사용하여 관찰을 행한 결과, 금속간 화합물의 사이즈는 150㎚ 이하였다. 다수의 샘플을 사용하여 통계적으로 해석하면, 흑점으로 인식되는 사이즈와 실제의 금속간 화합물의 사이즈의 관계는 Al-Ni-La를 사용하여 관찰한 결과로부터 도 24로 되고, 금속간 화합물의 사이즈는 최대 150㎚ 이하인 것이 필요하다고 할 수 있다.
이상의 결과로부터, 흑점의 사이즈는 기점이 되는 금속간 화합물의 사이즈에 거의 비례하는 것을 전제로 생각하면, 흑점 억제를 위해서는, 금속간 화합물의 석출 형태나 사이즈를 제어할 필요가 있다고 하는 것을 알 수 있었다.
(제2-1 실시예)
본 실시예에서는, Al 합금막의 접촉 표면의 산술 평균 거칠기(Ra)가 콘택트 저항에 미치는 영향을 조사하기 위해, 알칼리 용액의 침지 조건을 다양하게 변화시켜 Ra를 제어하는 실험을 행하였다.
구체적으로는, 우선, 무알칼리 글래스판(판 두께 : 0.7㎜)을 기판으로 하여, 그 표면에 Ni량이 다른 2종류의 Al 합금막을, 실온에서의 DC 마그네트론 스퍼터링에 의해 성막하였다(막 두께 300㎚). 구체적으로는, 제1 Al 합금막으로서, Al-0.6원자％ Ni-0.5원자％ Cu-0.3원자％ La 합금막을, 제2 Al 합금막으로서, Al-1.0원자％ Ni-0.5원자％ Cu-0.3원자％ La 합금막을 사용하였다.
이들 Al 합금막을 320℃로 30분 열처리하여 석출물(금속간 화합물)을 형성하였다. 전술한 방법에 기초하여, 금속간 화합물 사이즈의 최대 직경을 측정한 바, 모두 50 내지 130㎚였다.
열처리 후의 각 Al 합금막에 대해, 하기 표 2 및 표 3에 나타내는 pH 및 침지 시간으로, 순수(pH7.0) 또는 알칼리 수용액에 침지하여, 그 표면을 습식 에칭하였다. 또한, pH9.5 이상의 알칼리 수용액을 조정하는 데 있어서는, 모노에탄올아민 60체적％ 및 디메틸술폭시드(DMSO) 40체적％의 알칼리 용액을 사용하여, 하기 표 2에 나타내는 pH로 될 때까지 물로 희석하였다. 한편, pH9.0 이하의 알칼리 수용액(pH8.0 및 9.0)에는 암모니아수 용액을 사용하여 물로 희석하여 pH를 조정하였다.
각 Al 합금막을 소정 시간 침지한 후, 수세ㆍ건조하여, 그 표면의 산술 평균 거칠기(Ra)를 원자간력 현미경(AFM, 측정 에어리어 : 5 × 5㎜)으로 측정하였다(기준 길이 : 0.08㎜, 평가 길이 : 0.01㎜). 이들의 결과를 하기 표 2 및 표 3에 나타낸다.
Ra를 측정한 각 Al 합금막의 표면에, 산화물 도전막으로서 ITO막(막 두께 : 200㎚)을 DC 마그네트론 스퍼터링으로 성막하였다. 계속해서 포토리소그래피 및 에칭에 의한 패터닝에 의해, 콘택트 저항 측정 패턴(접촉 에어리어 10㎛ × 10㎛)을 형성하여, Al 합금막/ITO막의 콘택트 저항을 콘택트 체인을 사용하여 평가하였다. 구체적으로는, 콘택트 홀이 50개 연속해서 형성된 콘택트 저항 측정 패턴을 형성하여, 콘택트 홀 1개당으로 환산한 콘택트 저항을 산출하였다. 표 2, 표 3 및 후기하는 표 4에서는 콘택트 저항의 상대 평가란을 마련하여, 하기 기준으로 평가하였다. 본 실시예 및 후기하는 실시예에서는, 모두 콘택트 저항이 1.0 × 103Ω 이하의 것(상대 평가로 A)을 합격으로 하였다.
A : 1.0 × 103Ω 이하
B : 1.0 × 103Ω 초과 1 × 104Ω 이하
C : 1 × 104Ω 초과
이들의 결과를 하기 표 2 및 표 3에 나타낸다. 표 2에는 제1 Al 합금막의 결과를, 표 3에는 제2 Al 합금막의 결과를 각각 나타내고 있다.
Figure pct00002
Figure pct00003
표 2 및 표 3에 나타내는 결과로부터 명백한 바와 같이, 알칼리 수용액의 pH 및 침지 시간을 조정하여, Al 합금막의 표면의 산술 평균 거칠기(Ra)를 2.2 내지 20㎚로 조정함으로써, Al 합금막과 ITO막 사이의 콘택트 저항을 저감시킬 수 있다.
(제2-2 실시예)
본 실시예에서는, Ra의 제어에 사용하는 알칼리 용액이 콘택트 저항에 미치는 영향을 검토하였다.
우선, 제2-1 실시예와 동일한 DC 마그네트론 스퍼터링 및 열처리로, Al-0.6원자％ Ni-0.5원자％ Cu-0.3원자％ La 합금막을 성막하여, 금속간 화합물을 형성하였다. 이 Al 합금막을 하기 표 4에 나타내는 아민류의 알칼리 수용액에 60초간 침지하고, 수세ㆍ건조하여, 제2-1 실시예와 마찬가지로 하여 산술 평균 거칠기(Ra)를 측정하였다. 또한, 알칼리 수용액 중 아민류의 농도는 5.5 × 10-4체적％이다.
제2-1 실시예와 마찬가지로 하여, Ra를 측정한 Al 합금막의 표면에 ITO막을 성막하여, 그 콘택트 저항을 측정하였다. 결과를 하기 표 4에 나타낸다.
Figure pct00004
표 4에 나타내는 결과로부터, X1 원소의 첨가량이 낮은(1％ 미만) 경우에는 알칼리 수용액에 사용하는 아민류로서는, 알카놀 아민류(특히, 에탄올 아민류)가 바람직한 것을 알 수 있다.
(제2-3 실시예)
본 실시예에서는, Al 합금막의 조성이 콘택트 저항 등에 미치는 영향을 검토하였다.
우선, 무알칼리 글래스판(판 두께 : 0.7㎜)을 기판으로 하여, 그 표면에 하기 표 5에 나타내는 조성의 Al 합금막을, 실온에서의 DC 마그네트론 스퍼터링에 의해 성막하였다(막 두께 300㎚).
제2-1 실시예와 마찬가지로 하여, Al 합금막의 금속간 화합물을 형성하여, 그 사이즈(최대 직경)를 측정하였다. 결과를 하기 표 5에 나타낸다.
다음에, 열처리 후의 Al 합금막을, 모노에탄올아민 60체적％ 및 DMSO : 40체적％의 알칼리 용액을 물로 희석하여 pH를 9.5로 조정한 알칼리 수용액에 300초간 침지한 후, 순수로 1분간 수세ㆍ질소 블로우에 의한 건조를 행하였다. 이 Al 합금막 표면의 산술 평균 거칠기(Ra)를, 제2-1 실시예와 마찬가지로 하여 측정하였다. 결과를 하기 표 5에 나타낸다.
제2-1 실시예와 마찬가지로 하여, Ra를 측정한 Al 합금막의 표면에 ITO막을 성막하여, 그 콘택트 저항을 측정하였다. 결과를 하기 표 5에 나타낸다.
금속간 화합물 사이즈, Ra 및 콘택트 저항을 측정한 Al 합금막과는 별도로, 동일 조성의 Al 합금막을 제작하였다. 이 Al 합금막을, 모노에탄올아민 60체적％ 및 DMSO : 40체적％의 알칼리 용액을 물로 희석하여 pH를 10으로 조정한 알칼리 수용액에 300초간 침지한 후, 수세ㆍ건조하였다. 이 Al 합금막의 크레이터 부식(흑점)을, 광학 현미경(관찰 배율 1000배, 관찰 면적 : 10㎛ × 10㎛)으로 측정하여, 그 밀도를 측정하였다. 관찰했을 때에, 명확하게 콘트라스트가 발생하여 흑점으로서 인식될 때에는, 이것을 결함이라고 판단한다. 본 실시예에서는, 크레이터 부식 밀도가 대략 5개/100㎛2 이하를, 합격(내식성이 우수함)이라고 평가하였다. 결과를 하기 표 5에 나타낸다.
Figure pct00005
우선, 번호 1 내지 5, 8 및 9는 Al 합금막의 조성이 모두 본 발명의 바람직한 요건을 만족시키는 예이고, Ra 및 금속간 화합물 사이즈도 적절하게 제어되어 있으므로, 콘택트 저항의 저감과 내식성의 양쪽이 우수하다.
이에 대해, 번호 6 및 7은 Ni량이 본 발명의 바람직한 범위를 초과하는 예로, 콘택트 저항은 양호하지만, 금속간 화합물이 조대화되어 내식성이 열화되었다.
(제3-1 실시예)
표 6에 나타내는 다양한 합금 조성의 Al 합금막(막 두께 ＝ 300㎚)을, DC 마그네트론ㆍ스퍼터법[기판 ＝ 글래스 기판(코닝사제 Eagle 2000), 분위기 가스 ＝ 아르곤, 압력 ＝ 2mTorr, 기판 온도 ＝ 25℃(실온)]에 의해 성막하였다.
또한, 상기 다양한 합금 조성의 Al 합금막의 형성에는 진공 용해법으로 제작한 다양한 조성의 Al 합금 타깃을 스퍼터링 타깃으로서 사용하였다.
또한, 실시예에서 사용한 다양한 Al 합금막에 있어서의 각 합금 원소의 함유량은 ICP 발광 분석(유도 결합 플라스마 발광 분석)법에 의해 구하였다.
상기와 같이 하여 성막한 Al 합금막을 사용하여, 열처리 후의 Al 합금막 자체의 전기 저항률, Al 합금막을 투명 화소 전극에 직접 접속했을 때의 다이렉트 접촉 저항(ITO와의 콘택트 저항), 내식성으로서 알칼리 현상액 내성과 박리액 내성 및 내열성을, 각각 하기에 나타내는 방법으로 측정하였다. 이들의 결과도 표 6에 나타낸다.
(1) 열처리 후의 Al 합금막 자체의 전기 저항률
상기 Al 합금막에 대해, 10㎛ 폭의 라인 앤드 스페이스 패턴을 형성하여, 불활성 가스 분위기 중, 270℃로 15분간의 열처리를 실시한 후, 4단자법으로 전기 저항률을 측정하였다. 그리고, 하기 기준으로 열처리 후의 Al 합금막 자체의 전기 저항의 양부를 판정하였다.
(판정 기준)
A : 4.5μΩㆍ㎝ 이하
B : 4.5μΩㆍ㎝ 초과 5.0μΩㆍ㎝ 미만
C : 5.0μΩㆍ㎝ 이상
(2) 투명 화소 전극과의 다이렉트 접촉 저항
Al 합금막과 투명 화소 전극을 직접 접촉했을 때의 접촉 저항은 투명 화소 전극(ITO ; 산화 인듐에 10질량％의 산화 주석을 추가한 산화 인듐 주석)을, 하기 조건으로 스퍼터링함으로써 도 25에 도시하는 켈빈 패턴(콘택트 홀 사이즈 : 한 변이 10㎛)을 제작하여, 4단자 측정(ITO-Al 합금막에 전류를 흘리고, 다른 단자로 ITO-Al 합금 사이의 전압 강하를 측정하는 방법)을 행하였다. 구체적으로는, 도 25의 I1-I2 사이에 전류(I)를 흘리고, V1-V2 사이의 전압(V)을 모니터함으로써, 콘택트부(C)의 다이렉트 접촉 저항(R)을 [R ＝ (V2-V1)/I2]로서 구하였다. 그리고, 하기 기준으로, ITO와의 다이렉트 접촉 저항의 양부를 판정하였다.
(투명 화소 전극의 성막 조건)
ㆍ 분위기 가스 ＝ 아르곤
ㆍ 압력 ＝ 0.8mTorr
ㆍ 기판 온도 ＝ 25℃(실온)
(판정 기준)
A : 1000Ω 미만
B : 1000Ω 이상
(3) 알칼리 현상액 내성(현상액 에칭률의 측정)
기판 상에 성막한 Al 합금막에 마스크를 실시한 후, 현상액(TMAH 2.38질량％를 포함하는 수용액) 중에 25℃로 1분간 침지하고, 그 에칭량을 촉진식 단차계를 사용하여 측정하였다. 그리고, 하기 기준으로 알칼리 현상액 내성의 양부를 판정하였다.
(판정 기준)
A : 60㎚ 미만/분
B : 60㎚ 이상 100㎚ 이하/분
C : 100㎚ 초과/분
(4) 박리액 내성
포토레지스트 박리액의 세정 공정을 모의하여, 아민계 포토레지스트와 물을 혼합한 알칼리성 수용액에 의한 부식 실험을 행하였다. 상세하게는, 도쿄오카고교(주)제의 아민계 레지스트 박리액 「TOK106」 수용액을 pH10으로 조정한 것(액온 25℃)을 준비하고, 이것에, 상기 Al 합금막에 불활성 가스 분위기 중 330℃로 30분간의 열처리를 실시한 것을 300초간 침지시켰다. 그리고, 침지 후의 막 표면에 보여지는 크레이터 형상의 부식(공식) 흔적(원 상당 직경이 150㎚ 이상인 것)의 개수를 조사하였다(관찰 배율은 1000배). 그리고, 하기 기준으로 박리액 내성의 양부를 판정하였다.
(판정 기준)
A : 10개 미만/100㎛2
B : 10개 이상 20개 이하/100㎛2
C : 20개 초과/100㎛2
(5) 내열성 기판 상에 성막한 Al 합금막에, 질소 분위기 중, 350℃로 30분간의 열처리를 행한 후, 표면 성상을, 광학 현미경(배율 : 500배)을 사용하여 관찰하여, 육안으로 힐록의 유무를 확인하였다. 그리고, 하기 판정 기준에 의해 내열성을 평가하였다.
(판정 기준)
A : 힐록 없음 또한 표면 거칠음도 없음
B : 힐록 없음이지만 표면 거칠음이 있음
C : 힐록 있음
또한, 표 6 중의 「150㎚ 이상의 금속간 화합물 밀도」에 대해서는, 그 값이 1개/100㎛2 미만인 것을 A, 1개/100㎛2 이상인 것을 B로 나타냈다.
또한, 표 6 중의 「X1-X2 및 Al-X1-X2의 전체비 50％ 이상」의 평가에 대해서는, X1-X2 및 Al-X1-X2의 금속간 화합물의 합계의 면적이, 모든 금속간 화합물의 합계의 면적의 50％ 이상인 것을 A, 50％보다도 작은 것을 B로 나타냈다.
Figure pct00006
표 6에 나타내는 결과로부터, 다음의 것을 알 수 있다. 우선 규정량의 Ni, Ge 및 희토류 원소를 포함하는 Al 합금막으로 함으로써, 저온에서의 열처리에서도 전기 저항을 충분히 저감시킬 수 있는 동시에, ITO(투명 화소 전극)와의 다이렉트 접촉 저항을 대폭으로 저감, 즉 저콘택트 저항을 달성시킬 수 있다. 또한, 내식성 및 내열성도 우수한 것을 알 수 있다.
또한, Co를 포함하는 Al 합금막으로 함으로써, 콘택트 저항을 보다 저감시킬 수 있는 동시에, 내식성(특히, 알칼리 현상액 내성)을 보다 높일 수 있다.
이에 대해, Ni를 포함하지 않는 경우에는, 저콘택트 저항을 달성할 수 없고, 한편 Ni량이 상한을 상회하고 있으면, 내식성(알칼리 현상액 내성, 박리액 내성)이 떨어진 것으로 되는 것을 알 수 있다.
Ge를 포함하지 않는 것이나 Ge량이 부족한 것은, 콘택트 저항이 충분히 저감되어 있지 않다.
또한, Ge 대신에, Zn이나 In, B를 함유시킨 경우에는, 내식성이 우수한 것이 얻어져 있지 않은 것을 알 수 있다. 한편, Ge가 과잉인 경우에는, 저온에서의 열처리 후에 충분히 전기 저항을 저감시킬 수 없고, 또한 내식성도 떨어진 것으로 되는 것을 알 수 있다.
각 원소량은 규정 범위 내이지만, Ni＋Ge의 합계량 또는Ni＋Ge＋Co의 합계량이 상한을 초과하고 있는 것은, 저온에서의 열처리 후에 충분히 전기 저항을 저감시킬 수 없는 것을 알 수 있다.
또한, 희토류 원소를 포함하지 않는 것은, 내식성 및 내열성을 확보할 수 없는 것을 알 수 있다.
본 발명을 상세하고 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하지 않고 다양하게 변경이나 수정을 추가할 수 있는 것은 당업자에게 있어서 명백하다.
본 출원은 2008년 3월 31일 출원의 일본 특허 출원(일본 특허 출원 제2008-093992), 2008년 4월 24일 출원의 일본 특허 출원(일본 특허 출원 제2008-114333), 2008년 11월 19일 출원의 일본 특허 출원(일본 특허 출원 제2008-296005)에 기초하는 것으로, 그 내용은 여기에 참조로서 도입된다.
본 발명에 따르면, 다이렉트 콘택트 재료에 있어서, 저온의 열처리(300℃ 이하)를 거친 후라도, 저전기 저항률과 투명 도전막의 낮은 콘택트 저항을 얻는 동시에, 첨가 원소와 금속간 화합물의 제어에 의해 Al 합금의 내식성과 내열성을 개선시킨 알루미늄 합금막을 구비한 표시 장치를 제공할 수 있다.
또한, Al 합금막에 원소 X2를 함유시킴으로써, 금속간 화합물(석출물)이 미세화되어, 내식성이 향상되어, 크레이터 부식을 방지할 수 있다. 또한, Al 합금막 표면의 산술 평균 거칠기(Ra)를 적정 범위로 제어함으로써, 콘택트 저항을 저감시킬 수 있다.
또한, 배리어 메탈층을 개재시키지 않고, Al 합금막을 투명 화소 전극(투명 도전막, 산화물 도전막)과 직접 접속할 수 있고, 또한 비교적 낮은 열처리 온도(예를 들어, 250 내지 300℃)를 적용한 경우라도 충분히 낮은 전기 저항을 나타내는 동시에, 내식성(알칼리 현상액 내성, 박리액 내성)이 우수하고, 또한 내열성도 우수한 표시 장치용 Al 합금막을 제공할 수 있다. 또한, 상기한 열처리 온도라 함은, 표시 장치의 제조 공정(예를 들어, TFT 기판의 제조 공정)에서 가장 고온이 되는 처리 온도를 나타내고, 일반적인 표시 장치의 제조 공정에 있어서는, 각종 박막 형성을 위한 CVD 성막 시의 기판의 가열 온도나, 보호막을 열경화시킬 때의 열처리노의 온도 등을 의미한다.
또한, 본 발명의 Al 합금막을 표시 장치에 적용하면, 상기 배리어 메탈층을 생략할 수 있다. 따라서, 본 발명의 Al 합금막을 사용하면, 생산성이 우수하고, 저렴하고 또한 고성능의 표시 장치가 얻어진다.
1 : TFT 기판(TFT 어레이 기판)
2 : 대향 기판
3 : 액정층
4 : 박막 트랜지스터(TFT)
5 : 투명 화소 전극(투명 도전막, 산화물 도전막)
6 : 배선부
7 : 공통 전극
8 : 컬러 필터
9 : 차광막
10, 10a, 10b : 편광판
11 : 배향막
12 : TAB 테이프
13 : 드라이버 회로
14 : 제어 회로
15 : 스페이서
16 : 시일재
17 : 보호막
18 : 확산판
19 : 프리즘 시트
20 : 도광판
21 : 반사판
22 : 백라이트
23 : 보유 지지 프레임
24 : 프린트 기판
25 : 주사선
26 : 게이트 전극
27 : 게이트 절연막
28 : 소스 전극
29 : 드레인 전극
30 : 보호막(질화 실리콘막)
31 : 포토레지스트
32 : 콘택트 홀
33 : 아몰퍼스 실리콘 채널막(활성 반도체막)
34 : 신호선
52, 53 : 배리어 메탈층
55 : 논도핑 수소화 아몰퍼스 실리콘막(a-Si-H)
56 : n＋형 수소화 아몰퍼스 실리콘막(n＋a-Si-H)

Claims (21)

  1. 산화물 도전막과 Al 합금막이 직접 접촉되어 있고, 상기 Al 합금막의 접촉 표면에 Al 합금 성분의 적어도 일부가 석출되어 존재하는 표시 장치이며,
    상기 Al 합금막이, Ni, Ag, Zn 및 Co로 이루어지는 군으로부터 선택되는 원소 X1의 적어도 1종, 또한 상기 원소 X1과 금속간 화합물을 형성할 수 있는 원소 X2의 적어도 1종을 포함하고, 최대 직경 150㎚ 이하의 X1-X2 및 Al-X1-X2 중 적어도 한쪽으로 나타내어지는 금속간 화합물이 형성되어 있는, 표시 장치.
  2. 제1항에 있어서, 최대 직경이 150㎚ 이상인 X1-X2 및 Al-X1-X2 중 적어도 한쪽으로 나타내어지는 금속간 화합물의 밀도가 1개/100㎛2 미만인, 표시 장치.
  3. 제1항에 있어서, 상기 원소 X2는 300℃ 이하의 열처리에서 그 적어도 일부가 Al 매트릭스 중에 석출되는, 표시 장치.
  4. 제3항에 있어서, 상기 원소 X2는 150℃ 이상 230℃ 이하의 열처리에서 그 적어도 일부가 Al 매트릭스 중에 석출되는, 표시 장치.
  5. 제4항에 있어서, 상기 원소 X2는 200℃ 이하의 열처리에서 그 적어도 일부가 Al 매트릭스 중에 석출되는, 표시 장치.
  6. 제1항에 있어서, 상기 Al 합금막에 있어서의 X1-X2와 Al-X1-X2의 금속간 화합물의 합계의 면적이, 모든 금속간 화합물의 합계의 면적의 50％ 이상인, 표시 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 Al 합금막에 있어서의 상기 원소 X1이 Ni이고, 상기 원소 X2가 Ge 및 Cu 중 적어도 하나이며, 300℃ 이하의 열처리로 Al-Ni-Ge 및 Al-Ni-Cu 중 적어도 하나의 금속간 화합물이 형성되는, 표시 장치.
  8. 제1항에 있어서, 상기 Al 합금막의 접촉 표면의 산술 평균 거칠기(Ra)가 2.2㎚ 이상 20㎚ 이하인, 표시 장치.
  9. 제8항에 있어서, 상기 Al 합금막이, 상기 원소 X1을 합계로 0.05 내지 2원자％ 함유하는, 표시 장치.
  10. 제9항에 있어서, 상기 원소 X2가 Cu 및 Ge 중 적어도 하나이고, 상기 Al 합금막이 Cu 및 Ge 중 적어도 하나를 합계로 0.1 내지 2원자％ 함유하는, 표시 장치.
  11. 제9항 또는 제10항에 있어서, 상기 Al 합금막이, 희토류 원소의 적어도 1종을 합계로 0.05 내지 0.5원자％ 더 함유하는, 표시 장치.
  12. 제11항에 있어서, 상기 희토류 원소가, La, Nd 및 Gd로 이루어지는 군으로부터 선택되는 원소의 적어도 1종인, 표시 장치.
  13. 제8항에 기재된 표시 장치의 제조 방법이며,
    상기 Al 합금막을, 상기 산화물 도전막과 직접 접촉시키기 전에, 알칼리 용액과 접촉시켜, Al 합금막의 표면의 산술 평균 거칠기(Ra)를 2.2㎚ 이상 20㎚ 이하로 조정하는, 표시 장치의 제조 방법.
  14. 제13항에 있어서, 상기 알칼리 용액이, 암모니아 또는 알카놀 아민류를 포함하는 수용액인, 제조 방법.
  15. 제13항에 있어서, 상기 산술 평균 거칠기(Ra)의 조정이, 레지스트막의 박리 공정에서 행해지는, 제조 방법.
  16. 제1항에 있어서, 상기 Al 합금막이, 상기 원소 X1로서 Ni를 0.05 내지 0.5원자％, 상기 원소 X2로서 Ge를 0.4 내지 1.5원자％ 함유하고, 또한 희토류 원소군으로부터 선택되는 적어도 1종의 원소를 합계로 0.05 내지 0.3원자％ 함유하는 동시에, Ni 및 Ge의 합계량이 1.7원자％ 이하인, 표시 장치.
  17. 제16항에 있어서, 상기 희토류 원소군이, Nd, Gd, La, Y, Ce, Pr, Dy로 이루어지는, 표시 장치.
  18. 제16항에 있어서, 상기 X1 원소로서 Co를 0.05 내지 0.4원자％ 더 포함하고, 또한 Ni, Ge 및 Co의 합계량이 1.7원자％ 이하인, 표시 장치.
  19. Ni를 0.05 내지 0.5원자％, Ge를 0.4 내지 1.5원자％ 및 희토류 원소군으로부터 선택되는 적어도 1종의 원소를 합계로 0.05 내지 0.3원자％ 함유하는 동시에, Ni 및 Ge의 합계량이 1.7원자％ 이하이고, 잔량부가 Al 및 불가피 불순물인, 스퍼터링 타깃.
  20. 제19항에 있어서, 상기 희토류 원소군이, Nd, Gd, La, Y, Ce, Pr, Dy로 이루어지는, 스퍼터링 타깃.
  21. 제19항 또는 제20항에 있어서, Co를 0.05 내지 0.4원자％ 더 포함하고, 또한 Ni, Ge 및 Co의 합계량이 1.7원자％ 이하인, 스퍼터링 타깃.
KR1020107021688A 2008-03-31 2009-03-31 표시 장치, 그 제조 방법 및 스퍼터링 타깃 KR101124831B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2008093992 2008-03-31
JPJP-P-2008-093992 2008-03-31
JP2008114333 2008-04-24
JPJP-P-2008-114333 2008-04-24
JPJP-P-2008-296005 2008-11-19
JP2008296005A JP2010123754A (ja) 2008-11-19 2008-11-19 表示装置およびその製造方法
PCT/JP2009/056719 WO2009123217A1 (ja) 2008-03-31 2009-03-31 表示装置、その製造方法およびスパッタリングターゲット

Publications (2)

Publication Number Publication Date
KR20100118998A true KR20100118998A (ko) 2010-11-08
KR101124831B1 KR101124831B1 (ko) 2012-03-26

Family

ID=41135585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107021688A KR101124831B1 (ko) 2008-03-31 2009-03-31 표시 장치, 그 제조 방법 및 스퍼터링 타깃

Country Status (5)

Country Link
US (1) US20110008640A1 (ko)
KR (1) KR101124831B1 (ko)
CN (1) CN101918888B (ko)
TW (1) TWI434421B (ko)
WO (1) WO2009123217A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR101156428B1 (ko) * 2009-06-01 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 소자
WO2011013683A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
US8404500B2 (en) * 2009-11-02 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting element, light-emitting element, light-emitting device, lighting device, and electronic appliance
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
US9305496B2 (en) 2010-07-01 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Electric field driving display device
JP2012032521A (ja) * 2010-07-29 2012-02-16 Kobe Steel Ltd 耐透明導電膜ピンホール腐食性に優れた薄膜トランジスタ基板
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN103441129A (zh) * 2013-08-23 2013-12-11 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
WO2015118947A1 (ja) * 2014-02-07 2015-08-13 株式会社神戸製鋼所 フラットパネルディスプレイ用配線膜
CN104362157B (zh) * 2014-12-02 2017-05-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
US11935936B2 (en) 2018-06-28 2024-03-19 Ulvac, Inc. Aluminum alloy film, method of producing the same, and thin film transistor
KR102571458B1 (ko) * 2018-06-28 2023-08-25 가부시키가이샤 아루박 알루미늄 합금 타깃 및 그 제조방법
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
CN111199913B (zh) * 2018-11-20 2022-09-06 群创光电股份有限公司 电子装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
USRE41975E1 (en) * 1995-10-12 2010-11-30 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
JP3755552B2 (ja) * 1996-07-05 2006-03-15 株式会社日鉱マテリアルズ アルミニウムまたはアルミニウム合金スパッタリングターゲット
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
US7166921B2 (en) * 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP4022891B2 (ja) 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
CN101281913A (zh) * 2005-02-17 2008-10-08 株式会社神户制钢所 显示器和用于制备该显示器的溅射靶
EP1878809B1 (en) * 2005-04-26 2011-02-23 Mitsui Mining and Smelting Co., Ltd. ELEMENT STRUCTURE USING A Al-Ni-B ALLOY WIRING MATERIAL
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) * 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Also Published As

Publication number Publication date
KR101124831B1 (ko) 2012-03-26
TW201003923A (en) 2010-01-16
CN101918888A (zh) 2010-12-15
US20110008640A1 (en) 2011-01-13
CN101918888B (zh) 2013-07-31
WO2009123217A1 (ja) 2009-10-08
TWI434421B (zh) 2014-04-11

Similar Documents

Publication Publication Date Title
KR101124831B1 (ko) 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR101085271B1 (ko) 표시 디바이스용 Ａｌ 합금막, 표시 디바이스 및 스퍼터링 타깃
KR101002521B1 (ko) Ａｌ합금막을 이용한 저접촉 전기 저항형 전극 및 그 제조방법 및 표시 장치
KR20110065564A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
KR101274812B1 (ko) 표시 장치, 이것에 사용하는 Ｃｕ 합금막 및 Ｃｕ 합금 스퍼터링 타깃
KR20100127290A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
KR20080114573A (ko) 표시 장치 및 표시 장치의 제조 방법
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
KR20130063535A (ko) Al 합금막, Al 합금막을 갖는 배선 구조 및 Al 합금막의 제조에 사용되는 스퍼터링 타깃
CN101281913A (zh) 显示器和用于制备该显示器的溅射靶
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP2010134458A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009010053A (ja) 表示装置およびスパッタリングターゲット
JP2010123754A (ja) 表示装置およびその製造方法
KR100799824B1 (ko) 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스
JP2010239112A (ja) 表示装置用Ａｌ合金膜、表示装置および該表示装置の製造方法、ならびにＡｌ合金スパッタリングターゲット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8