CN111199913B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN111199913B
CN111199913B CN201910541788.XA CN201910541788A CN111199913B CN 111199913 B CN111199913 B CN 111199913B CN 201910541788 A CN201910541788 A CN 201910541788A CN 111199913 B CN111199913 B CN 111199913B
Authority
CN
China
Prior art keywords
layer
conductive layer
substrate
electronic device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910541788.XA
Other languages
English (en)
Other versions
CN111199913A (zh
Inventor
何家齐
翁铭彦
李宜音
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to US16/672,859 priority Critical patent/US11145600B2/en
Publication of CN111199913A publication Critical patent/CN111199913A/zh
Application granted granted Critical
Publication of CN111199913B publication Critical patent/CN111199913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832Multiple layers

Abstract

本发明一些实施例提供一种电子装置。该电子装置包含第一基板、多层电极、第二基板和工作介质。多层电极设置于第一基板上,该多层电极包含第一导体层、设置于第一导体层上的第二导体层及设置于第二导体层上的第三导体层;第二基板面向第一基板;工作介质设置于第一基板与第二基板之间。其中,第二导体层的电动势介于第一导体层的电动势与第三导体层的电动势之间。

Description

电子装置
技术领域
本发明是有关于电子装置,且特别是有关于一种具有多层电极的电子装置。
背景技术
随着数字科技的发展,电子装置已被广泛地应用在日常生活的各个层面中,例如其已广泛应用于电视、笔记本电脑、计算机、移动电话、智能型手机等现代化信息设备,且此电子装置不断朝着轻、薄、短小及时尚化方向发展。
当以多层堆栈的金属层形成电子装置的电极时,会因为金属间的活性不同,导致在蚀刻金属层形成电极时,活性大的金属产生缺口,使得目前的电子装置的信赖性测试尚未能令人满意。因此,需要寻求新的电子装置。
发明内容
本发明一些实施例提供一种电子装置。该电子装置包含第一基板、多层电极、第二基板和工作介质。多层电极设置于第一基板上,该多层电极包含第一导体层、设置于第一导体层上的第二导体层及设置于第二导体层上的第三导体层;第二基板面向第一基板;工作介质设置于第一基板与第二基板之间。其中,第二导体层的电动势介于第一导体层的电动势与第三导体层的电动势之间。
在本发明的一实施例中,该第二导体层包含铜合金,该第三导体层包含铜。
在本发明的一实施例中,该第二导体层的一厚度介于10nm至100nm的范围间。
在本发明的一实施例中,该第三导体层的一厚度介于1μm至4μm的范围间。
在本发明的一实施例中,该第一导体层的材料包含钼钛合金。
在本发明的一实施例中,该第一导体层的一厚度介于5nm至50nm的范围间。
在本发明的一实施例中,该电子装置更包含:一钝化层,设置于该多层电极上。
在本发明的一实施例中,该多层电极借由一单一步骤蚀刻制程形成。
在本发明的一实施例中,该单一步骤蚀刻制程使用一过氧化氢基底的蚀刻剂。
在本发明的一实施例中,该过氧化氢基底的蚀刻剂包含酸、铜腐蚀抑制剂、螯合剂、过氧化氢稳定剂及水。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1为根据本发明的一些实施例的电子装置的剖面示意图。
图2A-2C为根据本发明的一些实施例的形成电子装置的电极及钝化层的各阶段的剖面示意图。
图3A-3B图为比较例的制程的各阶段的剖面示意图。
【符号说明】
100 电子装置
110 第一基板
120 多层电极
121 第一导体层
122 第二导体层
123 第三导体层
130 钝化层
140 第二基板
150 电极
160 钝化层
170 间隔层
180 工作介质
190 蚀刻制程
C 缺口
R 裂痕
S1 表面
S2 表面
T 表面
θ 角度
具体实施方式
以下针对本发明一些实施例的电子装置及其制造方法作详细说明。应了解的是,以下的叙述提供许多不同的实施例或例子,用以实施本发明一些实施例的不同样态。以下所述特定的组件及排列方式仅为简单清楚描述本发明一些实施例。当然,这些仅用以举例而非本发明的限定。此外,在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明一些实施例,不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者,当述及一第一材料层位于一第二材料层上或之上时,包含第一材料层与第二材料层直接接触的情形。或者,亦可能间隔有一或更多其它材料层的情形,在此情形中,第一材料层与第二材料层之间可能不直接接触。
在此,「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的10%之内,且更佳是5%之内,或3%之内,或2%之内,或1%之内,或0.5%之内。在此给定的数量为大约的数量,亦即在没有特定说明「约」、「大约」、「大抵」的情况下,仍可隐含「约」、「大约」、「大抵」的含义。
能理解的是,虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种组件、组成成分、区域、层、及/或部分,这些组件、组成成分、区域、层、及/或部分不应被这些用语限定,且这些用语仅是用来区别不同的组件、组成成分、区域、层、及/或部分。因此,以下讨论的一第一组件、组成成分、区域、层、及/或部分可在不偏离本发明一些实施例的教示的情况下被称为一第二组件、组成成分、区域、层、及/或部分。
除非另外定义,在此使用的全部用语(包含技术及科学用语)具有与此篇发明所属的本领域技术人员所通常理解的相同涵义。能理解的是,这些用语,例如在通常使用的字典中定义的用语,应被解读成具有与相关技术及本发明的背景或上下文一致的意思,而不应以一理想化或过度正式的方式解读,除非在本发明实施例有特别定义。
本发明一些实施例可配合附图一并理解,本发明实施例的附图亦被视为本发明实施例说明的一部分。需了解的是,本发明实施例的附图并未以实际装置及组件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外,附图中的结构及装置是以示意的方式绘示,以便清楚表现出本发明实施例的特征。
在本发明一些实施例中,相对性的用语例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「顶部」、「底部」等等应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用,其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如「连接」、「互连」等,除非特别定义,否则可指两个结构是直接接触,或者亦可指两个结构并非直接接触,其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包含两个结构都可移动,或者两个结构都固定的情况。
值得注意的是,在后文中「基板」一词可包含透明或不透明基板上,或已形成所需组件(例如有源组件,晶体管开关组件)或已覆盖所需的各种膜层于该基板上,不过此处为了简化附图,仅以平整的基板表示的。
参阅图1,图1为根据本发明的一些实施例的电子装置100的剖面示意图。值得注意的是,图1所绘示的电子装置100仅为示例,除了此实施例绘示的组件,电子装置100可更包含其他组件。
如图1所示,电子装置100包含第一基板110。第一基板110可包含非软性基板或软性基板,第一基板110的材料例如可包含玻璃基板、蓝宝石基板、陶瓷基板、塑料基板、或者其他适合的基板,其中塑料基板的材料可为聚酰亚胺(polyimine,PI)、聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚碳酸酯(polycarbonate,PC)、聚醚砜(polyether oxime,PES)、聚对苯二甲酸丁二醇酯(polybutylene terephthalate,PBT)、聚萘二甲酸乙二醇酯(polynaphthalene Ethylene glycolate,PEN)或聚芳酯(polyarylate,PAR)、其他适合的材料或者上述材料的组合,但不限于此。
第一基板110可包含多个有源组件或无源组件(未绘示),有源组件例如薄膜晶体管。上述薄膜晶体管可为例如开关晶体管、驱动晶体管、重置晶体管,或其他薄膜晶体管。在一些实施例,薄膜晶体管包含至少一个半导体层。
上述半导体层包含但不限于非晶硅,例如低温多晶硅(low-temp polysilicon,LTPS)的多晶硅、金属氧化物或其他合适的材料。金属氧化物可包含铟镓锌氧化物(indiumgallium zinc oxide,IGZO)、氧化铟锌(indium zinc oxide,IZO)、铟镓锌锡氧化物(indium gallium zinc tin oxide,IGZTO)其他合适的材料或其组合。例如,在半导体层是铟镓锌氧化物的实施例中,其In、Ga、Zn、O的比可为1:1:1:4,且半导体层亦可包含其他成分。上述半导体层可以被掺杂p型或n型的掺杂质。上述无源组件可包含电感器、电容器或其他组件。本发明并不限于此。
如图1所示,电子装置100包含多层电极120。多层电极120可作为用来驱动工作介质的第一电极。在一些实施例,可对多层电极120执行图案化制程,使得多层电极120具有开口(未绘示),露出第一基板110。在一些实施例,多层电极120包含第一导体层121、第二导体层122及第三导体层123。第一导体层121设置于第一基板110上,第二导体层122设置于第一导体层121上,第三导体层123设置于第二导体层122上。第二导体层122位于第一导体层121与第三导体层123之间。第一导体层121、第二导体层122及/或第三导体层123的材料包含金属及/或合金。在一些实施例,第二导体层122的电动势(chemicall electromotive force)约介于第一导体层121的电动势与第三导体层123的电动势之间。
于一实施例中,第一导体层121若相对于第三导体层123与第一基板110之间有较大粘着性,可根据需求选择第一导体层121做为与第一基板110之间的粘着层,再一实施例中,若对于粘着性的需求度较低时,亦可选择第三导体层123来取代第一导体层121做为与第一基板110之间的粘着层,但上述仅是举例,并非限定,可根据第一基板110、第一导体层121以及第三导体层123实际所选用的材料适配性或其厚度差异性来决定。在一些实施例,第一导体层121的厚度约介于5nm至50nm的范围间(5nm≦第一导体层121的厚度≦50nm)。在一些实施例,为了保有与第一基板110之间有稳定的粘着性,或节省制作第一导体层121的材料,第一导体层121的厚度约介于10nm至30nm的范围间(10nm≦第一导体层121的厚度≦30nm)。在一些实施例,第一导体层121的材料包含钼、钛、钼合金、或其他适合的材料,且不限于此。上述钼合金包含钼化钛(MoTi)、钼化铌(MoNb),且不限于此。上述导体层的厚度可被定义为:沿着第一基板110的法线方向上,导体层的平均厚度(例如测量3至5个厚度值后再去取平均值)或最大厚度,且可例如借由扫描电子显微镜(Scanning ElectronMicroscope,SEM)测量。在一些实施例,当第一基板110具有可挠性时,要先使第一基板110摊平后,在剖面中沿第一基板110的法线方向,测量导体层的平均厚度或最大厚度。
第二导体层122可作为化学势调整层(chemical potential differenceadjustment layer)。第二导体层122是设置来避免电动势差距较大的第一导体层121与第三导体层123直接接触,因此,第二导体层122的材料的电动势约介于第一导体层121的材料的电动势与第三导体层123的材料的电动势之间。在一些实施例,第二导体层122的厚度约介于10nm至100nm的范围间。在一些实施例,为了避免电动势差距较大的第一导体层121与第三导体层123直接接触,或节省制作第二导体层122的材料,第二导体层122的厚度约介于20nm至80nm的范围间,但上述仅是举例,并非限定,其中第二导体层122的厚度选择仍需视第一导体层121与第三导体层123所选定的材料或其厚度来决定。在一些实施例,第二导体层122的材料可包含铜合金或其他适合的材料,且不限于此。
上述铜合金可包含铜-铝合金,例如铝青铜,铝黄铜;铜-硅合金,例如,硅青铜;铜-锡-鏻合金,例如磷青铜;铜-锡-锌合金;铜-锌合金;铜-锌-锡合金;镍-铜合金;或其他适合的合金,且不限于此。
在此,电动势可为标准电极电动势,其评估材料本身接收电子的趋势。若两种材料的电动势差距较大,代表上述两种材料的活性差距较大。此外,材料的电动势是根据其初始状态及最终状态而决定。例如,当铜金属初始状态的氧化数为0,最终状态的氧化数为2+,则在标准环境下,其电动势为-0.340伏特。值得注意的是,不同的材料在不同的环境下,电动势会改变。在本发明实施例,也可在所使用的蚀刻剂的环境下来评估第一导体层121、第二导体层122及第三导体层123的电动势。上述材料的标准电位的测量方式可如下所述:以标准状态下的氢电极作为一个半电池的电极,将测量材料作为另一个半电池的电极,当上述两个半电池发生氧化还原反应时,反应时所测得的电压即为材料的标准电位。于一实施例中,标准状态可以根据国际纯化学和应用化学联合会(IUPAC)所推荐的通用标准状态去定义,也可以是任意选取的一个标准状态,且不限于此。于另一实施例中,半电池的电极可以是一个包含可导电电极、电解质及分离两者而自然形成的双电层结构,且不限于此。
第三导体层123可使用导电性佳,成本较低的金属或合金材料,并可根据第三导体层的电性需求而调整其厚度。在一些实施例,第三导体层123的厚度约小于或等于4μm。在一些实施例,第三导体层123的厚度约介于1.5μm至3μm的范围间。在一些实施例,第三导体层123的材料包含铜或其他适合的材料。
根据贾凡尼效应(galvanic effect),若活性不同的金属接触,将导致氧化还原反应。并且,若活性差距越大,则氧化还原反应越剧烈。在一些实施例,第三导体层123的材料比第一导体层121的材料容易氧化(亦即,第三导体层123的标准电极电动势小于第一导体层121的标准电极电动势)。当活性差距较大的第三导体层123与第一导体层121直接接触的情况下,在形成多层电极120的制程中,会使第三导体层123中与第一导体层121接触的部分被氧化,而形成缺口。上述缺口会造成后续在多层电极120上形成钝化层130时,让钝化层130容易产生裂痕。若产生裂痕,则外界水气变得容易渗透至多层电极120,劣化电子装置100的可靠度(reliability)。关于产生多层电极120的缺口及钝化层130的裂痕将详述于第3A及3B图。
如图1所示,电子装置100包含钝化层130,其顺应性(conformally)地形成在多层电极120上。此外,钝化层130可覆盖一部分的第一基板110的上表面,并由第一基板110的上表面延伸至多层电极120的上表面。钝化层130具有与多层电极120的侧表面大抵上平行的表面S1,及与第一基板110上表面大抵上平行的表面S2。在一些实施例,由表面S1与表面S2构成的夹角θ约介于30度至70度的范围间(30o≦θ≦70o)。在一些实施例,钝化层130的材料包含绝缘材料。钝化层130可包含氮化硅、二氧化硅、或氮氧化硅,且不限于此。在一些实施例,钝化层130的厚度约介于50nm至1um之间。关于形成多层电极120及钝化层130的制程细节,将在后续描述。
如图1所示,电子装置100包含第二基板140。第二基板140面向第一基板110。第二基板140可包含非软性基板或软性基板,第二基板140的材料例如可包含玻璃基板、蓝宝石基板、陶瓷基板、塑料基板、或者其他适合的基板,其中塑料基板的材料可为聚酰亚胺、聚乙烯对苯二甲酸酯、聚碳酸酯、聚醚砜、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯或聚芳酯、其他适合的材料、或其组合,但不限于此。
电子装置100亦包含电极150,电极150设置在第二基板140上。电极150可作为用来驱动工作介质的第二电极。在一些实施例,电极150包含金属材料。上述金属材料包含钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、银(Ag)、钨(W)、金(Au)、铬(Cr)、镍(Ni)、铂(Pt)、铱(Ir)、铑(Rh)、铟(In)、铋(Bi)、上述的合金,且不限于此。在一些实施例,电极150可为单层结构或多层结构。在一些实施例,电极150的结构可与多层电极120的结构相同或相似,但本发明并不限于此。例如,电极150可为钼/铜合金/铜、钛/铜合金/铜、钼合金/铜合金/铜的多层结构、其他适合的结构,且不限于此。
如图1所示,电子装置100包含钝化层160,其顺应性地形成在电极150上。在一些实施例,钝化层160的材料包含绝缘材料。钝化层160可包含氮化硅、二氧化硅、或氮氧化硅,且不限于此。
此外,电子装置100包含间隔层170。间隔层170用来支撑第一基板110与第二基板140。间隔层170的材料包含聚酰亚胺、聚对苯二甲酸乙二醇酯、聚乙烯、聚醚砜、聚碳酸酯、聚甲基丙烯酸甲酯、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯、玻璃、丙烯酸基聚合物、硅氧烷基聚合物,光阻、任何其他合适的材料。
在一些实施例,电子装置100可为显示设备、天线装置、感测装置或者是拼接装置,但不以此为限。电子装置100也可为具有可弯折或可挠式电子装置。于一些实施例中,电子装置100可应用于液晶显示器,因此电子装置100则可包含工作介质180,其设置于第一基板110及第二基板140之间。在一些实施例,工作介质180可为一液晶层,此液晶层的材料可包含向列型(nematic)液晶、层列型(smectic)液晶、胆固醇(cholesteric)液晶、蓝相(Bluephase)液晶或其它任何适合的液晶材料用以使该电子装置100具有显示功能,但不以此为限,另外上述液晶显示器可为扭转向列(Twisted Nematic,TN)型液晶显示器、超扭转向列(Super Twisted Nematic,STN)型液晶显示器、双层超扭转向列(Double layer SuperTwisted Nematic,DSTN)型液晶显示器、垂直配向(Vertical Alignment,VA)型液晶显示器、水平电场效应(In-Plane Switching,IPS)型液晶显示器、胆固醇(Cholesteric)型液晶显示器、蓝相(Blue Phase)型液晶显示器、边际电场效应(FFS)型液晶显示器、或其它任何适合的液晶显示器,但不以此为限。
在本发明一些实施例中,电子装置100亦可包含有机发光二极管(organic lightemitting diode,OLED)显示设备或无机发光二极管(inorganic light emitting diode)显示设备(未绘示),其中有机发光二极管可包含上电极、下电极及形成在上述两者之间的有机发光层,而无机发光二极管则可包含量子点发光二极管(quantum dot lightemitting diode,Q-LED)、微型发光二极管(micro LED)或次毫米发光二极管(mini LED),其中微型二极管或次毫米发光二极管的发光材料可包含荧光(fluorescence)、磷光(phosphor)或其他适合的材料或其上述材料的任意排列组合,但不以此为限。
在本发明另一些实施例中,电子装置100可为天线装置,例如是液晶天线装置,但不以此为限。电子装置100也可为拼接装置,例如是显示器拼接装置或天线拼接装置,但不以此为限。需注意的是,电子装置可为前述的任意排列组合,但不以此为限。
上述上电极及/或下电极的材料可包含透明导电材料,例如为铟锡氧化物(ITO)、氧化锡(SnO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锑锡(ATO)、氧化锑锌(AZO)、上述的组合或其它任何适合的透明导电材料。此外,上电极及/或下电极的材料亦可包含金属,例如铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金。
有机发光层可为单层结构,其可为发光层(emitting layer,EML)、电洞注入层(hole injection layer,HIL)、电洞传输层(hole transport layer,HTL)、电子注入层(electron injection layer,EIL)与电子传输层(electron transport layer,ETL)的其中一者。在另一些实施例中,有机发光层可为多层结构,其由电洞注入层、电洞传输层、电子注入层、电子传输层所构成。在又另一些实施例中,有机发光层亦可由发光层、电洞注入层、电洞传输层、电子注入层、电子传输层所构成。
参阅图2A-2C,其绘示本发明的一些实施例的形成多层电极120及钝化层130的制程各阶段的剖面示意图。参阅图2A,可借由沉积制程在第一基板110上依序形成第一导体层121、第二导体层122及第三导体层123。沉积制程包含电镀、原子层沉积、化学气相沉积、物理气相沉积,或上述的组合,且不限于此。
参阅图2B,执行蚀刻制程190,图案化第一导体层121、第二导体层122及第三导体层123,以形成多层电极120。在一些实施例,蚀刻制程190为单一步骤蚀刻制程。更具体而言,第一导体层121、第二导体层122及第三导体层123是借由一个蚀刻制程而图案化形成多层电极120。在一些实施例,蚀刻制程190使用包含了以过氧化氢为基底的蚀刻剂。上述过氧化氢基底的蚀刻剂包含过氧化氢、酸、铜腐蚀抑制剂、螯合剂、过氧化氢稳定剂、水及其他适合的成分。
上述酸可包含有机酸,有机酸可为甲酸、醋酸、丙酸、丁酸、戊酸、丙二酸、丁二酸、戊二酸、己二酸、苯甲酸、反丁烯二酸、马来酸、甘油酸、乳酸、乙醇酸、苹果酸、叔戊酸、丙酮酸、酒石酸、柠檬酸、葡萄糖酸、N-(2-羧乙基)亚氨基二乙酸、N-羟乙基亚氨二乙酸、二乙烯三胺五醋酸、亚氨基二乙酸、离氨酸、丝胺酸、精氨酸、组氨酸其中之一或其组合。
上述过氧化氢稳定剂可包含苯基脲(phenyl urea)、丙烯基脲(acryl urea)、1,3-二甲基脲(1,3-dimethylurea)、硫脲等脲是过氧化氢安定剂;或者苯基乙酰胺乙酸(phenylacetamidoacetic acid)、苯基乙二醇(phenylethylene glycol)、苯酚磺酸(phenolsulfonic acid),且不限于此。
上述铜腐蚀抑制剂可为分子内包含选自氧、硫和氮中的一种以上的杂原子的杂环化合物,例如恶唑(oxazole),咪唑(imidazole)、吡唑(pyrazole)、三唑(triazole)、四唑(tetrazole)、5-氨基四唑(5-aminotetrazole)、甲基四唑(methyltetrazole)、呱嗪(piperazine)、甲基呱嗪(methylpiperazine)、羟基乙基呱嗪(hydroxyethylpiperazine)、苯并咪唑(benzimidazole)、苯并吡唑(benzpyrazole)、甲基苯并三唑(tolutriazole)、氢甲基苯并三唑(hydrotolutriazole)或羟基甲基苯并三唑(hydroxytolutriazole),且不限于此。
上述螯合剂可具有下列官能基:羧酸、二羧酸、多聚羧酸、胺基酸、胺、二胺或多元胺,且不限于此。
由于贾凡尼效应,当互相接触的两个金属层的活性差距太大时,会加速较容易氧化的金属的腐蚀速度。在这样的情况下进行金属层的蚀刻,容易氧化的金属层会产生缺口。在一些实施例,在第一导体层121及第三导体层123之间形成电动势约介于两者之间的第二导体层122,使相邻两层的金属层的电动势差距变小,因此抑制较容易氧化的金属层的氧化速度,而抑制缺口的形成。如图2B所示,多层电极120可具有实质上连续平滑的表面T。在一些实施例,多层电极不具有缺口。更具体而言,执行蚀刻制程190后,第一导体层121、第二导体层122、第三导体层123三层金属层实质上不具有缺口。
在一些实施例,第二导体层122的电动势与第一导体层121电动势的差值可约介于0至1伏特之间;第二导体层122的电动势与第三导体层123电动势的差值可约介于0至1伏特之间。在一些实施例,第二导体层122的电动势与第一导体层121电动势的差值可约介于0至0.5伏特之间;第二导体层122的电动势与第三导体层123电动势的差值可约介于0至0.5伏特之间。当相邻两层材料的电动势的差距越小时,则越能避免活性高的金属被腐蚀。在一些实施例,第二导体层122的电动势可约介于-0.5伏特至0.5伏特之间。当第二导体层122与第一导体层121或第三导体层123的电动势的差值约介于上述范围,可减缓导体层的腐蚀。
参阅图2C,借由沉积制程,在多层电极120上形成钝化层130。钝化层130可借由原子层沉积、化学气相沉积、物理气相沉积或其他制程形成。在一些情况,如果多层电极120具有缺口,在沉积钝化层130的过程会产生裂痕。在本发明实施例,由于多层电极120提供一平滑、未有缺口的表面T使钝化层130沉积于其上,因此钝化层130内不会产生裂痕。当钝化层130的厚度较薄时,亦不会因裂痕的产生而让水气渗入多层电极120。因此,形成第二导体层122于第一导体层121与第三导体层123之间,有助于提升电子装置100的可靠度。
参阅图3A和3B,其绘示比较例的形成电极与钝化层的制程各阶段的剖面示意图。如图3A所示,若未形成第二导体层122,让电动势差距较大的第一导体层121与第三导体层123直接接触,则在蚀刻制程190后,会让活性较大的第三导体层123产生缺口C于第一导体层121与第三导体层123的界面。
接下来,如图3B所示,形成钝化层130后,会产生裂痕R。在一些情况下,若钝化层130的厚度较薄,裂痕R会由钝化层130的表面延伸至第三导体层123的缺口C处,导致电子装置的可靠度劣化。
本发明实施例所述的电子装置,可具有至少一个多层电极。上述多层电极包含第一导体层、第三导体层及位于上述两者之间的第二导体层。第二导体层的电动势的范围约介于第一导体层与第三导体层的电动势之间。上述多层电极可作为用来驱动工作介质的第一电极或第二电极。在一些实施例,第一电极及第二电极皆可由多层电极构成。在一些实施例,形成了第一导体层及第二导体层,可避免第三导体层脱落,并抑制第三导体层的腐蚀。因此,形成在多层电极上的钝化层内不会产生裂痕,借此改善了电子装置的可靠度。
在一些实施例,可使用本发明实施例所述的多层电极作为驱动其他组件的电极,本发明并不以此为限。值得注意的是,本发明实施例亦可应用于各种显示器、感测装置、天线装置或其他装置。电子装置亦可例如为拼接式电子装置,本发明并不限于此。
虽然本发明的实施例及其优点已揭露如上,但应该了解的是,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作更动、替代与润饰。此外,本发明的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤,任何本领域技术人员可从本发明一些实施例的揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤,只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明一些实施例使用。因此,本发明的保护范围包含上述制程、机器、制造、物质组成、装置、方法及步骤。另外,每一权利要求构成个别的实施例,且本发明的保护范围也包含各个权利要求及实施例的组合。

Claims (9)

1.一种电子装置,包含:
一第一基板;
一多层电极,设置于该第一基板上,该多层电极包含:
一第一导体层;
一第二导体层,设置于该第一导体层上;以及
一第三导体层,设置于该第二导体层上;
一第二基板,面向该第一基板;以及
一工作介质,设置于该第一基板与该第二基板之间,
其中,该第二导体层包含铜合金,该第三导体层包含铜,该第二导体层的一电动势介于该第一导体层的一电动势与该第三导体层的一电动势之间。
2.如权利要求1所述的电子装置,其特征在于,该第二导体层的一厚度介于10nm至100nm的范围间。
3.如权利要求1所述的电子装置,其特征在于,该第三导体层的一厚度介于1μm至4μm的范围间。
4.如权利要求1所述的电子装置,其特征在于,该第一导体层的材料包含钼钛合金。
5.如权利要求4所述的电子装置,其特征在于,该第一导体层的一厚度介于5nm至50nm的范围间。
6.如权利要求1所述的电子装置,更包含:
一钝化层,设置于该多层电极上。
7.如权利要求1所述的电子装置,其特征在于,该多层电极借由一单一步骤蚀刻制程形成。
8.如权利要求7所述的电子装置,其特征在于,该单一步骤蚀刻制程使用一过氧化氢基底的蚀刻剂。
9.如权利要求8所述的电子装置,其特征在于,该过氧化氢基底的蚀刻剂包含酸、铜腐蚀抑制剂、螯合剂、过氧化氢稳定剂及水。
CN201910541788.XA 2018-11-20 2019-06-21 电子装置 Active CN111199913B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/672,859 US11145600B2 (en) 2018-11-20 2019-11-04 Electronic device with multilayer electrode and methods for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862769611P 2018-11-20 2018-11-20
US62/769,611 2018-11-20

Publications (2)

Publication Number Publication Date
CN111199913A CN111199913A (zh) 2020-05-26
CN111199913B true CN111199913B (zh) 2022-09-06

Family

ID=70745871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910541788.XA Active CN111199913B (zh) 2018-11-20 2019-06-21 电子装置

Country Status (1)

Country Link
CN (1) CN111199913B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567145B1 (en) * 1999-03-26 2003-05-20 Hitachi, Ltd. Liquid crystal display device having conductive lines formed with amorphous oxide conductive layer on metal layer and method of fabrication thereof
CN101335203A (zh) * 2007-06-26 2008-12-31 株式会社神户制钢所 层叠构造及其制造方法
CN101901878A (zh) * 2009-06-01 2010-12-01 三星移动显示器株式会社 有机发光二极管
CN101918888A (zh) * 2008-03-31 2010-12-15 株式会社神户制钢所 显示装置、其制造方法及溅射靶

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730958B2 (ja) * 2002-12-25 2006-01-05 鹿児島日本電気株式会社 積層膜のパターン形成方法及び積層配線電極

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567145B1 (en) * 1999-03-26 2003-05-20 Hitachi, Ltd. Liquid crystal display device having conductive lines formed with amorphous oxide conductive layer on metal layer and method of fabrication thereof
CN101335203A (zh) * 2007-06-26 2008-12-31 株式会社神户制钢所 层叠构造及其制造方法
CN101918888A (zh) * 2008-03-31 2010-12-15 株式会社神户制钢所 显示装置、其制造方法及溅射靶
CN101901878A (zh) * 2009-06-01 2010-12-01 三星移动显示器株式会社 有机发光二极管

Also Published As

Publication number Publication date
CN111199913A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
US10916185B1 (en) Array substrate, display panel, display device and array-substrate manufacturing method
US8143115B2 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US11398505B2 (en) Display substrate and manufacturing method thereof, display panel, and display device
CN114975635A (zh) 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8304778B2 (en) Thin film transistor and pixel structure having the thin film transistor
CN104157693A (zh) 氧化物薄膜晶体管及其制造方法
TW201238053A (en) Oxide semiconductor thin film transistor, and method of manufacturing the same
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
TW200616079A (en) Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
CN110061059B (zh) 薄膜晶体管及其制造方法
US10723946B2 (en) Etchant and method of manufacturing display device by using the same
CN104752420A (zh) 显示设备的抗静电装置及其制造方法
US9318510B2 (en) Metal wire, thin-film transistor substrate and method for manufacturing a thin-film transistor substrate
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
TWI559519B (zh) 電阻式記憶體
JP2013214537A (ja) 半導体装置
CN101771072A (zh) 主动元件阵列基板及其制作方法
CN110416253B (zh) 一种柔性显示面板及柔性显示装置
CN111199913B (zh) 电子装置
CN102254928B (zh) 像素结构及电性桥接结构
CN105304720A (zh) 薄膜晶体管
US11145600B2 (en) Electronic device with multilayer electrode and methods for manufacturing the same
CN109811344B (zh) 蚀刻剂组合物和使用该蚀刻剂组合物制造显示装置的方法
CN113410274A (zh) 一种显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant