CN107359115A - 焊盘的形成方法 - Google Patents

焊盘的形成方法 Download PDF

Info

Publication number
CN107359115A
CN107359115A CN201710597660.6A CN201710597660A CN107359115A CN 107359115 A CN107359115 A CN 107359115A CN 201710597660 A CN201710597660 A CN 201710597660A CN 107359115 A CN107359115 A CN 107359115A
Authority
CN
China
Prior art keywords
layer
polymer
opening
polymer layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710597660.6A
Other languages
English (en)
Inventor
陈幸
邹浩
丁振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201710597660.6A priority Critical patent/CN107359115A/zh
Publication of CN107359115A publication Critical patent/CN107359115A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种焊盘的形成方法,包括在衬底上依次形成金属层、阻挡层和介质层;刻蚀所述介质层,形成第一开口,此时在所述第一开口的侧壁上形成了含碳、氧、氟和硅等元素的第一聚合物层,成分比较单一,容易去除;此时先去除所述第一开口侧壁的第一聚合物层,避免与后续生成的第二聚合物层混杂,再刻蚀所述第一开口底部的阻挡层,形成第二开口,以暴露出所述金属层,在刻蚀所述阻挡层时,会在所述第二开口的侧壁上形成第二聚合物层,所述第二聚合物层为阻挡层材料的聚合物,由于第一聚合物层已经被去掉,所述第二聚合物层的成分也比较单一,后续比较容易去除,提高了晶圆的良率。

Description

焊盘的形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种焊盘的形成方法。
背景技术
在半导体制造领域,当集成电路制造完成以后,通常会在晶圆的互连结构层上方形成焊盘(Pad),焊盘与内部电路电性连接以作为内部电路与外部信号电路间的界面。
但现有的晶圆形成焊盘后会产生缺陷,导致晶圆的良率降低。
发明内容
本发明的目的在于提供一种焊盘的形成方法,以解决现有技术中晶圆产生缺陷,良率降低等问题。
为了达到上述目的,本发明提供了一种焊盘的形成方法,包括:
提供衬底,在所述衬底上依次形成金属层、阻挡层、和介质层;
刻蚀所述介质层,形成第一开口,所述第一开口的侧壁上形成有第一聚合物层;
去除所述第一聚合物层;
刻蚀所述第一开口底壁的阻挡层,形成第二开口,暴露出所述金属层,所述第二开口的侧壁形成有第二聚合物层;
去除所述第二聚合物层;
可选的,在所述介质层上涂覆光刻胶并进行曝光,以形成图形化的掩模层;
以所述掩模层为掩模,采用干法刻蚀的方法刻蚀所述介质层,形成第一开口,在所述第一开口的侧壁上形成包含碳、氟、氧和硅的第一聚合物层;
可选的,采用干法刻蚀的方法去除所述第一聚合物层;
可选的,干法刻蚀去除所述第一聚合物层采用的刻蚀气体包括氧气;
可选的,去除所述第二聚合物层包括:
采用湿法刻蚀的方法去除所述第二聚合物层;
采用去离子水进行清洗;
可选的,湿法刻蚀以去除所述第二聚合物层采用的刻蚀溶剂包括磷酸氢二钠;
可选的,所述阻挡层的材料包括氮化钛、氮化钽、氮化钨、钽硅氮和钛钨中的一种或多种;
可选的,所述介质层的材料包括正硅酸乙酯、硅烷和氧化硅中的一种或多种;
可选的,所述第二聚合物层包括金属材料的聚合物。
发明人发现,现有的焊盘形成方法包括提供具有顶层金属层的衬底,在顶层金属层上形成阻挡层和氧化层,然后通过第一步刻蚀氧化层形成一开口,此时在开口的侧壁上会形成第一聚合物,所述第一聚合物中主要含碳、氟、氧和硅中的一种或多种,再采用第二步刻蚀刻蚀开口内的阻挡层,此时会在开口侧壁上形成第二聚合物,由于所述阻挡层通常会采用具有高熔点的难熔金属制成,所述第二聚合物中会掺杂难熔金属材料的聚合物,再与第一聚合物层中的聚合物混杂在一起,成分非常复杂,导致后续无法去除,所述聚合物中的含氟成分会与顶层金属层在空气中发生化学反应,导致晶圆产生缺陷,良率降低。
在本发明提供的焊盘的形成方法中,包括在衬底上依次形成金属层、阻挡层、和介质层;刻蚀所述介质层,形成第一开口,此时在所述开口的侧壁上会形成含碳、氧、氟和硅等元素的第一聚合物层,成分比较单一,容易去除;此时先去除所述第一开口侧壁的第一聚合物层,避免与后续生成的第二聚合物层混杂,再刻蚀所述第一开口底壁的阻挡层,形成第二开口,暴露出所述金属层,在刻蚀所述阻挡层时,会在所述第二开口的侧壁形成第二聚合物层,为了防止金属层的扩散,所述阻挡层通常会采用具有高熔点的难熔金属制成,所述第二聚合物层为阻挡层材料的聚合物,由于第一聚合物层已经被去掉,所述第二聚合物层的成分也比较单一,后续比较容易去除。将所述第二聚合物层去除后避免了成分复杂的聚合物中的含氟成分与金属层在空气中发生化学反应,防止晶圆产生缺陷,提高了晶圆的良率。
附图说明
图1为实施例提供的焊盘的形成方法的示意图;
图2-图6为使用所述焊盘的形成方法形成的半导体结构的剖面示意图;
其中,1-衬底,2-金属层,3-阻挡层,4-介质层,5-掩模层,6-第一开口,61-第一聚合物层,7-第二开口,71-第二聚合物层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人发现,现有的一种焊盘形成方法包括提供具有顶层金属层的衬底,在顶层金属层上形成阻挡层和氧化层,然后通过第一步刻蚀刻蚀氧化层形成一开口,此时在开口的侧壁上会形成第一聚合物,所述第一聚合物中主要含碳、氟、氧和硅中的一种或多种,再采用第二步刻蚀刻蚀开口内的阻挡层,此时会在开口侧壁上形成第二聚合物,由于所述阻挡层通常会采用具有高熔点的难熔金属制成,所述第二聚合物中会掺杂难熔金属材料的聚合物,再与第一聚合物层中的聚合物混杂在一起,成分非常复杂,导致后续无法去除,所述聚合物中的含氟成分会与顶层金属层在空气中发生化学反应,导致晶圆产生缺陷,良率降低。
因此,本申请的核心思想在于,提供一种焊盘的形成方法,包括在衬底上依次形成金属层、阻挡层、和介质层;刻蚀所述介质层,形成第一开口,此时在所述开口的侧壁上会形成含碳、氧、氟和硅等元素的第一聚合物层,成分比较单一,容易去除;此时先去除所述第一开口侧壁的第一聚合物层,避免与后续生成的第二聚合物层混杂,再刻蚀所述第一开口底壁的阻挡层,形成第二开口,以暴露出所述金属层,在刻蚀所述阻挡层时,会在所述第二开口的侧壁形成第二聚合物层,为了防止金属层的扩散,所述阻挡层通常会采用具有高熔点的难熔金属制成,所述第二聚合物层为阻挡层材料的聚合物,由于第一聚合物层已经被去掉,所述第二聚合物层的成分也比较单一,后续比较容易去除。将所述第二聚合物层去除后避免了成分复杂的聚合物中的含氟成分与金属层在空气中发生化学反应,防止晶圆产生缺陷,提高了晶圆的良率。
具体的,参阅图1,其为实施例提供的焊盘的形成方法的示意图,如图1所示,所述焊盘的形成方法包括:
S1:提供衬底,在所述衬底上依次形成金属层、阻挡层、和介质层;
S2:刻蚀所述介质层,形成第一开口,所述第一开口的侧壁上形成有第一聚合物层;
S3:去除所述第一聚合物层;
S4:刻蚀所述开口底壁的阻挡层,形成第二开口,暴露出所述金属层,所述第二开口的侧壁形成有第二聚合物层;
S5:去除所述第二聚合物层。
其中,所述第一聚合物层主要含碳、氧、氟和硅等元素,成分比较单一,容易去除,刻蚀所述第一开口侧壁的第一聚合物层和所述开口底壁的阻挡层,,形成第二开口,暴露出所述金属层,在刻蚀所述阻挡层时,会在所述第二开口的侧壁形成第二聚合物层,为了防止金属层的扩散,所述阻挡层通常会采用具有高熔点的难熔金属制成,所述第二聚合物层为阻挡层材料的聚合物,由于第一聚合物层已经被去掉,所述第二聚合物层的成分也比较单一,后续比较容易去除,将所述第二聚合物层去除后避免了成分复杂的聚合物中的含氟成分与金属层在空气中发生化学反应,导致晶圆产生缺陷。本发明提供的方法避免了第一聚合物层和第二聚合物层混杂后,造成聚合物成分复杂,难以去除的问题,提高了晶圆的良率。
参阅图2,提供衬底1,所述衬底1内形成有金属互连结构。采用化学气相沉积、物理气相沉积或原子层沉积在所述衬底1上依次形成金属层2、阻挡层3和介质层4。
在所述衬底1上形成金属层2,所述金属层2的材料可以为铝、银、铜和金中的一种或多种,综合对比所述金属层材料的电阻率、在衬底1上的附着性、扩散率等原因,本实施例中,所述金属层2的材料为铝。本实施例中的金属层2的厚度较大,可以在5000埃-20000埃之间,例如是7000埃、10000埃、12000埃、15000埃、18000埃等,优选的,所述金属层2的厚度为14500埃,较大厚度的金属层2可以保证相应的低电阻和高可靠性。然而,由于金属层2较厚,也造成后续需要用较厚的介质层4覆盖。而较厚的介质层4也导致后续刻蚀过程中需要进行较久的刻蚀,被刻蚀掉的介质层4的总厚度也比较多。
在所述金属层2上形成所述阻挡层3,所述阻挡层3覆盖所述金属层2,以阻止层上下的材料相互混合或结尖刺的问题,所述阻挡层3的材料可以是金属或金属塞,优选的,所述阻挡层3的材料包括氮化钛、氮化钽、氮化钨、钽硅氮和钛钨中的一种或多种,本实施例中,所述阻挡层3的材料为氮化钽。所述阻挡层3的厚度在200埃-800埃之间,例如是300埃、400埃、500埃、600埃、700埃等,本实施例中,所述阻挡层3的厚度为750埃,其厚度既能够保证防止金属层2的铝材料扩散到后续要形成的介质层4中,又能够保证阻挡层2的厚度不会太大,防止后续形成第一开口6后难以刻蚀去除干净。
在所述阻挡层3上形成所述介质层4,所述介质层4覆盖所述阻挡层3,所述介质层4可以为复合结构层,本实施例中,介质层4可以采用三步形成,第一步采用正硅酸乙酯为前驱物,并且可以用化学气相沉积法形成的第一层。这种用正硅酸乙酯为前驱物并用化学气相沉积法形成的第一层具有低应力的优点,从而防止一开始形成的部分介质层4应力太大,或者说防止一开始就采用大应力的沉积方法形成介质层4,形成应力低的部分介质层4,降低了介质层4发生形变的几率;第二步采用高密度等离子体化学气相淀积方法形成第二层,所述第二层的厚度主要是由金属层2的厚度决定的。而高密度等离子体化学气相淀积方法具有很好的沟槽填充能力,并且形成的膜层结构致密,绝缘效果好,但是这种方法成本较高;第三步可以采用正硅酸乙酯为前驱物,并且可以采用化学气相沉积法形成第三层,形成第三层以保证整个介质层4的总厚度满足设计需求,从而使介质层4能够起到保护相应器件的作用。同时,第三层除了具有低应力的优点,而且其形成成本低,节省了整个工艺的成本。优选的,所述介质层4的厚度20000埃-40000埃,例如是23000埃、26000埃、30000埃、35000埃、38000埃等,本实施例中,所述介质层4的厚度为32500埃。
在所述介质层4上涂覆光刻胶,曝光并进行光刻,以形成图案化的掩模层5。请参阅图3,以所述掩模层5为掩模,采用干法刻蚀的方法刻蚀所述介质层4,采用的刻蚀气体为四氟化碳(CF4)等碳氟化合物,形成第一开口6,所述第一开口6的侧壁上形成有第一聚合物层61,所述第一聚合物层61是在刻蚀过程中由光刻胶中的碳转化而来,并与刻蚀气体(如CF4)和刻蚀生成物结合在一起而形成的,所述第一聚合物层61为碳、氟、氧和硅中的一种或多种的聚合物,会影响器件的成品率和可靠性。
请继续参阅图4,采用干法刻蚀的方法去除所述第一开口6侧壁的第一聚合物层61和所述介质层4上的掩模层5,优选的,所述干法刻蚀采用的刻蚀气体为氧气,其对所述第一聚合物层61和掩模层5具有高选择比,能够做到快速去除第一聚合物层61和掩模层5,而对阻挡层3没有影响。
请接着参阅图5,继续采用干法刻蚀的方法刻蚀所述第一开口6底壁的阻挡层3,采用的刻蚀气体为四氯化碳(CCl4)和氮气的混合物,或者氯气和氩气(Ar),形成第二开口7,暴露出所述金属层2,所述第二开口7的侧壁形成有第二聚合物层71;此时第二开口7内壁形成的第二聚合物层71为含阻挡层金属材料的聚合物,本实施例中,所述第二聚合物层71为含钽的聚合物,由于第一聚合物层61已经被去除,所述第二聚合物层71的成分相对来说比较单一,容易去除。
最后请参阅图6,采用湿法刻蚀的方法去除所述第二聚合物层71,湿法刻蚀采用的刻蚀溶剂为磷酸氢二钠(DSP)等金属洗净剂,再采用去离子水进行清洗,以完全去除第二聚合物层71和其他杂质。
综上,在本发明实施例提供的焊盘的形成方法中,具有如下的优点:包括在衬底上依次形成金属层、阻挡层、和介质层;刻蚀所述介质层,形成第一开口,此时在所述开口的侧壁上会形成含碳、氧、氟和硅等元素的第一聚合物层,成分比较单一,容易去除;此时先去除所述第一开口侧壁的第一聚合物层,避免与后续生成的第二聚合物层混杂,再刻蚀所述第一开口底壁的阻挡层,形成第二开口,暴露出所述金属层,在刻蚀所述阻挡层时,会在所述第二开口的侧壁形成第二聚合物层,为了防止金属层的扩散,所述阻挡层通常会采用具有高熔点的难熔金属制成,所述第二聚合物层为阻挡层材料的聚合物,由于第一聚合物层已经被去掉,所述第二聚合物层的成分也比较单一,后续比较容易去除。将所述第二聚合物层去除后避免了成分复杂的聚合物中的含氟成分与金属层在空气中发生化学反应,防止晶圆产生缺陷,提高了晶圆的良率。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (9)

1.一种焊盘的形成方法,其特征在于,包括:
提供衬底,在所述衬底上依次形成金属层、阻挡层和介质层;
刻蚀所述介质层,形成第一开口,在所述第一开口的侧壁上形成第一聚合物层;
去除所述第一聚合物层;
继续刻蚀所述第一开口底部的阻挡层,形成第二开口,暴露出所述金属层,在所述第二开口的侧壁上形成有第二聚合物层;
去除所述第二聚合物层。
2.如权利要求1所述的焊盘的形成方法,其特征在于,刻蚀所述介质层,形成第一开口包括:
在所述介质层上涂覆光刻胶并进行曝光,以形成图形化的掩模层;
以所述掩模层为掩模,采用干法刻蚀的方法刻蚀所述介质层,形成第一开口,在所述第一开口的侧壁上形成包含碳、氟、氧和硅的第一聚合物层。
3.如权利要求1所述的焊盘的形成方法,其特征在于,采用干法刻蚀的方法去除所述第一聚合物层。
4.如权利要求3所述的焊盘的形成方法,其特征在于,干法刻蚀去除所述第一聚合物层采用的刻蚀气体包括氧气。
5.如权利要求1所述的焊盘的形成方法,其特征在于,去除所述第二聚合物层包括:
采用湿法刻蚀的方法去除所述第二聚合物层;
采用去离子水进行清洗。
6.如权利要求5所述的焊盘的形成方法,其特征在于,湿法刻蚀以去除所述第二聚合物层采用的刻蚀溶剂包括磷酸氢二钠。
7.如权利要求1所述的焊盘的形成方法,其特征在于,所述阻挡层的材料包括氮化钛、氮化钽、氮化钨、钽硅氮和钛钨中的一种或多种。
8.如权利要求1所述的焊盘的形成方法,其特征在于,所述介质层的材料包括正硅酸乙酯、硅烷和氧化硅中的一种或多种。
9.如权利要求1所述的焊盘的形成方法,其特征在于,所述第二聚合物层包括金属材料的聚合物。
CN201710597660.6A 2017-07-20 2017-07-20 焊盘的形成方法 Pending CN107359115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710597660.6A CN107359115A (zh) 2017-07-20 2017-07-20 焊盘的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710597660.6A CN107359115A (zh) 2017-07-20 2017-07-20 焊盘的形成方法

Publications (1)

Publication Number Publication Date
CN107359115A true CN107359115A (zh) 2017-11-17

Family

ID=60286206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710597660.6A Pending CN107359115A (zh) 2017-07-20 2017-07-20 焊盘的形成方法

Country Status (1)

Country Link
CN (1) CN107359115A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021000501A1 (zh) * 2019-07-02 2021-01-07 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979800A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 集成电路中厚金属电感的制作方法
CN101465303A (zh) * 2007-12-21 2009-06-24 华邦电子股份有限公司 焊垫开口的形成方法
CN101506954A (zh) * 2006-10-16 2009-08-12 三井金属鉱业株式会社 配线用层叠膜及配线电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979800A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 集成电路中厚金属电感的制作方法
CN101506954A (zh) * 2006-10-16 2009-08-12 三井金属鉱业株式会社 配线用层叠膜及配线电路
CN101465303A (zh) * 2007-12-21 2009-06-24 华邦电子股份有限公司 焊垫开口的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021000501A1 (zh) * 2019-07-02 2021-01-07 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Similar Documents

Publication Publication Date Title
US6617244B2 (en) Etching method
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US11011421B2 (en) Semiconductor device having voids and method of forming same
CN102082114B (zh) 双大马士革结构的形成方法
JP2007109894A (ja) 半導体装置及びその製造方法
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
JP2001223269A (ja) 半導体装置およびその製造方法
CN107680932B (zh) 互连结构及其制造方法
JP4492949B2 (ja) 電子デバイスの製造方法
US10923423B2 (en) Interconnect structure for semiconductor devices
CN107359115A (zh) 焊盘的形成方法
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
JP4523351B2 (ja) 半導体装置の製造方法
JP2004282082A (ja) 金属埋立て方法
JP3802002B2 (ja) 半導体装置の製造方法
JP2009004633A (ja) 多層配線構造および製造方法
JP2005183778A (ja) 半導体装置の製造方法
CN103000568A (zh) 一种金属互连层制作方法
JP2005005697A (ja) 半導体装置の製造方法
JP2006278493A (ja) 半導体装置とその製造方法
US7901976B1 (en) Method of forming borderless contacts
JP2009194017A (ja) 半導体装置の製造方法
CN108573912A (zh) 半导体结构及其形成方法
US20040242011A1 (en) Etching method and semiconductor device fabricating method
JPH10163216A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171117

RJ01 Rejection of invention patent application after publication