KR20010015041A - 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기 - Google Patents

에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기 Download PDF

Info

Publication number
KR20010015041A
KR20010015041A KR1020000033277A KR20000033277A KR20010015041A KR 20010015041 A KR20010015041 A KR 20010015041A KR 1020000033277 A KR1020000033277 A KR 1020000033277A KR 20000033277 A KR20000033277 A KR 20000033277A KR 20010015041 A KR20010015041 A KR 20010015041A
Authority
KR
South Korea
Prior art keywords
film
etching
copper
etchant
aqueous solution
Prior art date
Application number
KR1020000033277A
Other languages
English (en)
Other versions
KR100331888B1 (ko
Inventor
세키히토시
조규철
Original Assignee
아베 아키라
가부시키가이샤 프론테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아베 아키라, 가부시키가이샤 프론테크 filed Critical 아베 아키라
Publication of KR20010015041A publication Critical patent/KR20010015041A/ko
Application granted granted Critical
Publication of KR100331888B1 publication Critical patent/KR100331888B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

저저항의 Cu막을 배선재료로 이용하는 경우에 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 Cu막을 에칭할 수 있고, 또, 에칭 레이트의 경시변화가 작고, Cu막의 사이드 에칭량의 오차에 기인하는 패턴이 가늘어지는 현상이 일어나는 것을 방지할 수 있는 에칭제를 제공한다.
페르옥소-황산- 수소칼륨과 플루오르산을 포함하는 수용액으로 이루어진 에칭제. 베이스 2 위에 Ti막 또는 Ti합금 3과 Cu막 4를 순차 성막한 적층막의 표면에 소정 패턴의 마스크 27,28을 형성하고, 상기 구성의 에칭제를 이용하여 상기 적층막을 에칭하여 상기 소정 패턴의 게이트전극 5(적층배선), 하부 패드층(적층배선) 16b를 형성하는 박막트랜지스터기판의 제조방법.

Description

에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과 전자기기{The manufacturing method of etching reagent and substrate for electronic device, and electronic device}
본 발명은 저저항의 구리를 이용한 배선을 제작하기 위한 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과 전자기기에 관한다.
전자기기의 일종으로서 박막트랜지스터형 액정표시장치를 들 수 있다.
도 9는 일반적인 박막트랜지스터형 액정표시장치의 박막트랜지스터부를 나타내는 개략도이다.
이 박막트랜지스터 82는 기판 83 위에 Al 또는 Al합금 등의 도전재료로 이루어진 게이트전극 84가 설치되고, 이 게이트전극 84를 덮도록 게이트절연막 85가 설치되어 있다. 게이트전극 84 상방의 게이트절연막 85 위에 어몰퍼스 실리콘(이하 a-Si라 칭한다)으로 이루어진 반도체능동막 86이 설치되고, 인 등의 n형 불순물을 포함하는 어몰퍼스 실리콘(이하 n+형a-Si이라 칭한다)으로 이루어진 오믹콘택층 87을 개재하여 반도체능동막 86 상에서 게이트절연막 85상에 걸쳐서 Al 또는 Al합금 등의 도전재료로 이루어진 소스전극 88 및 드레인전극 89가 설치되어 있다. 그리고, 이들 소스전극 88, 드레인전극 89, 게이트전극 84 등으로 구성되는 박막트랜지스터 82를 덮는 페시베이션막 90이 설치되고, 드레인전극 98상의 페시베이션막 90에 콘택홀 91이 설치되어 있다. 또, 이 콘택홀 91을 통하여 드레인전극 89와 전기적으로 접속되는 인듐산화막(이하 ITO라 한다)등의 투명전극층으로 이루어진 화소전극 92가 설치되어 있다.
또, 도 9의 좌측 부분은 표시영역 밖에 위치하는 게이트배선 단부의 게이트단자 패드부 93의 단면구조를 나타내고 있다. 기판 83 위의 Al 또는 Al합금 등의 게이트배선재료로 이루어진 하부패드층 94 위에 게이트절연막 85 및 페시베이션막 90을 관통하는 콘택홀 95가 설치되고 이 콘택홀 95를 통하여 하부패드층 94와 전기적으로 접속되는 투명전극층으로 이루어진 상부패드층 96이 설치되어 있다. 또한, 소스배선 단부에 있어서도 유사한 구조로 되어 있다.
근년, 액정표시장치의 고속화 등에 동반하여 게이트전극, 게이트배선, 소스전극, 드레인적극, 소스배선, 드레인배선 등의 전극이나 배선의 저항에 의한 신호전달의 지연문제가 나타나고 있고, 이와 같은 문제를 해결하기 위해 배선재료로서 Al 또는 Al합금 보다 저저항의 구리의 사용이 검토되고 있다. 한편, 여기서는 게이트전극 등의 전극을 구성하는 재료도 배선재료라 한다.
구리배선은 Al 또는 Al합금으로 배선을 구성하는 경우와 같이 통상의 스퍼터법에 의하여 Cu막을 형성한 후, 이 Cu막의 표면에 포토리소그래피에 의하여 소정패턴의 마스크패턴을 형성한 후 에칭제를 이용하여 상기 Cu막에 에칭을 실시하고 배선형성 위치 이외의 장소의 Cu막을 제거하는 것에 의하여 형성한다.
그러나, Cu의 에칭제로서는 PAN계(인산-아세트산-질산계) 에칭제, 과황산암모늄, 아세트산-과산화수소수계의 에칭제가 알려져 있고, 미세가공용 에칭제로서 많이 이용되고 있다.
그러나, 도 10A에 나타내는 바와 같이 기판 83a 위에 성막한 배선 형성용의 Cu막 84a의 표면에 마스크패턴 84b를 형성한 것을 상기 과황산암모늄 혹은 PAN 계의 에칭제에 정지상태로 침적하고, 에칭을 실시하면 도 10b에 나타내는 것처럼 마스크패턴 84b의 주변의 Cu막 84a만이 빠르게 에칭되어 Cu막 84a의 측면 중앙부분의 에칭량이 다른 부분의 에칭량 보다도 증가하고, 도 10C에 나타내는 것처럼 얻어지는 배선 84c의 선폭이 마스크패턴 84b의 폭보다 좁게되는 패턴가늘어짐 현상이 발생하는 문제가 있다.
또, 에칭제로서 아세트산-과산화수소수계나 과황산암모늄을 이용한 경우 에칭 레이트의 경시변화가 심하기 때문에 Cu막의 침적시간의 컨트롤이 어렵고 소망의 선폭의 Cu배선을 얻기 어려웠다. 또, 아세트산-과산화수소수계를 이용하는 경우는 상기와 같은 패턴 가늘어짐의 현상은 일어나지 않는다.
본 발명은 상기의 사정을 감안하여 안출된 것으로서 저저항의 Cu막을 배선재료로 사용하는 경우에 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 Cu막을 에칭할 수 있고, 또 에칭 레이트의 경시변화가 작고, Cu막의 측면의 에칭량(사이드에칭량)에 오차가 발생하는 것에 기인하는 패턴 가늘어짐 현상이 일어나는 것을 방지할 수 있는 에칭제를 제공하는 것에 있다.
본 발명은 페르옥소-황산- 수소칼륨을 포함하는 수용액으로 이루어진 것을 특징으로 하는 구리의 에칭제를 상기 과제의 해결수단으로 하였다.
이러한 구성의 에칭제에 의하면 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 구리막을 에칭할 수 있고, 또, 에칭 레이트의 경시변화가 없이 구리막의 사이드 에칭량이 균일하기 때문에 소망하는 선폭의 구리배선을 용이하게 얻을 수 있다.
상기 구리 에칭제는 아세트산을 포함하여도 된다. 이러한 에칭제에 의하면 에칭 레이트의 경시변화가 없고, 구리막의 사이드 에칭량을 균일하게 할 수 있을 뿐만 아니라 구리막의 젖음성도 향상되기 때문에 미세한 구리배선을 형성하는 경우에도 치수정밀도가 우수한 구리배선을 형성할 수 있다.
상기 에칭제 중의 페르옥소-황산- 수소칼륨의 농도는 0.08내지 2.0mol/1인 것이 바람직하고, 보다 바람직하게는 0.1내지 1.0mol/1이다. 페르옥소-황산- 수소칼륨의 농도가 0.08mol/1 미만이면 마스크패턴의 주변의 구리막만이 빠르게 에칭되어 얻어지는 구리배선의 선폭이 마스크패턴의 폭보다 좁게된다.
페르옥소-황산- 수소칼륨의 농도가 2.0mol/1을 넘으면 에칭 레이트가 너무 빠르게 되어 얻어지는 구리배선의 선폭의 컨트롤이 곤란하게 된다.
본 발명의 티탄막과 구리막과의 적층막의 에칭제는 페르옥소-황산-수소칼륨과 플루오르산을 포함하는 수용액으로 이루어진 것을 특징으로 한다. 이러한 에칭제에 의하면 적층막을 구성하는 구리막의 사이드 에칭량을 균일하게 할 수 있을 뿐만 아니라 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 상기 적층막을 구성하는 티탄막 또는 티탄합금막과 구리막의 양쪽을 일괄 에칭할 수 있다.
본 발명의 몰리브덴막과 구리막과의 적층막의 에칭제는 페르옥소-황산- 수소칼륨과 인산과 질산을 포함하는 수용액으로 이루어진 것을 특징으로 한다. 이러한 에칭제에 의하면 적층막을 구성하는 구리막의 사이드 에칭량을 균일하게 할 수 있을 뿐만 아니라 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 상기 적층막을 구성하는 몰리브덴막 또는 몰리브덴합금막과 구리막의 양쪽을 일괄 에칭할 수 있다.
본 발명의 크롬막과 구리막과의 적층막의 에칭제는 페르옥소-황산- 수소칼륨과 염산을 포함하는 수용액으로 이루어진 것을 특징으로 한다. 이러한 에칭제에 의하면 적층막을 구성하는 구리막의 사이드 에칭량을 균일하게 할 수 있을 뿐만 아니라 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 상기 적층막을 구성하는 크롬막 또는 크롬합금막과 구리막의 양쪽을 일괄 에칭할 수 있다.
본 발명의 티탄막과 구리막과의 적층막의 에칭제는 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 포함하는 수용액으로 이루어진 것을 특징으로 한다. 이러한 에칭제에 의하면 티탄막 또는 티탄합금막과 구리막과의 적층막의 에칭제로서 이용하면 상기 적층막을 에칭 잔사 없이 일괄하여 에칭할 수 있고, 소망하는 선폭의 적층배선을 높은 정밀도로 형성할 수 있기 때문에 제조공정을 간략화할 수 있고, 수율을 향상할 수 있다.
페르옥소황산염과 플루오르산과 염산 혹은 염화물을 포함하는 수용액으로 이루어진 에칭제 중 Cl농도(Cl-이온농도)가 커지게 되면 에칭 레이트를 크게할 수 있고, 에칭 잔사를 작게할 수 있지만 Cl농도가 너무 커지게 도면 에칭속도가 너무 빨라져 제어하기 어렵게 되기 때문에 Cl농도의 상한으로서는 10%정도로 하는 것이 바람직하다.
본 발명의 티탄막과 구리막의 적층막의 에칭제는 페르옥소황산염과 플루오르화물을 포함하는 수용액으로 이루어진 것이어도 된다. 이러한 에칭제에 의하면 플루오르화물에 포함되는 플루오르가 수용액 중에 F-이온으로 존제하게 되기 때문에 에칭제 중에 HF가 포함되어 있지 않아도 티탄막 또는 티탄합금막과 구리막과의 적층막을 에칭 잔사 없이 일괄하여 에칭할 수 있고, 소망하는 선폭의 적층배선을 높은 정밀도로 형성할 수 있기 때문에 제조공정을 간략화할 수 있을 뿐만 아니라 수율을 향상할 수 있다. 이 에칭제로는 플루오르산이 포함되어 있어도 된다.
상기 페르옥소황산염으로 서는 KHSO5, NaHSO5, K2S2O8, Na2H2O8, (NH4)2S2O8중에서 선택되는 어느 1종 이상인 것이 이용된다.
상기 염화물은 알카리금속의 염화물 혹은 염화암모늄이 이용되고, 구체적인 예로서는 KCl, NaCl, NH4Cl 등이 이용된다.
상기 플루오르화물로서는 알카리금속의 플루오르화물 혹은 프루오르화 암모늄이 이용되고 구체적인 예로서는 KF, NaF, NH4F 등이 이용된다.
에칭제 중의 양이온을 한 종류로 하기 위해서 바람직한 페르옥소황산염과 염화물의 조합으로서는 예를들어 KHSO5와 KCl, (NH4)2S2O8와 NH4Cl등을 들 수 있다. 또, 바람직한 페르옥소황산염과 프루오르화물의 조합으로서는 예를들어 KHSO5와 KF, (NH4)2S2O8와 NH4F 등을 들 수 있다.
본 발명의 전자기기용 기판의 제조방법은 베이스 위에 구리막을 성막하고, 그 구리막의 표면에 소정 패턴의 마스크를 형성하고, 페르옥소-황산-수소칼륨을 함유하는 상기 어느 하나의 구성의 본 발명의 구리 에칭제를 이용하여 상기 구리막을 에칭하여 상기 소정 패턴의 구리배선을 형성하는 것을 특징으로 한다.
이러한 구성의 전자기기용 기판의 제조방법에 의하면 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 구리막을 에칭할 수 있고, 또, 에칭레이트의 경시변화가 없고, 구리막의 측면의 에칭량(사이드 에칭량)이 균일하여 소망의 선폭의 구리배선을 형성할 수 있기 때문에 수율이 향상되고 제조공정이 간략하다.
따라서, 이러한 구성의 본 발명의 전자기기용 기판의 제조방법에 의하면 수율의 향상에 의한 코스트가 낮은 전자기기용 기판을 얻을 수 있다.
본 발명의 전자기기용 기판의 제조방법은 베이스 위에 티탄막 또는 티탄합금막과 구리막을 순차 성막한 적층막의 표면에 소정 패턴의 마스크를 형성하고, 상기 어느 하나의 구성의 본 발명의 티탄막과 구리막과의 에칭제를 이용하여 상기 티틴막과 구리막과의 적층막을 에칭하여 상기 소정 패턴의 적층배선을 형성하는 것을 특징 으로한다.
이러한 구성의 전자기기용 기판의 제조방법에 의하면 상기 적층막을 구성하는 구리막의 사이드 에칭량을 균일하게 할 수 있을 뿐만 아니라 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 상기 적층막을 구성하는 티탄막 또는 티탄합금막과 구리막의 양쪽을 일괄 에칭할 수 있기 때문에 수율이 향상되고 제조공정을 단축할 수 있다.
따라서, 이러한 구성의 본 발명의 전자기기용 기판의 제조방법에 의하면 수율의 향상과 제조효율의 향상에 의한 코스트가 낮은 전자기기용 기판을 얻을 수 있다.
또, 에칭제로서 특히, 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 포함하는 수용액 혹은 페르옥소황산염과 플루오르화물을 포함하는 수용액을 이용하는 경우는 티탄막 또는 티탄합금막과 구리막과의 적층막을 에칭 잔사없이 일괄 에칭할 수 있고, 소망하는 선폭의 적층배선을 정밀하게 형성할 수 있기 때문에 제조공정을 간략화할 수 있을 뿐만 아니라 수율을 향상할 수 있다.
또, 본 발명의 전자기기용 기판의 제조방법은 베이스 위에 적어도 제1금속층과 제1절연층과 반도체층과 제2금속층과 제2절연층을 갖는 전자기기용 기판에 있어서, 상기 제1과 제2금속층 중 적어도 일방을 형성할 때 티탄막 또는 티탄합금막과 구리막을 순차 성막한 적층막의 표면에 소정 패턴의 마스크를 형성하고, 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 함유하는 수용액, 혹은 페르옥소황산염과 플루오르화물을 함유하는 수용액으로 이루어진 에칭제를 이용하여 상기 티탄막 또는 티탄합금막과, 구리막과의 적층막을 에칭하여 상기 소정패턴의 적층배선을 형성할 수 있다.
이러한 구성의 전자기기용 기판의 제조방법에 의하면 티탄막 또는 티탄합금막과 구리막과의 적층막을 에칭 잔사 없이 일괄 에칭할 수 있고, 소망의 선폭의 적층배선을 높은 정밀도로 형성할 수 있기 때문에 제조공정의 간략화를 할 수 있을 뿐만 아니라 수율을 향상 시킬 수 있다.
상기 전자기기용 기판의 제조방법에 있어서 상기 반도체층을 폴리실리콘으로 형성하여도 된다.
본 발명의 전자기기는 상기 어느 하나의 구성의 전자기기용 기판의 제조방법에 의하여 제조한 기판을 갖는 것을 특징으로 한다.
이러한 구성의 전자기기에 의하면 저저항 배선으로서 구리막으로 이루어진 구리배선 혹은 구리막을 갖는 적층배선을 이용한 전자기기용 기판이 구비되어 있기 때문에 배선저항에 기인하는 신호전압 저하나 배선지연이 발생하기 어렵고 배선이 길어지는 대면적 표시나 배선이 가늘어지는 고 상세한 표시에 최적인 표시장치등을 용이하게 실현할 수 있는 이점이 있다.
도 1은 본 발명의 전자기기용 기판의 제조방법의 제1실시형태의 박막트랜지스터 기판의 제조방법을 공정순으로 나타낸 개략도이다.
도 2는 본 발명의 전자기기용 기판의 제조방법의 제1실시형태의 박막트랜지스터 기판의 제조방법을 공정순으로 나타낸 개략도이다.
도 3은 본 발명의 제1실시형태의 전자기기용 기판의 제조방법에 의하여 얻어진 박막트랜지스터 기판의 부분단면도이다.
도 4는 본 발명의 제4실시형태의 박막트랜지스터 기판의 제조방법에 의하여 제조된 박막트랜지스터 기판의 부분 단면도이다.
도 5는 본 발명의 제1내지 제5의 어느 하나의 실시형태의 박막트랜지스터 기판에 의하여 제조된 박막트랜지스터 기판을 갖는 반사형 액정표시장치의 일예를 나타내는 개략도이다.
도 6은 실시예와 비교예의 에칭제를 이용하여 구리막을 에칭한 때의 구리 에칭속도의 몰농도 의존성을 나타내는 도이다.
도 7은 실시예와 비교예의 에칭제를 이용하여 구리막을 에칭한 때의 구리막의 막 두께 분포를 나타내는 도이다.
도 8은 실시예와 비교예의 에칭제를 이용하여 구리막을 에칭한 때의 에칭 레이트의 경시변화를 나타내는 도이다.
도 9는 일반적인 박막트랜지스터형 액정표시장치의 박막트랜지스터 부분을 나타내는 개략도이다.
도 10은 종래 전자기기용 기판의 제조방법을 공정순으로 나타낸 개략도이다.
도 11은 본 발명의 제5실시형태의 전자기기용 기판의 제조방법에 의하여 얻어진 박막트랜지스터 기판의 부분 단면도이다.
도 12는 에칭제 중의 HCl 농도를 0%∼0.5%의 범위로 변경한 때의 Cu단층막의 에칭 깊이의 HCl농도 의존성을 나타내는 그래프이다.
도 13은 에칭제 중의 HCl 농도를 0%∼0.5%의 범위로 변경한 때의 Ti단층막의 에칭 오프 시간의 HCl농도 의존성을 나타내는 그래프이다.
도 14는 에칭제 중의 HCl 농도를 0%∼0.5%의 범위로 변경한 때의 Ti막과 Cu막의 적층막의 에칭 오프 시간의 HCl농도 의존성을 나타내는 그래프이다.
도 15는 에칭제 중의 KF 또는 NH4F 농도를 0%∼0.5%의 범위로 변경한 때의 Ti막과 Cu막의 적층막의 에칭 오프 시간의 KF 또는 NH4F농도 의존성을 나타내는 그래프이다.
도 16은 에칭제 중의 KF농도를 0.1%∼0.5%를 변경한 때, KF를 대신하여 0.2%의 HF를 이용한 때의 에칭시간과 Cu 단층막의 에칭깊이와의 관계를 나타내는 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
1, 1a, 71 - 박막트랜지스터 기판(전자기기용 기판)
2 - 기판(베이스) 3,43,79 - Ti막 또는 Ti합금막
4,44,80 - Cu막 5 - 게이트전극(적층배선)
10 - Ti막 또는 Ti합금막 11 - Cu막
12 - 소스전극(적층배선) 14 - 드레인전극(적층배선)
16a,16b - 하부패드층(적층배선)
27,28,37,38 - 마스크패턴(마스크)
52 - 글래스 기판 73 - 반도체층
75 - 게이트전극(제1금속층) 76 - 층간절연막(제1절연층)
77 - 소스배선(제2금속층) 77a - 하부패드층(제2금속층)
78 - 드레인전극(제2금속층) 124 - 층간절연막(제2절연층)
127 - 용량선(제1금속층) 129 - 용량전극(제2금속층)
128 - 층간절연막(제2절연층)
이하 도면에 의하여 본 발명을 상세히 설명하지만, 본 발명은 이들 실시형태에 한정되지 않는다.
(제1실시형태)
도 3은 본 발명의 전자기기용 기판의 제조방법을 액정표시장치에 구비하는 박막트랜지스터 기판의 제조방법(제1실시형태의 박막트랜지스터 기판의 제조방법)에 적용하여 제조되는 박막트랜지스터 기판의 예를 나타내는 부분 단면도이다.
부호 a의 부분은 박막트랜지스터(TFT)부, b부분은 TFT매트릭스 외측에 위치하는 소스배선의 단자부, c부분은 게이트배선의 단자부를 나타낸다.
또, 이들 3개의 부분은 이 박막트랜지스터 기판 1이 구비되는 실제의 액정표시장치에 있어서는 떨어진 위치에 있고, 본래 단면도를 동시에 나타내는 것은 잘못된 것이나 도시의 형편상 근접시켜 나타낸다.
먼저, 박막트랜지스터부 a의 부분에 대하여 설명한다.
박막트랜지스터부 a에는 기판(베이스) 2위에 막두께 50내지 10nm정도의 Ti막 또는 Ti합금막 3과 막두께 100내지 200nm정도의 Cu막 4로 이루어진 게이트전극 5가 설치되어 있다. 그 위에 게이트절연막 7이 설치되고, 이 게이트절연막 7 위에 어몰퍼스실리콘(a-Si)으로 이루어진 반도체막 8이 설치되고 이 반도체막 8 위에 n+형 a-Si층 9가 설치되고 그 위에 소스전극 12 및 드레인전극 14가 설치되어 있다. 소스전극 12, 드레인전극 14는 막두께 50 내지 100nm 정도의 Ti막 또는 Ti합금막 10과 막두께 100내지 200nm 정도의 Cu막 11과, 막두께 50 내지 100nm 정도의 Ti막 또는 Ti합금막 10으로 이루어진다.
또, 소스전극 12나 드레인전극 14의 상방에 이들을 덮는 페시베이션막 17(절연막)이 형성되고, 이 페시베이션막 17에 Cu막 11의 상측에 설치된 Ti막 또는 Ti합금막 10에 달하는 콘택홀 18이 형성되어 있다. 여기에서의 페시베이션막 17의 예로서는 a(어몰퍼스)-SiNx:H, a-SiNx, a-SiO2:H, SiO2등을 들 수 있다. 그리고 콘택홀 18의 내벽면 및 저면을 따라서 화소전극으로 되는 ITO층 19가 형성되어 있다. 이 콘택홀 18을 통하여 드레인전극 14와 ITO층 19(화소전극)가 전기적으로 접속되어 있다.
이어서, 소스배선의 단자부 b에 관하여는 게이트절연막 7 위에 Ti막 또는 Ti합금막 10과 Cu막 11과 Ti막 또는 Ti합금막 10으로 이루어진 하부패드층 16a가 형성되고, 그 위에는 페시베이션막 17이 형성되고, Al막 또는 Al합금막 11의 상측에 설치된 Ti막 또는 Ti합금막 10에 달하는 콘택홀 20이 형성되어 있다.
그리고, 콘택홀 20의 내벽면 및 저면을 따라서 ITO로 이루어진 상부패드층 21이 형성되어 있다. 이 콘택홀 20을 통하여 하부패드층 16a와 상부패드층 21이 전기적으로 접속되어 있다.
이어서, 게이트배선의 단자부 c에 관하여는 기판 2위에 Ti막 또는 Ti합금막 3과 Cu막 4로 이루어진 하부패드층 16b가 형성되고, 그 위에는 게이트절연막 7이 형성되고, 또 그 위에는 페시베이션막 17이 형성되고, Cu막 4에 달하는 콘택홀 22가 형성되어 있다.
그리고, 콘택홀 22의 내벽면 및 저면을 따라서 ITO로 이루어진 상부패드층 23이 형성되어 있다. 이 콘택홀 22를 통하여 하부패드층 16b와 상부패드층 23이 전기적으로 접속되어 있다.
이어서, 본 발명의 제1실시형태의 박막트랜지스터 기판의 제조방법을 도 1내지 도 2를 이용하여 설명한다. 도 1내지 도 2 중 부호 a의 부분은 박막트랜지스터(TFT)부, b부분은 TFT매트릭스 외측에 위치하는 소스배선의 단자부, c부분은 게이트배선의 단자부를 나타내고 있다.
먼저, 도 1A에 나타내는 것처럼 기판 2 위의 전체에 걸쳐서 스퍼터법을 이용하여 Ti막 또는 Ti합금막 3과, Cu구리막 4를 차례로 성막하여 적층막을 형성한다.
이어서, 박막트랜지스터부 a에 관하여는 상기 적층막을 구성하는 Cu막 4 위에 포토리소그래피에 의하여 소정의 마스크패턴 27을 형성한 후, 페르옥소-황산-수소칼륨(KHSO5)과 플루오르산을 함유하는 수용액으로 이루어진 에칭제를 이용하여 상기 적층막에 일괄 에칭을 실시하고, 도 1B와 같이 Ti막 또는 Ti합금막 3과 구리막 4로 이루어진 게이트전극 5를 형성한다.
여기서 이용한 에칭제 중의 페르옥소-황산-수소칼륨의 농도는 0.08내지 2.0mol/1인 것이 바람직하다. 또, 상기 에칭제 중의 페르옥소-황산-수소칼륨에 대한 플루오르산의 농도가 0.05내지 2.0mol/1의 범위 내가 되도록 조정되어 있지만 상기 적층막을 구성하는 각 금속막을 1회의 에칭에 의하여 대략 동일 에칭 레이트로 에칭할 수 있는 점에서 바람직하다. 또, 상기 에칭제는 아세트산을 함유하는 것이 적층막의 젖음성을 향상시키는 점에서 바람직하고, 상기 에칭제 중의 페르옥소-황산-수소칼륨에 대한 아세트산의 중량비가 10내지 75wt%의 범위 내가 되도록 조정되어 있는 것이 바람직하다.
한편, 게이트배선의 단자부 c에 관하여는 상기 적층막을 구성하는 Cu막 4 위에 포토리소그래피에 의한 소정의 마스크패턴 28을 형성한 후, 먼저 이용한 것과 동일한 에칭제를 이용하여 상기 적층막에 일괄 에칭을 실시하여 도 1B와 같이 Ti막 또는 Ti합금막 3과 Cu막 4로 이루어진 하부패드층 16b를 형성한다.
이와 같이 하면 상기 적층막을 구성하는 Cu막 4의 사이드 에칭막량을 균일하게 할 수 있을 뿐만 아니라 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 상기 Ti막 또는 Ti합금막 3과 Cu막 4의 양방을 동시에 에칭할 수 있다.
이어서, 기판 2의 상면 전체에 CVD법을 이용하여 게이트절연막 7을 형성한다. 이어서, 박막트랜지스터부 a에 관하여는 반도체층 8, n+형 a-Si층 9를 형성한 후, 도 1C에 나타내는 것처럼 TFT의 채널부로 되는 게이트전극 5의 상방 부분을 남기도록 반도체층 8, n+형 a-Si층 9를 에칭한다.
그리고, 박막트랜지스터부 a 및 소스배선의 단자부 b에 관하여는 도 1D에 나타내는 것처럼 Ti막 또는 Ti합금막 10과 Cu막 11과 Ti막 또는 Ti합금막 10을 차레로 성막하여 적층막을 형성한다.
이어서, 박막트랜지스터부 a에 관하여는 TFT의 채널부로 되는 게이트전극 5의 상방의 상기 적층막의 Ti막 또는 Ti합금막 10 위에 포토리소그래피에 의한 소정의 마스크패턴 37을 형성한 후, 먼저 사용한 것과 동일한 에칭제를 이용하여 상기 적층막에 일괄 에칭을 실시하여 도 2A와 같이 Ti막 또는 Ti합금막 10과 Cu막 11과 Ti막 또는 Ti합금막 10으로 이루어진 소스전극 12와 드레인전극 14를 형성한다.
한편, 소스배선의 단자부 b에 관하여는 상기 적층막의 Ti막 또는 Ti합금막 10 위에 포토리소그래피에 의한 소정의 마스크패턴 38을 형성한 후, 먼저 사용한 것과 동일한 에칭제를 이용하여 상기 적층막에 일괄 에칭을 실시하여 도 2A와 같이 Ti막 또는 Ti합금막 10과 Cu막 11과 Ti막 또는 Ti합금막 10으로 이루어진 하부패드층 16a를 형성한다.
이와 같이 하면 상기 적층막을 구성하는 Cu막 10의 사이드 에칭량을 균일하게 할 수 있을 뿐만 아니라 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 상기 Cu막 11과 이것의 상하의 Ti막 또는 Ti합금막 10을 동시에 에칭할 수 있다.
그 후, n+형 a-Si층 9를 건식법 혹은 건식법과 습식법과의 겸용으로 에칭하여 채널 24를 형성한다.
이어서, 박막트랜지스터부 a, 소스배선의 단자부 b 및 게이트배선의 단자부 c에 관하여는 Ti막 또는 Ti합금막 3, 10 위에 페시베이션막 17을 형성한다.
이어서, 박막트랜지스터부 a에 관해서는 도 2B에 나타내는 것처럼 페시베이션막 17을 건식법 혹은 건식법과 습식법과의 겸용으로 에칭하여 콘택홀 18을 형성한 후, ITO층을 전면에 형성한 후, 패터닝 함으로써 도 3과 같이 콘택홀 18의 저면 및 내벽면, 페시베이션막 17의 상면에 걸쳐서 ITO층 19를 형성한다.
한편, 소스배선의 단자부 b, 게이트배선의 단자부 c에 대하여도 같은 페시베이션막 17을 건식법 혹은 건식법과 습식법과의 겸용으로 에칭하여 콘택홀 20, 22를 형성(단, 게이트배선 단자부 c에서는 페시베이션막 17외에 게이트절연막 7도 에칭하여 콘택홀 22를 형성한다)한 후, ITO층을 전면에 형성한 후, 패터닝 함으로써 도 3과 같이 콘택홀 20,22의 저면 및 내벽면의 페시베이션막 17의 상면에 걸쳐서 상부패드층 21, 23을 형성한다.
이와 같은 수단으로 도 3에서와 같이 박막트랜지스터 기판 1을 제조할 수 있다.
제1실시형태의 박막트랜지스터의 제조방법에 있어서는 Ti막 또는 Ti합금막 3과, Cu막 4를 차례로 성막한 적층막이나, Cu막 11의 상하에 Ti막 또는 Ti합금막 10을 성막한 적층막을 에칭하여 소정 패턴의 게이트전극 5, 소스전극 12, 드레인전극 14, 하부패드층 16a, 16b를 형성할 때 에칭제로서 페르옥소-황산-수소칼륨(KHSO5)과 플루오르산을 함유하는 수용액으로 이루어진 것을 사용함으로써 상기 적층막을 구성하는 구리막 4, 11의 사이드 에칭량을 균일하게 할 수 있을 뿐만 아니라 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 상기 적층막을 구성하는 Ti막 또는 Ti합금막 3과 구리막 4의 양방을 일괄 에칭할 수 있고, 또, 상기 적층막이 3층 구조인 경우에도 Cu막 11과 이것의 상하의 Ti막 또는 Ti합금막 10을 동시에 에칭할 수 있기 때문에 수율이 양호하고 제조공정을 단축할 수 있다.
따라서, 이러한 구성의 제1실시형태의 박막트랜지스터 기판의 제조방법에 의하면 수율의 향상과 제조효율의 향상에 의한 코스트가 낮은 박막트랜지스터 기판을 얻을 수 있다.
또, 구리막의 하층에 Ti막 또는 Ti합금막을 설치한 적층막을 이용하기 때문에 상기 적층막의 하측의 인접 막으로부터 원소가 확산되어 오더라도 상기 Ti막 또는 Ti합금막에 의하여 적층막으로의 원소 확산이 저해되기 때문에 인접막으로 부터의 원소 확산에 기인하는 배선저항의 상승을 방지할 수 있고, 예를들어 상기 기판 2가 글래스기판인 경우에 상기 게이트전극 5나 하부패드층 16b 형성용의 구리막 4에 글래스기판 중의 Si가 침투하는 것을 방지할 수 있기 때문에 상기 구리막 4에 Si가 침투하는 것에 기인하는 배선저항의 상승을 방지할 수 있다.
또, 구리막 11의 상층에 Ti막 또는 Ti합금막 10을 설치한 적층막을 이용하기 때문에 공기 중의 수분이나 산소에 대한 내산화성 및 레지스트 박리액 등에 대한 내식성을 향상할 수 있기 때문에 소스전극 12, 드레인전극 14, 하부패드층 16a가 손상 받지 않고, 이들 전극 12, 14나 하부패드층 16a가 하부로부터 박리하는 것을 방지할 수 있을 뿐만 아니라 단선 불량의 발생을 방지할 수 있다.
또한, 상기 Ti막 또는 Ti합금막 10에 의하여 구리막 11의 Cu원자가 인접막에 확산하는 것을 저해할 수 있기 때문에 구리막 11로 부터의 Cu원자의 확산에 기인하는 절연내압 불량도 방지할 수 있고, 또 반도체능동막의 특성 열화를 방지할 수 있다.
또, 적층막 상측의 인접 막으로부터 원소가 확산하여 오더라도 Ti막 또는 Ti합금막 10에 의하여 전극 12, 14나 하부패드층 16a로의 원소의 확산이 저해되기 때문에 인접 막으로부터의 원소의 확산에 기인하는 배선저항의 상승을 방지할 수 있다.
또, 본 발명의 기술범위는 상기 실시형태에 한정되지 않고, 예를들어 Cu막, Ti막 또는 Ti합금막, 페시베이션막 두께나 형상 등에 대하여 본 발명의 취지를 이탈하지 않는 범위에 있어서 다양한 변경을 가하는 것이 가능하다.
또, 상기 실시형태에 있어서는 게이트전극 5, 하부패드층 16b를 Ti막 또는 Ti합금막 3과 Cu구리막 4와의 적층막을 일괄 에칭하여 형성하는 경우에 대하여 설명하였지만 Cu막의 상하에 Ti막 또는 Ti합금막을 형성한 3층 구조의 적층막을 일괄 에칭하여 형성하여도 된다.
또, 상기 실시형태에 있어서는 상기 적층막의 에칭제로서 페르옥소-황산-수소칼륨(KHSO5)과 플루오르산을 함유하는 수용액으로 이루어진 것을 사용하는 것에 대하여 설명하였지만, 페르옥소-황산-수소칼륨을 함유하는 수용액으로 이루어진 에칭제를 이용하여 상기 적층막을 에칭하면 Cu막 만을 에칭하는 선택에칭을 실시할 수 있고, 그 경우 Cu막의 에칭 전 혹은 에칭 후에 Ti막 또는 Ti합금막용의 에칭제를 이용하여 에칭처리를 실시하여도 된다.
또, Ti막 또는 Ti합금막과 Cu막으로 이루어진 적층막의 에칭제로서는 상기 페르옥소-황산-수소칼륨과 플루오르산을 함유하는 수용액에 대신하여 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 함유하는 수용액 혹은 페르옥소황산염과 플루오르화물을 함유하는 수용액을 이용하여도 된다. 이와 같은 에칭제를 이용하면 상기 적층막을 에칭 잔사 없이 일괄 에칭할 수 있고, 소망하는 선폭의 적층배선을 정밀하게 형성할 수 있기 때문에 제조공정을 간략화할 수 있고, 수율을 향상할 수 있는 이점이 있다.
(제2실시형태)
이어서, 본 발명의 제2실시형태의 박막트랜지스터 기판의 제조방법을 설명한다.
제2실시형태의 박막트랜지스터 기판의 제조방법이 상술한 제1실시형태의 박막트랜지스터 기판의 제조방법과 다른점은 게이트전극 5나 하부패드층 16b 형성용의 적층막으로서 Mo막 또는 Mo합금막과 Cu막과의 적층막을 형성하고 또, 소스전극 12나 드레인전극 14나 하부패드층 16a 형성용의 적층막으로서 Cu막의 상하에 Mo막 또는 Mo합금막을 설치한 적층막을 형성하고, 이들 적층막의 에칭제로서 페르옥소-황산-수소칼륨과 인산과 질산을 함유하는 수용액으로 이루어진 것을 이용하는 점이다.
또, 상기 에칭제 중의 페르옥소-황산-수소칼륨에 대한 인산의 농도가 0.8내지 8mol/1의 범위 내, 또는 페르옥소-황산-수소칼륨에 대한 질산의 농도가 0.1내지 1.0mol/1의 범위 내가 되도록 조정되어 있는 것이 상기 적층막을 구성하는 각 합금막을 1회의 에칭에 의하여 대략 동일한 에칭 레이트로 에칭할 수 있다는 점에서 바람직하다.
제2실시형태의 박막트랜지스터의 제조방법에 있어서는 Mo막 또는 Mo합금막과 Cu막을 순차적으로 성막한 소정패턴의 게이트전극이나, Cu막의 상하에 Mo막 또는 Mo합금막을 성막한 적층막을 에칭하여 소정패턴의 게이트전극 5, 소스전극 12, 드레인전극 14, 하부패드층 16a, 16b를 형성할 때 에칭제로서 페르옥소-황산-수소칼륨과 인산과 질산을 함유하는 수용액으로 이루어진 것을 이용하는 것에 의하여 각 적층막을 구성하는 구리막의 사이드 에칭량을 균일하게 할 수 있을 뿐만 아니라 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 상기 적층막을 구성하는 Mo막 또는 Mo합금막과 구리막의 양방을 일괄 에칭할 수 있고, 또, 상기 적층막이 3층 구조인 경우에는 Mo막과 이것의 상하의 Mo막 또는 Mo합금막을 동시에 에칭할 수 있기 때문에 수율이 양호하고 제조공정을 단축할 수 있다.
(제3실시형태)
이어서, 본 발명의 제3실시형태의 박막트랜지스터 기판의 제조방법을 설명한다.
제3실시형태의 박막트랜지스터 기판의 제조방법이 상술한 제1실시형태의 박막트랜지스터 기판의 제조방법과 다른점은 게이트전극 5나 하부패드층 16b 형성용의 적층막으로서 Cr막 또는 Cr합금막과 Cu막과의 적층막을 형성하고, 또, 소스전극 12나 드레인전극 14나 하부패드층 16a 형성용의 적층막으로서 Cr막 또는 Cr합금막 과 Cu막의 적층막을 형성하고, 이들 적층막의 에칭제로서 페르옥소-황산-수소칼륨과 염산을 함유하는 수용액으로 이루어진 것을 이용하는 점이다.
또, 상기 에칭제 중의 페르옥소-황산-수소칼륨에 대한 염산의 농도가 4내지 11mol/1의 범위 내가 되도록 조정되어 있는 것이 상기 적층막을 구성하는 각 합금막을 1회의 에칭에 의하여 대략 동일한 에칭 레이트로 에칭할 수 있다는 점에서 바람직하다. 이 에칭제는 상기 적층막을 에칭할 때 상기 적층막이 형성된 기판 2를 그 에칭제 중에 침적하면 마스크패턴에 의하여 마스크 되어 있지 않는 영역에 있어서 상기 적층막을 구성하는 Cu막이 페르옥소-황산-수소칼륨에 의하여 효과적으로 에칭되고, 또, 상기 Cu막의 Cu와 상기 염산이 반응하여 기포를 발생시키면서 Cu막의 하층의 Cr막 또는 Cr합금막이 효과적으로 에칭된다.
제3실시형태의 박막트랜지스터의 제조방법에 있어서는 Cr막 또는 Cr합금막과 Cu막을 순차적으로 성막한 적층막을 에칭하여 소정패턴의 게이트전극 5, 소스전극 12, 드레인전극 14, 하부패드층 16a, 16b를 형성할 때 에칭제로서 페르옥소-황산-수소칼륨과 염산을 함유하는 수용액으로 이루어진 것을 이용하는 것에 의하여 각 적층막을 구성하는 구리막의 사이드 에칭량을 균일하게 할 수 있을 뿐만 아니라 침적법이라고 하는 간단한 케미컬 에칭법으로 상기 적층막을 구성하는 Cr막 또는 Cr합금막과 구리막의 양방을 일괄 에칭할 수 있기 때문에 수율이 양호하고 제조공정을 단축할 수 있다.
또, 상기 제1내지 제3실시형태에서는 Ti막 또는 Ti합금막과 Cu막의 적층막, Mo막 또는 Mo합금막과 Cu막과의 적층막, Cr막 또는 Cr합금막과 Cu막과의 적층막을 에칭하는 경우에 대하여 설명하였지만 W막 또는 W합금막과 Cu막의 적층막, Ta막 또는 TaN 등의 Ta합금막과 Cu막의 적층막, TiN막과 Cu막의 적층막, TiOx막과 Cu막의 적층막 등을 에칭할 때 에칭제로서 페르옥소-황산-수소칼륨을 함유하는 수용액을 이용하면 Cu막을 선택적으로 에칭할 수 있고, 또, Mo막과 Cu막과의 적층막을 에칭할 때 에칭제로서 페르옥소-황산-수소칼륨을 함유하는 수용액을 이용하면 Mo막의 에칭 레이트는 Cu막의 에칭 레이트 보다도 작지만 Mo막과 Cu막의 양방을 에칭할 수 있다.
(제4실시형태)
이어서, 본 발명의 제4실시형태의 박막트랜지스터 기판의 제조방법을 설명한다.
도 4는 본 발명의 제4실시형태의 박막트랜지스터 기판의 제조방법에 의하여 제조된 박막트랜지스터 기판의 예를 나타내는 부분 단면도이다. 이 박막트랜지스터 1a가 도 3에 나타낸 박막트랜지스터 기판 1과 다른점은 게이트전극 5, 하부패드층 16b가 Cu막 4로 구성되고, 소스전극 12, 드레인전극 14, 하부패드층 16a도 Cu막 11로 구성되어 있는 점이다.
제4실시형태의 박막트랜지스터 기판의 제조방법이 상술한 제1실시형태의 제조방법과 다른점은 게이트전극 5, 하부패드층 16b 형성용의 막으로서 Cu막 4를 형성하고, 소스전극 12, 드레인전극 14, 하부패드층 16a 형성용의 막으로서 Cu막 11을 형성하고, 이들 Cu막 4,11의 에칭제로서 페르옥소-황산-수소칼륨을 함유하는 수용액으로 이루어진 것을 이용하는 점이다.
여기서, 이용하는 에칭제 중의 페르옥소-황산-수소칼륨의 농도는 0.08내지 2.0mol/1인 것이 바람직하다. 또, 상기 에칭제는 아세트산을 함유하고 있는 것이 Cu막의 젖음성을 향상시킬 수 있는 점에서 바람직하고, 상기 에칭제 중의 페르옥소-황산-수소칼륨에 대한 아세트산의 중량비가 10내지 75wt%의 범위 내에 있도록 조정되어 있는 것이 바람직하다.
제4실시형태의 박막트랜지스터 기판의 제조방법에 있어서, 기판 2상에 성막한 Cu막 4,11을 에칭하여 소정패턴의 게이트전극 게이트전극 5, 소스전극 12, 드레인전극 14, 하부패드층 16a, 16b를 형성할 때 에칭제로서 페르옥소-황산-수소칼륨을 함유하는 수용액으로 이루어진 것을 이용하는 것에 의하여 장지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 Cu막 4, 11을 에칭할 수 있고, 또, 에칭 레이트의 경시변화가 작고, Cu막 4,11의 측면의 사이드 에칭량이 균일하여 소망하는 선폭의 게이트전극 5, 소스전극 12, 드레인전극 14, 하부패드층 16a, 16b를 형성할 수 있기 때문에 수율이 양호하고 제조공정을 간략화 하여 제조효율을 향상시킬 수 있다.
따라서, 이러한 구성의 제4실시형태의 박막트랜지스터 기판의 제조방법에 의하면 수율의 향상에 의한 코스트가 낮은 박막트랜지스터 기판을 얻을 수 있다.
(제5실시형태)
도 11은 본 발명의 제5실시형태의 전자기기용 기판의 제조방법에 의하여 얻어진 박막트랜지스터 기판의 부분 단면도이다.
부호 a의 부분은 박막트랜지스터(TFT)부, b부분은 TFT매트릭스 외측에 위치하는 소스배선의 단자부(패드부), d부분은 축적용량부(Cs부)를 나타내고 있다.
또, 이들 3개의 부분은 이 박막트랜지스터 기판 71이 구비되는 실제의 액정표시장치에 있어서는 떨어진 위치에 있고, 본래 단면도를 동시에 나타내는 것은 잘못된 것이나 도시의 형편상 근접시켜 나타낸다.
먼저, 박막트랜지스터부 a의 부분에 대하여 설명한다.
박막트랜지스터부 a에는 기판(베이스) 2위에 절연막 72를 개재하여 폴리실리콘으로 이루어진 반도체층 73이 형성되고, 이 중앙부 상에 게이트절연막 74가 형성되고, 게이트절연막 74 위에 게이트전극(제1금속층) 75가 형성되어 있다. 게이트전극 75는 막두께 50내지 10nm정도의 Ti막 또는 Ti합금막 43과 막두께 100내지 200nm정도의 Cu막 44로 되어 있다. 또 게이트전극 75는 도시되지 않은 게이트배선과 일체로 형성되어 있다. 그리고, 게이트전극 75 상에 층간절연막(제1절연막) 76이 설치되어 있다.
또, 반도체층 73에는 소스영역 73a 및 드레인영역 73b가 형성되고, 이들 소스영역 73a 및 드레인영역 73에 끼워진 영역이 채널부 73c로 되어 있다.
또, 이들 소스영역 73a, 드레인영역 73b를 이루는 반도체층은 게이트절연막 74 단부의 하방 까지 침입하는 형으로 형성되어 있다.
또, 소스영역 73a상에 소스배선(제2금속층) 77이 형성되고, 드레인영역 73b상에 드레인전극(제2금속층) 78이 형성되어 있다. 이들 소스배선 77, 드레인배선 78은 막두께 50 내지 100nm 정도의 Ti막 또는 Ti합금막 79와 막두께 100내지 200nm 정도의 Cu막 80으로 구성되어 있다.
그리고, 전면을 덮도록 페시베이션막 81이 형성되고, 이 페시베이션막 81을 관통하여 드레인전극 78에 달하는 콘택홀 122가 형성되고, 이 콘택홀 122를 통하여 드레인전극 78과 접속되는 ITO로 이루어진 화소전극 123이 형성되어 있다.
또, 도시를 생략하였지만 게이트전극 75와 접속된 게이트배선 단부의 게이트단자부에 있어서, 상기 콘택홀과 같은 모양으로 게이트배선을 덮는 페시베이션막을 개구하여 ITO로 이루어진 패드가 게이트배선에 접속되어 있다.
이어서, 소스배선 77의 단자부 b에 관하여는 기판 2위에 형성된 절연층 72상에 층간절연막(제2절연층) 124가 형성되고, 이 층간절연막 124 위에 Ti막 또는 Ti합금막 79와 Cu막 80으로 이루어진 하부패드층 77a가 형성되고, 그 위에 페시베이션막 81이 형성되고, 패드층 77a에 달하는 콘택홀 125가 형성되어 있다.
그리고, 콘택홀 125의 내벽면 및 저면을 따라서 ITO로 이루어진 상부패드층 125가 형성되어 있다. 이 콘택홀 125를 통하여 하부패드층 77a와 상부패드층 126이 전기적으로 접속되어 있다.
이어서, 축적용량부 d에 관하여는 기판 2 위에 절연막 72를 개재하여 Ti막 또는 Ti합금막 43과 Cu막 44로 이루어진 용량선(제1금속층) 127이 형성되고, 그 위에는 층간절연막(제2절연막) 128이 형성되고, 또 그 위에 Ti막 또는 Ti합금막 79와 Cu막 80으로 이루어진 용량전극(제2금속막) 129가 형성되고, 또, 그 위에 페시베이션막 81이 형성되고, 용량전극 129에 달하는 콘택홀 130이 형성되어 있다.
그리고, 콘택홀 130의 내벽면 및 저면을 따라서 ITO로 이루어진 층 131이 형성되어 있다.
이 콘택홀 130을 통하여 층 131과 용량전극 129가 전기적으로 접속되어 있다.
도 11에 나타낸 것처럼 전자기기용 기판 17에 구비되는 게이트전극(제1금속층)75, 용량선(제1금속층) 127은 스퍼터법, 포토리소그래피법에 의하여 형성할 수 있지만 그 때 Ti막 또는 TI합금막 43과 Cu막 44를 순차 성막한 적층막의 표면에 소정패턴의 마스크를 형성하고, 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 함유하는 수용액, 혹은 페르옥소황산염과 플루오르화물을 함유하는 수용액으로 이루어진 에칭제를 이용하여 Ti막 또는 TI합금막 43과 Cu막 44의 적층막을 에칭함으로서 상기 소정패턴의 게이트전극(제1금속층) 75, 용량선(제1금속층) 127이 얻어진다.
또, 소스배선 (제2금속층) 77, 드레인전극(제2금속층) 78, 하부패드층(제2금속층) 77a, 용량전극(제2금속층) 77a, 용량전극(제2금속층) 129는 스퍼터법, 포토리소그래피법에 의하여 형성되지만 그 때 Ti막 또는 TI합금막 79와 Cu막 80을 순차 성막한 적층막의 표면에 소정패턴의 마스크를 형성하고, 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 함유하는 수용액, 혹은 페르옥소황산염과 플루오르화물을 함유하는 수용액으로 이루어진 에칭제를 이용하여 Ti막 또는 TI합금막 79와 Cu막 80의 적층막을 에칭함으로서 상기 소정패턴의 소스배선(제2금속층) 77, 드레인전극(제2금속층) 78, 하부패드층(제2금속층) 77a, 용량전극(제2금속층) 129가 얻어진다.
제5실시형태의 전자기기용 기판의 제조방법에 의하면 Ti막 또는 TI합금막 79와 Cu막 80과의 적층막을 에칭 잔사 없이 일괄 에칭할 수 있고, 소망의 선폭의 게이트전극(제1금속층)75, 용량선(제1금속층) 127, 소스배선 (제2금속층) 77, 드레인전극(제2금속층) 78, 하부패드층(제2금속층) 77a, 용량전극(제2금속층) 77a, 용량전극(제2금속층) 129를 높은 정밀도로 형성할 수 있기 때문에 제조공정을 간략화할 수 있고 수율을 향상할 수 있다.
도 5는 본 발명의 실시형태의 박막트랜지스터 기판의 제조방법에 의하여 제조된 박막트랜지스터 기판이 구비된 반사형 액정표시장치의 일예를 나타내는 개략도이다.
이 반사형 액정표시장치(전자기기)는 액정층 59를 개재하여 대향하는 상측 및 하측의 글래스기판 51,52의 상측 글래스기판, 51의 내면측에 상측 투명전극층 55, 상측배향막 57이 상측글래스기판 쪽으로부터 순차적으로 형성되고, 하측글래스기판 52의 내면측에 하측투명전극층 56, 하측배향막 58이 하측글래스기판 52측으로부터 순차로 설치되어 있다.
액정층 59는 상측과 하측의 배향막 57,58 사이에 설치되어 있다.
상측글래스기판 51의 외측면에는 상측편광판 60이 설치되고, 하측글래스기판 52의 외측면에는 하측편광판 61이 설치되고, 또, 하측편광판 61의 외측면에 반사판 62가, 반사판 64의 凹凸면 65가 하측편광판 61측으로 향하여 부착되어 있다.
반사판 62는 예를들어 표면에 랜덤한 凹凸면이 형성된 포리에스테르필름 63의 凹凸면상에 Al이나 은 등으로 이루어진 금속반사막 64를 증착등으로 성막함으로써 형성되고, 표면에 랜덤한 凹凸면 65를 갖고 있다.
이 반사형 액정표시장치에 있어서는 하측글래스기판 52가 상기 제1내지 제5의 어느 하나의 박막트랜지스터 기판의 제조방법에 적용하여 제조된 박막트랜지스터 기판의 기판 2, 하측투명전극층 65가 ITO층(화소전극) 19에 해당한다.
이 반사형 액정표시장치에 의하면 저저항배선으로서 구리배선을 이용한 박막트랜지스터기판 1a 혹은 구리막을 갖는 적층배선을 이용한 박막트랜지스터 기판 1이 구비되어 있기 때문에 배선저항에 기인하는 신호전압저항이나 배선지연이 발생하지 않고, 배선이 길어지는 대면적의 표시나 배선이 가늘어지는 고정세한 표시에 최적인 표시장치를 용이하게 실현할 수 있는 이점이 있다.
실시예
이하 본 발명을 실시예에 의하여 구체적으로 설명하지만 본 발명은 이들 실시예에 한정되지 않는다.
(실험예1)
에칭제로서 옥기손(상품명: 아루도리치사제, 2KHSO5·KHSO4·K2SO4가 포함되어 있는 수용액) 수용액과, 과황산암모늄[(NH4)2S2O8] 수용액의 2종류를 준비하고, 각 에칭제를 이용하여 Cu막을 에칭할 때의 Cu 에칭속도의 몰농도 의존성에 대하여 이하와 같이 조사하였다.
글래스기판의 표면에 막두께 300nm의 Cu막을 형성한 시험편을 제작하고, 이 시험편을 몰농도를 변경한 에칭제를 이용하여 에칭한 때의 에칭속도를 측정하였다. 그 결과를 도 6에 나타냈다.
도 6에 나타낸 결과로부터 옥기손으로 이루어진 실시예의 에칭제를 이용한 경우의 에칭 레이트는 과황산암모늄 수용액으로 이루어진 비교예의 에칭제를 이용하는 경우와 거의 같은 에칭 레이트가 얻어지고 있는 것으로부터 실시예의 에칭제는 Cu막의 에칭제로 사용할 수 있는 것을 알 수 있다.
(실험예2)
상기 실시예1에서 사용한 것과 같은 옥기손 수용액으로 이루어진 실시예의 에칭제와, 과황산암모늄 수용액으로 이루어진 비교예의 에칭제를 준비하고, 각 에칭제를 이용하여 상기 시험편을 에칭한 때의 Cu막의 막두께 분포를 조사하였다. 이 시험편의 표면에는 소정패턴(목표 배선폭 200㎛)을 갖는 마스크패턴을 배치하였다. 결과를 도 7에 나타낸다. 도 7에서 횡축이 기판상의 막두께 측정 위치(㎛), 종축이 딥스프로파일(막두께)이다. 도 7에서 점선은 비교예의 에칭제를 이용한 경우의 결과, 실선은 실시예의 에칭제를 이용한 경우의 결과이다.
도 7에 나탄낸 결과로부터 비교예의 에칭제를 이용하는 경우 Cu배선 이외의 곳에 Cu막이 남아있고, 마스크패턴 주변만이 비정상적으로 빠르게 에칭되어 에칭이 불완전하고, 또, 얻어지는 Cu 배선의 폭도 160㎛정도이어서 목표 배선 폭 보다 40㎛정도나 작고, 패턴 가늘어짐 현상이 발생함을 알 수 있다.
이것에 대하여 실시예의 에칭제를 이용하는 경우 마스크패턴 주변이 비정상적으로 빠르게 에칭되는 현상이 없고, Cu배선 이외의 부분에는 Cu막이 없고, 또, 얻어진 Cu배선의 폭도 거의 200㎛정도이어서 치수정밀도가 우수한 Cu배선이 형성되는 것을 알 수 있다.
(실험예3)
0.05mol/1의 옥기손 수용액(2KHSO5는 0.1mol/1)으로 이루어진 실시예의 에칭제와 0.05mol/1의 과황산암모늄 수용액으로 이루어진 비교예의 에칭제를 준비하고, 각 에칭제를 이용하여 상기 시험편을 에칭한 때의 에칭 레이트의 경시변화를 조사하였다. 결과를 도 8에 나타낸다. 도 8에 나타난 결과로부터 비교에의 에칭제를 이용한 경우 1일부터 4일 근방 까지의 에칭 레이트의 경시변화가 심하고, 4일 이후에는 작아지는 것을 알 수 있다. 이것에 대하여 실시예의 에칭제는 1일부터 7일 근방 까지 에칭 레이트가 변화하지 않고, 17일 이상에서도 경시변화가 작음을 알 수 있다.
따라서, 실시예1내지 실시예3으로부터 Cu막의 에칭제로서 옥기손과 같은 페르옥소-황산-수소칼륨(KHSO5)을 함유하는 에칭제를 이용하면 에칭 레이트의 경시변화가 없고, Cu막의 사이드 에칭량을 균일하게 할 수 있기 때문에 소망하는 선폭의 구리배선을 쉽게 얻을 수 있다.
(실험예4)
막두께 50nm의 각종의 하부막(Cr막, Ti막, Mo막, W막, TiNi막) 위에 100nm의 Cu막을 형성한 적층막을 형성한 글래스기판을 0.05M 옥기손 수용액으로 이루어진 실시예의 에칭제(KHSO5는 0.1mol/1)에 0.5시간 침적한 때의 하부금속막의 에칭선택성에 대하여 조사하였다. 그 결과를 표1에 나타낸다.
[표1]
표1에 나탄낸 결과로부터 비교예의 에칭제로서 0.05M 옥기손 수용액을 이용하는 경우 Cr막과 Cu막의 적층막의 Cr막, Ti막과 Cu막과의 적층막의 Ti막, W막과 Cu막과의 적층막의 W막, TiN막과 Cu막과의 적층막의 TiN막의 어느 경우도 에칭되지 않는 것을 알 수 있다. 또, Mo막과 Cu막과의 적층막의 경우 Mo막이 8nm/분에서 에칭되는 것을 알았다. 또, 300nm의 Cu막을 이용한 때, 어느 경우의 적층막에서도 Cu막은 160nm/분에서 에칭되었다.
(실험예5)
글래스기판의 표면에 막두께 300nm의 Cu단층막을 스퍼터법, 포토리소그래피법에 의하여 형성한 시험편을 제작하고, 이 시험편을 HF와 과황산암모늄[(NH4)2S2O8]과 HCl을 포함하는 수용액(HF의 농도는 0.2%, (NH4)2S2O8의 농도는 2%)로 이루어진 에칭제를 이용하여 에칭할 때, 에칭제 중의 HCl농도를 0%∼0.5%의 범위에서 변경한 때의 Cu막의 에칭 깊이의 HCl농도 의존성에 대하여 조사하였다. 그 결과를 도 12에 나타냈다.
도 12에 나타낸 결과로부터 Cu 단층막을 형성한 시험편을 HF와 과황산암모늄[(NH4)2S2O8]과 HCl을 함유하는 수용액으로 이루어진 에칭제를 이용하여 에칭한 결과 HCl농도가 0.5%의 경우의 에칭 레이트는 300nm/분정도이고, HCl농도가 0%의 경우의 에칭 레이트는 130nm/분정도이고 에칭제 중의 HCl농도(Cl-이온농도)가 커짐에 따라서 에칭 깊이가 크게 됨을 알 수 있다.
또, HCl에 대신하여 KCl 또는 NH4Cl이 포함되는 에칭제를 이용한 경우에도 Cl-이온농도가 커짐에 따라서 에칭 깊이가 커진다.
이상으로부터 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 함유하는 수용액으로 이루어진 에칭제 중 Cl농도가 커지면 Cu단층막의 에칭 레이트를 크게 함을 알 수 있다.
(실험예6)
글래스기판의 표면에 막두께 50nm의 Ti 단층막을 스퍼터법, 포토리소그래피법에 의하여 형성한 시험편을 제작하고, 이 시험편을 HF와 과황산암모늄[(NH4)2S2O8]과 HCl을 포함하는 수용액(HF의 농도는 0.2%, (NH4)2S2O8의 농도는 2%)로 이루어진 에칭제를 이용하여 에칭할 때, 에칭제 중의 HCl농도를 0%∼0.5%의 범위에서 변경한 때의 Ti 단층막의 에칭 오프시간(에칭이 종료할 때까지의 시간)의 HCl농도 의존성에 대하여 조사하였다. 그 결과를 도 13에 나타냈다.
도 13에 나타낸 결과로부터 Ti 단층막을 형성한 시험편을 HF와 과황산암모늄[(NH4)2S2O8]과 HCl을 함유하는 수용액으로 이루어진 에칭제를 이용하여 에칭한 경우, HCl농도를 변경하여도 에칭 오프시간은 거의 변하지 않기 때문에 에칭 레이트는 거의 일정함을 알 수 있다.
이것은 Ti 단층막으로부터 배선을 스퍼터법, 포토리소그래피법에 의하여 형성하는 경우 배선의 표면에 2∼5nm정도의 TiOx막이 생성되고 이 TiOx막은 에칭하기 어렵기 때문에 에칭 레이트가 낮아지기 때문이다.
(실험예7)
글래스기판의 표면에 막두께 50nm의 Ti막(하부층)과 막두께 100nm의 Cu막으로 이루어진 적층막을 스퍼터법, 포토리소그래피법에 의하여 형성한 시험편을 제작하고, 이 시험편을 HF와 과황산암모늄[(NH4)2S2O8]과 HCl을 포함하는 수용액(HF의 농도는 0.2%, (NH4)2S2O8의 농도는 2%)로 이루어진 에칭제를 이용하여 에칭할 때, 에칭제 중의 HCl농도를 0%∼0.5%의 범위에서 변경한 때의 Ti막과 Cu막의 적층막의 에칭 오프시간(에칭이 종료할 때까지의 시간)의 HCl농도 의존성에 대하여 조사하였다. 그 결과를 도 14에 나타냈다. 또, 여기서 형성한 적층막의 Ti막과 이것의 상층의 Cu막은 공기중에 노출되지 않고 스퍼터법에 의하여 연속성막 한 것이다.
도 14에 나타낸 결과로부터 Ti막과 Cu막으로 이루어진 적층막을 형성한 시험편을 HF와 과황산암모늄[(NH4)2S2O8]과 HCl을 함유하는 수용액으로 이루어진 에칭제를 이용하여 에칭한 경우, 에칭제 중의 HCl농도(Cl-이온의 농도)가 커짐에 따라서 에칭 오프시간이 짧아져 에칭 레이트가 높아짐을 알 수 있다.
도 12내지 도 14에 나타낸 결과로부터 에칭제 중의 HCl농도가 0.1%의 경우 Cu단층막을 100nm의 깊이까지 에칭하는데 약 24초가 걸리고, 또, 두께 50nm의 Ti단층막을 형성한 시험편의 에칭 오프시간은 약 90초 걸림에 대하여 두께 50nm의 Ti막과 두께 100nm의 Cu막을 연속 성막하여 적층막을 형성한 시험편의 에칭 오프시간은 약 30초이기 때문에 HF와 과황산암모늄[(NH4)2S2O8]과 HCl을 함유하는 수용액은 Ti단층막을 에칭할 때보다도 Ti막과 Cu막의 적층막을 에칭할 때의 에칭 오프시간을 크게 단축할 수 있고, Cu단층막을 에칭하는 경우에 근접한 에칭 레이트로 에칭할 수 있음을 알 수 있다.
그것은 Ti막과 Cu막을 연속 성막하는 경우는 Cu막 형성 전에 공기 중에 노출시키지 않고, Ti막의 표면에 TiOx막이 생성되지 않기 때문에 단시간에 에칭되기 때문이다.
따라서, HF와 과황산암모늄[(NH4)2S2O8]과 HCl을 함유하는 수용액은 Ti막과 Cu막의 적층막의 에칭제로 사용하면 상기 적층막을 에칭 잔사 없이 일괄 에칭할 수 있고, 소망하는 선폭의 적층배선을 정밀하게 형성할 수 있기 때문에 제조공정을 간략화할 수 있고, 수율을 향상할 수 있다.
(실험예8)
글래스기판의 표면에 막두께 50nm의 Ti막(하부막)과 막두께 100nm의 Cu막으로 이루어진 적층막을 스퍼터법, 포토리소그래피법에 의하여 형성한 시험편을 제작하고, 이 시험편을 KF 또는 NH4F와 3%의 옥기손(상품명: 아루도리치사제, 2KHSO5·KHSO4·K2SO4가 포함되어 있는 수용액)을 함유하는 수용액으로 이루어진 에칭제를 이용하여 에칭할 때, 에칭제 중의 KF 또는 NH4F 농도를 0%∼0.5%의 범위로 변경한 때의 Ti막과 Cu막의 적층막의 에칭 오프시간(에칭이 종료할 때까지의 시간)의 KF 또는 NH4F 농도 의존성에 대하여 조사하였다. 그 결과를 도 15에 나타낸다. 또, 여기서 형성한 적층막의 Ti막과 이것의 상층의 Cu막은 공기중에 노출되지 않고, 스퍼터법에 의하여 연속 성막한 것이다.
도 15에 나타낸 결과로부터 Ti과 Cu막으로 이루어진 적층막을 형성한 시험편은 KF 또는 NH4F와 3%의 옥기손을 함유하는 수용액으로 이루어진 에칭제를 이용하여 에칭할 수 있고, 또, 이 에칭제 중의 KF 또는 NH4F 농도(F-이온의 농도)가 커짐에 따라 에칭 오프시간이 짧아지고, 에칭 잔사가 없을 뿐만 아니라 에칭 레이트가 높음을 알 수 있다. 또, 에칭제 중에 HF가 포함되어 있지 않아도 에칭제에 페르옥소황산염 이외에 F-이온이 포함되어 있으면 Ti막과 Cu막의 적층막을 일괄 에칭할 수 있음을 알 수 있다.
(실험예9)
글래스기판의 표면에 막두께 300nm의 Cu단층막을 스퍼터법, 포토리소그래피법에 의하여 형성한 시험편을 제작하고, 이 시험편을 KF 또는 HF와 3%의 옥기손(상품명: 아루도리치사제, 2KHSO5·KHSO4·K2SO4가 포함되어 있는 수용액)으로 이루어진 에칭제를 이용하여 에칭할 때, 에칭제 중의 KF의 농도를 0.1%∼0.5%를 변경한 때와, KF에 대신하여 0.2%의 HF를 이용한 때의 에칭시간과 Cu단층막의 에칭깊이와의 관계에 대하여 조사하였다. 그 결과를 도 16에 나타낸다.
도 16에 나타낸 결과로부터 Cu단층막을 형성한 시험편을 에칭하는 경우 에칭제 중에 KF가 함유되어 있는 쪽이 HF가 함유되어 있는 쪽보다도 에칭 레이트가 높음을 알 수 있다. 또, 에칭제 중의 KF농도가 0.5%인 경우의 쪽이 KF농도가 0.1%의 경우 보다도 에칭 레이트가 높게 되어 있기 때문에 KF 농도(F-이온의 농도)가 높은 쪽이 에칭 효율이 양호함을 알 수 있다.
또, 에칭제 중의 HF가 함유되어 있는 경우의 쪽이 KF가 함유되어 있는 경우와 비교하여 에칭 레이트가 낮지만 제어는 용이함을 알 수 있다.
이상 상세히 설명한 것처럼 본 발명의 구리의 에칭제는 페르옥소-황산-수소칼륨을 함유하는 수용액으로 이루어져 있기 때문에 정지에 의한 침적법이라고 하는 간단한 케미컬 에칭법으로 Cu막을 에칭할 수 있고, 에칭 레이트의 경시변화가 없고, Cu막의 사이드 에칭량이 균일하기 때문에 소망하는 선폭의 구리배선을 용이하게 얻을 수 있다.

Claims (16)

  1. 페르옥소-황산-수소칼륨을 포함하는 수용액으로 이루어진 것을 특징으로 하는 구리의 에칭제.
  2. 제1항에 있어서,
    상기 수용액은 아세트산을 포함하는 것을 특징으로 하는 구리의 에칭제.
  3. 제1항에 있어서,
    상기 페르옥소-황산- 수소칼륨의 농도가 0.08내지 2.0mol/1인 것을 특징으로 하는 구리의 에칭제.
  4. 페르옥소-황산-수소칼륨과 플루오르산을 포함하는 수용액으로 이루어진 것을 특징으로 하는 티탄막과 구리막과의 적층막의 에칭제.
  5. 페르옥소-황산-수소칼륨과 인산과 질산을 포함하는 수용액으로 이루어진 것을 특징으로 하는 몰리브덴막과 구리막과의 적층막의 에칭제.
  6. 페르옥소-황산-수소칼륨과 염산을 포함하는 수용액으로 이루어진 것을 특징으로 하는 크롬막과 구리막과의 적층막의 에칭제.
  7. 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 포함하는 수용액으로 이루어진 것을 특징으로 하는 티탄막과 구리막과의 적층막의 에칭제.
  8. 페르옥소황산염과 플루오르화물을 포함하는 수용액으로 이루어진 것을 특징으로 하는 티탄막과 구리막과의 적층막의 에칭제.
  9. 제7항에 있어서,
    상기 페르옥소황산염은 KHSO5, NaHSO5, K2S2O8, Na2H2O8, (NH4)2S2O8중에서 선택되는 어느 1종 이상인 것을 특징으로 하는 티탄막과 구리막과의 적층막의 에칭제.
  10. 제7항에 있어서,
    상기 염화물은 알카리금속의 염화물 혹은 염화암모늄인 것을 특징으로 하는 티탄막과 구리막과의 적층막의 에칭제.
  11. 제8항에 있어서,
    상기 페르옥소황산염은 KHSO5, NaHSO5, K2S2O8, Na2H2O8, (NH4)2S2O8중에서 선택되는 어느 1종 이상인 것을 특징으로 하는 티탄막과 구리막과의 적층막의 에칭제.
  12. 제8항에 있어서,
    상기 플루오르화물은 알카리금속의 플루오르화물 혹은 플루오르화암모늄인 것을 특징으로 하는 티탄막과 구리막과의 적층막의 에칭제.
  13. 베이스 위에 구리막을 성막하고, 그 구리막의 표면에 소정 패턴의 마스크를 형성하고, 페르옥소-황산-수소칼륨을 함유하는 수용액으로 이루어진 에칭제를 이용하여 상기 구리막을 에칭하여 상기 소정 패턴의 구리배선을 형성하는 것을 특징으로 하는 전자기기용 기판의 제조방법.
  14. 베이스 위에 티탄막 또는 티탄합금막과 구리막을 순차 성막한 적층막의 표면에 소정 패턴의 마스크를 형성하고, 페르옥소-황산-수소칼륨과 플루오르산을 함유하는 수용액으로 이루어진 에칭제, 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 함유하는 수용액으로 이루어진 에칭제, 또는 페르옥소황산염과 플루오르화물을 함유하는 수용액으로 이루어진 에칭제의 선택되는 어느 하나를 이용하여 상기 티탄막 또는 티탄합금막과 구리막과의 적층막을 에칭하여 상기 소정 패턴의 적층배선을 형성하는 것을 특징으로 하는 전자기기용 기판의 제조방법.
  15. 베이스 위에 구리막을 성막하고, 그 구리막의 표면에 소정 패턴의 마스크를 형성하고, 페르옥소-황산-수소칼륨을 함유하는 수용액으로 이루어진 에칭제를 이용하여 상기 구리막을 에칭하여 상기 소정 패턴의 구리배선을 형성하는 제조방법에 의하여 제조한 전자기기용 기판을 갖는 것을 특징으로 하는 전자기기.
  16. 베이스 위에 티탄막 또는 티탄합금막과 구리막을 순차 성막한 적층막의 표면에 소정 패턴의 마스크를 형성하고, 페르옥소-황산-수소칼륨과 플루오르산을 함유하는 수용액으로 이루어진 에칭제, 페르옥소황산염과 플루오르산과 염산 혹은 염화물을 함유하는 수용액으로 이루어진 에칭제, 또는 페르옥소황산염과 플루오르화물을 함유하는 수용액으로 이루어진 에칭제의 선택되는 어느 하나를 이용하여 상기 티탄막 또는 티탄합금막과 구리막과의 적층막을 에칭하여 상기 소정 패턴의 적층배선을 형성하는 제조방법에 의하여 제조한 전자기기용 기판을 갖는 것을 특징으로 하는 전자기기.
KR1020000033277A 1999-06-18 2000-06-16 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기 KR100331888B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-173431 1999-06-18
JP17343199 1999-06-18
JP2000-001127 2000-01-06
JP2000001127A JP3974305B2 (ja) 1999-06-18 2000-01-06 エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器

Publications (2)

Publication Number Publication Date
KR20010015041A true KR20010015041A (ko) 2001-02-26
KR100331888B1 KR100331888B1 (ko) 2002-04-09

Family

ID=26495411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033277A KR100331888B1 (ko) 1999-06-18 2000-06-16 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기

Country Status (4)

Country Link
US (2) US7229569B1 (ko)
JP (1) JP3974305B2 (ko)
KR (1) KR100331888B1 (ko)
TW (1) TW480611B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415319B1 (ko) * 2000-10-19 2004-01-16 테크노세미켐 주식회사 투명도전막의 에칭액 조성물
KR100813005B1 (ko) * 2001-12-12 2008-03-14 엘지.필립스 엘시디 주식회사 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법
US7521366B2 (en) 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
KR20100110745A (ko) * 2009-04-03 2010-10-13 동우 화인켐 주식회사 식각액 조성물 및 방법
KR20110063055A (ko) * 2009-12-04 2011-06-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20140130295A (ko) * 2013-04-30 2014-11-10 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223661B (en) * 2000-10-19 2004-11-11 Techno Semichem Co Ltd Etchant formulation for ITO film
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US7189647B2 (en) 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
CN100371809C (zh) * 2001-07-06 2008-02-27 三星电子株式会社 用于线路的蚀刻液、制造线路的方法和包括此方法的制造薄膜晶体管阵列板的方法
KR100777701B1 (ko) * 2001-07-06 2007-11-21 삼성전자주식회사 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR100480797B1 (ko) * 2002-07-26 2005-04-07 엘지.필립스 엘시디 주식회사 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100905053B1 (ko) * 2003-02-05 2009-06-30 엘지디스플레이 주식회사 구리배선을 포함하는 액정표시장치용 어레이기판 제조방법
US6818142B2 (en) * 2003-03-31 2004-11-16 E. I. Du Pont De Nemours And Company Potassium hydrogen peroxymonosulfate solutions
JP3909035B2 (ja) * 2003-04-09 2007-04-25 三井金属鉱業株式会社 メッキ前処理液およびメッキ前処理方法
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
EP1894230A2 (en) * 2005-06-13 2008-03-05 Advanced Technology Materials, Inc. Compositions and methods for selective removal of metal or metal alloy after metal silicide formation
KR101191405B1 (ko) * 2005-07-13 2012-10-16 삼성디스플레이 주식회사 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
JP2008133529A (ja) * 2006-08-29 2008-06-12 Rohm & Haas Electronic Materials Llc 剥離方法
KR101326128B1 (ko) 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
JP5022364B2 (ja) * 2006-10-16 2012-09-12 三井金属鉱業株式会社 配線用積層膜及び配線回路
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物
KR100839428B1 (ko) * 2007-05-17 2008-06-19 삼성에스디아이 주식회사 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법
US20090008365A1 (en) * 2007-07-06 2009-01-08 Depuy Products, Inc. Microtextured Implants and Methods of Making Same
JP4956461B2 (ja) * 2008-02-20 2012-06-20 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
JP4743645B2 (ja) * 2008-03-28 2011-08-10 日立金属株式会社 金属薄膜配線
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101531688B1 (ko) * 2008-11-12 2015-06-26 솔브레인 주식회사 투명도전막 식각용액
US20110227085A1 (en) * 2008-12-26 2011-09-22 Sharp Kabushiki Kaisha Substrate for use in display panel, and display panel including same
TWI480360B (zh) * 2009-04-03 2015-04-11 Du Pont 蝕刻劑組成物及方法
US8696759B2 (en) 2009-04-15 2014-04-15 DePuy Synthes Products, LLC Methods and devices for implants with calcium phosphate
JP5604056B2 (ja) * 2009-05-15 2014-10-08 関東化学株式会社 銅含有積層膜用エッチング液
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR101802406B1 (ko) * 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5051323B2 (ja) * 2010-02-15 2012-10-17 三菱瓦斯化学株式会社 銅層及びモリブデン層を含む多層薄膜用エッチング液
US8647980B2 (en) 2010-02-25 2014-02-11 Sharp Kabushiki Kaisha Method of forming wiring and method of manufacturing semiconductor substrates
KR101750431B1 (ko) * 2010-11-10 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20120066950A (ko) 2010-12-15 2012-06-25 삼성전자주식회사 식각액, 이를 이용한 표시 장치 및 그 제조 방법
JP5735811B2 (ja) 2011-01-25 2015-06-17 関東化学株式会社 銅を主成分とする金属薄膜のエッチング液組成物
DE102011003308B4 (de) 2011-01-28 2014-06-05 Micropelt Gmbh Überwachungsanordnung und Verfahren zur Überwachung einer elektrischen Leitung
KR101776923B1 (ko) 2011-08-05 2017-09-11 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
DE102011088052A1 (de) * 2011-12-08 2013-06-13 Micropelt Gmbh Verwendung einer Mischung umfassend ein Peroxodisulfat und eine Säure, Mischung umfassend ein Peroxodisulfat und eine Säure sowie Verfahren zum Herstellen eines Dünnschichtbauelementes
KR20130139438A (ko) * 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR101922625B1 (ko) * 2012-07-03 2018-11-28 삼성디스플레이 주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
CN103000627A (zh) * 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
KR102500812B1 (ko) * 2015-08-26 2023-02-16 가부시키가이샤 아데카 에칭액 조성물 및 에칭 방법
US10920143B2 (en) 2015-08-26 2021-02-16 Adeka Corporation Etching liquid composition and etching method
TW202106859A (zh) * 2019-06-03 2021-02-16 美商富士軟片電子材料美國股份有限公司 蝕刻組成物
CN111446263A (zh) * 2020-04-13 2020-07-24 Tcl华星光电技术有限公司 阵列基板及其制作方法
KR20230174346A (ko) * 2022-06-20 2023-12-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3779842A (en) * 1972-04-21 1973-12-18 Macdermid Inc Method of and composition for dissolving metallic copper
US3869401A (en) * 1972-12-04 1975-03-04 Du Pont Stabilized acidic hydrogen peroxide solutions
GB1446816A (en) * 1973-05-02 1976-08-18 Furukawa Electric Co Ltd Chemical dissolution treatment of tin or alloys thereof
JPS5177404A (ko) * 1974-12-26 1976-07-05 Fuji Photo Film Co Ltd
US4349411A (en) * 1981-10-05 1982-09-14 Bell Telephone Laboratories, Incorporated Etch procedure for aluminum alloy
DE3623504A1 (de) * 1986-07-09 1988-01-21 Schering Ag Kupferaetzloesungen
US5342501A (en) * 1989-11-21 1994-08-30 Eric F. Harnden Method for electroplating metal onto a non-conductive substrate treated with basic accelerating solutions for metal plating
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
US5225034A (en) * 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
US5259979A (en) * 1993-01-13 1993-11-09 Oliver Sales Company Process for regeneration of cleaning compounds
US5958288A (en) * 1996-11-26 1999-09-28 Cabot Corporation Composition and slurry useful for metal CMP
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6177026B1 (en) * 1998-05-26 2001-01-23 Cabot Microelectronics Corporation CMP slurry containing a solid catalyst

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415319B1 (ko) * 2000-10-19 2004-01-16 테크노세미켐 주식회사 투명도전막의 에칭액 조성물
KR100813005B1 (ko) * 2001-12-12 2008-03-14 엘지.필립스 엘시디 주식회사 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법
US7521366B2 (en) 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
US7704767B2 (en) 2001-12-12 2010-04-27 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
US8148182B2 (en) 2001-12-12 2012-04-03 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
US8373834B2 (en) 2003-06-24 2013-02-12 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US8614780B2 (en) 2003-06-24 2013-12-24 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US8144296B2 (en) 2003-06-24 2012-03-27 Lg Display Co., Ltd. Method of fabricating array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns
US8259272B2 (en) 2003-06-24 2012-09-04 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
KR20100110745A (ko) * 2009-04-03 2010-10-13 동우 화인켐 주식회사 식각액 조성물 및 방법
KR20110063055A (ko) * 2009-12-04 2011-06-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9443881B2 (en) 2009-12-04 2016-09-13 Samsung Display Co., Ltd. Thin film transistor substrate and the method thereof
KR20140130295A (ko) * 2013-04-30 2014-11-10 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
US10465112B2 (en) 2014-07-17 2019-11-05 Soulbrain Co., Ltd. Composition for etching

Also Published As

Publication number Publication date
KR100331888B1 (ko) 2002-04-09
JP2001059191A (ja) 2001-03-06
TW480611B (en) 2002-03-21
JP3974305B2 (ja) 2007-09-12
US20070235685A1 (en) 2007-10-11
US7229569B1 (en) 2007-06-12
US7442324B2 (en) 2008-10-28

Similar Documents

Publication Publication Date Title
KR100331888B1 (ko) 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR100415617B1 (ko) 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
US6872603B2 (en) Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP2004163901A (ja) 液晶表示装置用アレイ基板及びその製造方法
US5976988A (en) Etching material and etching method
JPH1197714A (ja) 半導体集積回路およびその作製方法
KR20070075808A (ko) 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
FR2785088A1 (fr) Un procede de fabrication d'un substrat pour un dispositif electronique utilisant un agent d'attaque ainsi qu'un dispositif electronique presentant un tel substrat
US6190951B1 (en) Method for manufacturing a liquid crystal display apparatus
US6693000B2 (en) Semiconductor device and a method for forming patterns
US7561223B2 (en) Device and method for protecting gate terminal and lead
JP3784478B2 (ja) 表示装置及び表示装置の作製方法
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
EP0329274A1 (en) A method of forming anodised regions on an anodisable metal layer
JPS61133662A (ja) アクテイブマトリクス型薄膜トランジスタ基板
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
KR100508036B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100325666B1 (ko) 게이트 또는 소스/드레인의 전극 패턴 제조 방법
US6110768A (en) Method of manufacturing aluminum gate electrode
KR0152785B1 (ko) 액정표시소자용 박막트랜지스터의 제조방법
KR100325665B1 (ko) 게이트 또는 소스/드레인 전극 패턴시 사용되는 6에이족 금속식각액

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 17