FR2785088A1 - Un procede de fabrication d'un substrat pour un dispositif electronique utilisant un agent d'attaque ainsi qu'un dispositif electronique presentant un tel substrat - Google Patents

Un procede de fabrication d'un substrat pour un dispositif electronique utilisant un agent d'attaque ainsi qu'un dispositif electronique presentant un tel substrat Download PDF

Info

Publication number
FR2785088A1
FR2785088A1 FR9913294A FR9913294A FR2785088A1 FR 2785088 A1 FR2785088 A1 FR 2785088A1 FR 9913294 A FR9913294 A FR 9913294A FR 9913294 A FR9913294 A FR 9913294A FR 2785088 A1 FR2785088 A1 FR 2785088A1
Authority
FR
France
Prior art keywords
layer
aluminum
titanium
weight
attack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9913294A
Other languages
English (en)
Other versions
FR2785088B1 (fr
Inventor
Gyoo Chul Jo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of FR2785088A1 publication Critical patent/FR2785088A1/fr
Application granted granted Critical
Publication of FR2785088B1 publication Critical patent/FR2785088B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Liquid Crystal (AREA)

Abstract

L'invention propose un agent d'attaque qui peut attaquer avec sensiblement la même vitesse d'attaque en une seule étape d'attaque chacune des couches métalliques (3. 4) qui composent une couche empilée (5) formée d'aluminium ou d'alliage d'aluminium sur lequel est empilé un autre métal. L'invention propose aussi un procédé de fabrication d'un substrat utilisant un tel agent d'attaque ainsi qu'un dispositif électronique présentant ce substrat. L'agent d'attaque de l'invention contient de l'acide fluorhydrique de l'acide périodique et de l'acide sulfurique, avec une proportion totale en poids d'acide fluorhydrique et d'acide périodique de 0, 05 à 30 %, une proportion en poids d'acide sulfurique de 0, 05 à 20 %, et uns rapport en poids entre l'acide périodique et l'acide fluorhydrique de 0. 01 à 2. Grâce à cet agent d'attaque, chaque couche de connexion (5, 12, 14) formée par empilement d'aluminium ou d'alliage d'aluminium avec du titane ou d'alliage de titane peut être uniformément attaquée avec une vitesse d'attaque sensiblement égale.

Description

UN PROCEDE DE FABRICATION D'UN SUBSTRAT POUR UN
DISPOSITIF ELECTRONIQUE UTILISANT UN AGENT D'ATTAQUE
AINSI QU'UN DISPOSITIF ELECTRONIQUE PRESENTANT UN TEL
SUBSTRAT.
La présente invention concerne un agent d'attaque, un procédé de fabrication d'un substrat pour un dispositif électronique en utilisant un tel agent d'attaque, ainsi qu'un dispositif électronique présentant un tel substrat; elle concerne plus particulièrement un agent d'attaque grâce auquel chaque couche de connexion l0 formée par empilemlent d'une couche d'aluminium ou d'alliage d'aluminium et d'une couche de titane ou d'alliage de titane peut être attaquée de manière uniforme avec
sensiblement la même vitesse d'attaque.
Il est avantageux d'utiliser comme matériau de connexion de l'aluminium du fait de sa faible résistance, et l'aluminium est donc fréquemment utilisé comme matériau de connexion pour les électrodes ou similaires sur le substrat d'un dispositif électronique. Comme exemple de dispositif électronique, la figure 12 est une vue de coupe montrant un transistor ien couche mince dans un afficheur à cristal liquide à transistor
en couche mince classique.
Le transistor eni couche mince 82 comprend une électrode de grille 84 formée sur un substrat 83, une couche d'isolation de grille 85 qui recouvre l'électrode de grille 84. Une couche semiconductrice active 86 de silicium amorphe (dans la suite "a-Si") est formée sur la couche d'isolation de grille 85 de l'électrode de grille
supérieure 84. Une électrode de source 88 et une électrode de drain 89 s'étendent au-
225 dessus de la couche d'isolation de grille 85 ou de la couche semiconductrice active 86, une couche de contact ohmique 87 formée de silicium amorphe présentant des impuretés de type "n" comme le phosphore (dans la suite "ni a-Si") est insérée entre ces deux dernières couches. En outre, une couche de passivation 90 recouvrant le transistor en couche mince 82 formé de l'électrode de source 88, de l'électrode de drain 89 et de l'électrode de grille 84 est formée, et un trou de contact 91 est formé dans la couche de passivation 90 au-dessus de l'électrode de drain 89. Enfin, on forme une électrode de pixel 92 constituée d'une couche d'électrode transparente d'oxyde d'étain ou d'indium (dans la suite, "ITO") qui est électriquement reliée à
l'électrode de drain 89 à travers le trou de contact 91.
La partie gauche de la figure 12 montre une vue en coupe d'une plage de bornes de grille 93 de la connexion de grille. Un trou de contact 95 traversant une couche d'isolation de grille 85 et une couche de passivation 90 est formée sur une couche de plage inférieure 94 constituée d'un matériau de connexion de grille sur le substrat 83, et une couche de plage supérieure 96 constituée d'une couche d'électrode transparente et électriquement reliée à la couche de plage inférieure 94 à travers le trou de contact 95. Une connexion de source peut présenter une structure similaire à
la connexion de grille.
Comme mentionné précédemment. par exemple dans le cas du transistor en couche mince, la couche d'électrode transparente qui forme une borne de grille, une borne de source et une électrode de pixel est directement reliée à un métal de connexion qui forme respectivemenit la connexion de grille, la connexion de source
ou l'électrode de drain.
D'ailleurs, dans le cas o on utilise une couche d'aluminium métallique comme matériau de connexion afin de réduire la résistance de connexion dans le dispositif électronique, on génère des excroissances. Une excroissance présentant une forme d'aiguille est générée sur la surface de la couche d'aluminium pendant un traitement thermique. La projection traverse des couches d'isolants superposées, de sorte que I'on génère un court-circuit avec une autre couche conductrice ou que l'on provoque une mauvaise isolation. En outre, si le contact ITO est relié directement avec l'aluminium, I'oxygène de l'ITO oxyde l'aluminium et en conséquence, la résistance
de la partie de contact augmente.
Afin d'éviter ces problèmes, on utilise largement des couches empilées, dans lesquelles on forme une autre couche métallique d'un métal tel que le molybdène ou le chrome au-dessus de la couche d'aluminium (dans la suite "couche empilée à différents métaux"). Dans le cas o l'on fournit une électrode de grille 84 à couche empilée à différents métaux, on peut à titre d'exemple commoe représenté sur la figure 14A, former par photolithographie un photomasque 97 d'une structure donnée sur la surface de la couche empilée 84c, qui comprend une couche de molybdène 84b sur une couche d'aluminium 84a sur un substrat 3. Ensuite, la couche empilée 84c est obtenue par attaque uniforme en utilisant un agent d'attaque comprenant du H3PO4 à
% en poids, du HNO3, du CH3COOH et du 1120.
Dans le cas o la couche métallique est structurée par attaque uniforme des o30 différents métaux, une réaction électrochimique de l'agent d'attaque est générée par
la différence de potentiel entre les couches métalliques, ce qui provoque une sous-
attaque, ou un surplomb, la largeur de la ligne formée dans la couche d'aluminium 84a étant plus faible que la largeur de la ligne formée dans la couche de molybdène 84b commne illustré par la figure 14B, du fait que la couche d'aluminium sur la couche inférieure est attaquée plus rapidement que sur la couche de molybdène
inférieure. Ceci peut provoquer un problème tel qu'une faible isolation sous pression.
Afin de résoudre ces problèmes. après une attaque uniforme, on peut structurer la couche de molybdène 84b par une étape d'attaque supplémentaire utilisant l'acide urique. Dans le procédé classique de fabrication d'un substrat pour un dispositif électronique, lorsqu'on prévoit une couche empilée en différents métaux, le rendement est faible et le procédé de fabrication est allongée et le coût augmente du
fait que l'on doit procéder à au moins deux traitements d'attaque.
En outre, si l'on procède commre indiqué ci-dessus à une attaque supplémentaire, la couche de molybdène de la couche supérieure est attaquée un peu [0 plus rapidement que la couche d'aluminium dans la couche inférieure, et en conséquence, comme représenté sur la figure 14C, la couche d'aluminium de la couche inférieure se trouve en saillie, et il est difficile de contrôler la largeur de ligne
de la connexion à la fois dans la couche inférieure et supérieure.
Une autre méthode de formation d'une électrode de grille en couche empilée formée de différents métaux, comme représenté sur la figure 15A, comprend les étapes suivantes: on dépose une couche d'aluminium 84a sur le substrat 83; on dépose un agent photosensible 97 sur la surface de la couche d'aluminium 84a et on procède à une photolithographie; on procède à une attaque comme représenté sur la figure 15B, de sorte à obtenir une couche d'aluminium 84a de la largeur désirée. Le procédé comprend ensuite les étapes de: La couche d'aluminium 84a est recouverte d'une couche de molybdène 84b comme représenté sur la figure 15C; on forme par photolithographie un masque 98 ayant la structure désirée comme représenté sur la figure 15D puis on procède à l'attaque. De la sorte, au moins deux traitements d'attaque sont nécessaires comme dans le procédé classique, ce qui pose aussi un problème. Et la connexion empilée présente une structure dans laquelle d'aluminium 84a de la couche inférieure est recouverte par la couche de molybdène 84b dans la couche supérieure, comme représenté en figure 15E, de telle sorte que la largeur de la ligne formée dans la couche supérieure est nécessairement plus importante que la largeur de celle formée no dans la couche inférieure. Il est donc difficile de contrôler la largeur des lignes de la
connexion à la fois dans la couche supérieure et dans la couche inférieure.
La présente invention propose une solution à ces problèmes. Dans le cas o l'on forme une couche empilée par empilement d'un métal différent sur une couche d'aluminium ou d'alliage d'aluminium présentant une faible résistance comme matériau de connexion, la présente invention fournit un agent d'attaque qui peut assurer une vitesse d'attaque sensiblement équivalente en attaquant en une seule étape les couches métalliques formant la couche empilée. Elle fournit aussi un procédé de fabrication d'un substrat pour un dispositif électronique utilisant un tel
agent d'attaque, et propose enfin un dispositif électronique présentant un tel substrat.
Plus précisément l'invention propose un procédé de fabrication d'un substrat pour un dispositif électronique comprenant les étapes de formation sur un substrat d'une couche de connexion présentant une couche d'aluminium ou d'alliagc d'aluminium et une couche de titane ou d'alliage de titane - fourniturc d'un masque sur la couche de connexion; et attaque de laditc couche de connexion Cen utilisanlt un agent d'attaque, agent d'attaque comprenant de l'acide fluorhydrique, de l'acide periodique et de l'acide sulfurique, la propor-tion totale en poids d'acidc fluorhydrique et d'acide periodique étant de 0,05 à 30 %/ en poids, la proportion en poids de l'acide sulfurique étant de 0,05 à 20 % en poids, et le rapport en poids entre l'acide periodique et l'acide
fluorhydrique étant de 0,01 à 2.
Selon un autre mode de réalisation, la couche de connexion est attaquée avec une vitesse d'attaque sensiblement égale. L'invention propose également un dispositif électronique comprenant - un substrat fabriqué en utilisant un agent d'attaque comprenant de l'acide fluorhydrique, dc l'acidc periodique, de l'acidc sulfurique, la proportionl totale en poids d'acide fluorhydrique et d'acide periodique étant de 0,05 à 30 '% en poids, la proportion en poids d'acide sulfurique étant de 0,05 à 20 0o en poids, le rapport en poids entre l'acide periodique et l'acide fluorhydrique étant de 0,01 à 2, et par attaque d'une couche de connexion d'aluminium ou d'alliage d'aluminium et de titane ou
d'alliage de titane.
Sclon un autre mode de réalisation de la présente invention. la couche de connexion cst attaquée avec sensiblement la meême vitesse d'attaque.
D'autres caractéristiques et avantages de l'invenltionl apparaitront à la lecture de
la description qui suit dans laquelle
- la ligure 1 cst unie VUC en coupe montlrant unll procédé de fabrication d'un substrat de transistor en couche mince, dans un mode de réalisation du procédé de fabrication d'un substrat pour un dispositif électronique selon la présente invention - la figure 2 est une vue eni coupe montrant un procédé de fabrication d'un substrat de transistor eci couche mince, dans un mode de réalisation du procédé de fabrication d'un substrat pour un dispositif électronique selon la présente invention; - la figure 3 est une vue en coupe montrant une partie d'un substrat présentant un transistor eni couche mince obtenu par le procédé de fabrication d'un substrat pour un dispositif électronique selon la présente invention; - la figure 4 est une vue montrant la structure d'un instrument de mesure du potentiel électrique d'une électrode; - la figure 5 est un graphique montrant la relation entre le potentiel électrique d'une électrode et le métal de cette électrode; - la figure 6 est uni graphique montrant la relation entre la quantité d'attaque latérale de couche empilée d'Al et de Ti (AL) et la différence de potentiel entre les électrodes d'aluminium et de titane (SE); - la figure 7 est une vue en coupe montrant un exemple d'un dispositif d'affichage à cristal liquide du type à réflexion utilisant un substrat d'un transistor en couche mince selon l'invention la figure 8 est uni graphique montrant la relation entre la différence de l0 potentiel entre les électrodes d'Al et de Ti et la teneur en 11104 d'un agent d'attaque - la figure 9 est un graphique montrant la relation entre la différence de potentiel entre les électrodes d'AI et de Ti et la teneur en IIF d'un agent d'attaque - la figure 10 est un graphique montrant la relation entre la teneur en HF d'un agent d'attaque et la quantité d'attaque latérale lorsque on attaque des couches d'Al et de Ti par cet agent d'attaque; - la figure 11 est un graphique montrant la relation entre la différence de potentiel entre des électrodes d'AI et de Ti et la teneur en 112SO, d'un agent d'attaque; - la figure 12 est une vue en coupe montrant une partie d'un transistor en couche mince d'un afficheur à cristal liquide à transistor en couche mince classique; - la figure 13 est une vue en coupe montrant des couches empilées d'AI et de Ti formées sur un substrat; - la figure 14 est une vue en coupe montrant un procédé de fabrication d'un substrat pour un dispositif électronique selon l'art antérieur; - la figure 15 est une vue en coupe montrant un autre procédé de fabrication
d'un substrat pour un dispositif électronique selon l'art antérieur.
Dans le cas o l'on utilise comme matériau de connexion des couches formées par empilement d'un métal différent sur une couche d'aluminium ou d'alliage d'aluminium, on peut faire diminuer le surplomb ou l'attaque de la couche o30 d'aluminium en procédant à un seul traitement d'attaque, et en utilisant un agent d'attaque par lequel chaque couche métallique est attaquée avec sensiblement la mêmene vitesse d'attaque. Chaque métal composant la couche métallique empilée fonctionne comme une électrode dans l'électrolyte et présente un potentiel d'électrode. Du fait d'études et d'expériences successifs, il apparaît que lorsqu'une autre couche métallique qui compose la couche empilée présente un potentiel électrique faible par rapport à celui de l'aluminium ou de l'alliage d'aluminium, la différence de la vitesse d'attaque est faible. En particulier, si la couche empilée est formée par empilement d'une couche d'aluminium ou d'alliage d'aluminium et d'une couche de titane ou d'alliage de titane, on peut limiter le surplomb, et procéder à une
attaque uniforme.
Ce résultat est obtenu grâce aux modes de réalisation qui suivent.
La figure 4 est une vue d'un instrument de mesure du potentiel électrique d'une électrode. L'instrument comprend un réservoir 76 rempli d'un électrolyte 75; une électrode 77 est l'électrode d'hydrogène standard (dans la suite "SlIE"); et un échantillon réalisé en différents métaux (AI, Mo, Ti, Cu, Cr) servant coomme autre électrode 78, et une source 80 étant reliée entre les deux électrodes 77, 78en insérant une résistance variable 79. Afin de mesurer la différence de potentiel entre les o électrodes 77, 78 grâce à l'instrument de mesure du potentiel électrique d' électrode, on procède aux étapes suivantes: remplissage de l'électrolyte 75 dans le réservoir 76, immersion de l'électrode d'hydrogène standard 77 et de l'échantillon 78 dans l'électrolyte 75, application d'une tension par la source 80 de sorte à créer un
courant; et mesure du potentiel de l'électrode (E0) entre les deux électrodes 77, 78.
l L'électrolyte 75 remplissant le réservoir dépend du métal qui constitue l'échantillon, et si l'on utilise un échantillon en aluminium, on devrait utiliser du H2SO4 comme électrolyte, et de la même façon du HCI ou du NaOIH pour une électrode en
molybdène, du HCI pour une électrode en Ti et du 112SO4 pour une électrode en Cu.
Si l'on utilise un échantillon en chrome, on devrait utiliser du -ICI comme électrolyte. Le potentiel de l'électrode (E0) est mesuré lorsque la résistance variable est réglée de sorte à obtenir un courant nul. La figure 5 montre les résultats. La grandeur SE représente la différence de potentiel d'électrode entre le potentiel d'électrode d'un échantillon réalisé en aluminium et celui d'un échantillon réalisé en un autre métal. Comme le montre le résultat de la figure 5, lorsqu'on utilise un échantillon en aluminium (E,, = -1,66 V), l'échantillon qui présente la plus petite différence de potentiel d'électrode est l'échantillon en titane (E,, = -1,63), et dans ce cas, AE vaut 0,03 V. Une connexion empilée qui utilise comme couche empilée une couche formée de l'empilement successif d'aluminium ou d'alliage d'aluminium et de titane ou d'alliage de titane (dans la suite "une couche empilée d'aluminium et de titane") est peu pratique, et si cette couche empilée est attaquée de manière uniforme pour chaque couche métallique en utilisant un agent d'attaque avec unec vitesse d'attaque sensiblement égale, ce qui permet de réduire le surplomb, l'agent d'attaque est peu pratique. En outre, le procédé d'attaque en unec seule étape de la couche empilée n'est pas mis au point. De la sorte, afin de vérifier le résultat et d'atteindre un mode de
réalisation praticable, il est nécessaire de bénéficier de temps.
Il résulte de divers études et expériences les faits suivants: si l'on utilise un agent d'attaque composé d'acide fluorhydrique, d'acide periodique et d'acide sulfurique, chaque couche métallique qui compose une couche empilée d'aluminium et de titane peut être attaquée simultanément. Et lorsque l'électrode d'aluminium et l'électrode de titane sont immergées dans un agent d'attaque selon l'invention, la différence de potentiel d'électrodes AE devient plus faible lorsque la couche empilée d'AI et de Ti est uniformément attaquée, la quantité d'attaque latérale de la couche d'aluminium (AL) devient plus faible et notamment dans le cas oỉl la différence de potentiel d'électrode (AE) est de 400 mV ou moins, le surplomb peut être réduit sans problème à une quantité suffisante pour une utilisation pratique (AL est inférieur ou égal à 500 A). La différence de potentiel entre des électrodes peut aussi être modifiée [0 en contrôlant la quantité de chacun des éléments qui composent l'agent d'attaque. La raison apparaît en référence à la formule de Nernst qui suit E = Eo + (RT/nFlinc) --- (1) (dans laquelle E est la différence de potentiel, Eo est le potentiel standard de l'électrode, T est la température absolue, n est le nombre d'électrons, F est la
constante de Faraday et C est 1' activité ionique dans une solution).
cy dépend du composant, et de la concentration dans la composition de l'agent d'attaque, de sorte que l'on peut faire varier la différence de potentiel E. La figure 6 est une représentation de la relation entre la différence de potentiel (AE) entre l'électrode d'aluminium et de titane et la quantité d'attaque latérale de la couche empilée d'aluLminium et de titane. Dans ce cas, la quantité d'attaque latérale est définie, comme le montre la fig. 13, par la différence de la largeur de la couche en AI 3a d'une épaisseur de 1300 A par rapport à la largeur de la couche en Ti 4a ayant une épaisseur de 500 A, disposées sur le substrat 2a, lors de l'attaque par un agent d'attaque à base de HF, HI04 et H2SO4, des côtés de la couche en Ti exposés à
I'agent d'attaque par rapport aux côtés de la couche en Ti non exposés.
Lorsque la différence de potentiel (AE) est de 0,1 V en figure 6, la proportion de chaque élément dans l'agent d'attaque est la suivante. HF 0,3 % en poids, 1-110HIO4 0,5 % en poids et 112SO4 0,5 mole/l (2,7 % en poids). Dans le cas o SE vaut 0,45 V, HF est présent à 0,25 % en poids, H101 est présent à 0,5 % en poids et H2SO4 est présent à 0,3 mole/I (1, 6 % en poids). Si SE vaut 0,65 V, HF vaut 0,5 % en poids, li04 1 % en poids, H2SO4 0,5 mole/I (2,7 % en poids) tandis que si SE vaut 0,95 V,
1 ItF vaut 0,3 % en poids, HIO4 1,0 % en poids et H,SO4 0,5 mnole/l (2,7 % en poids).
Et lorsque l'agent d'attaque est composé d'acide fluorhydrique, d'acide periodique et d'acide sulfurique, la proportion de chaque élément est définie dans une plage spéciale de sorte que la différence de potentiel entre l'électrode d'aluminium et l'électrode de titane (SE) soit inférieure ou égale à 400 mV, ce qui permet de
résoudre les problèmes.
Afin de résoudre les problèmes, l'agent d'attaque selon la présente invention contient de l'acide fluorhydrique, de l'acide periodique et de l'acide sulfurique, la proportion totale en poids de l'acide fluorhydrique et de l'acide periodique étant de 0,05 à 30 % en poids, la proportion en poids de l'acide sulfurique étant de 0,05 à 20 % en poids, et le rapport en poids entre l'acide periodique et l'acide fluorhydrique étant de 0,01 à 2. Ainsi, chaque couche de connexion formée par l'empilement d'aluminium ou d'alliage d'aluminium et de titane ou d'alliage de titane peut être attaquée uniformément avec sensiblement la même vitesse d'attaque grâce à l'agent d'attaque. 0 Si la proportion massique totale d'acide fluorhydrique et d'acide periodique est Cen dessous de 0,05 % en poids, la vitesse d'attaque est très faible, et s'il dépasse
%, la vitesse d'attaque est trop élevée, de sorte qu'il est difficile à contrôler.
Si la proportion en poids d'acide sulfurique est inférieure à 0,05 % en poids, la différence de potentiel (SE) excède 400 mV, et lorsque l'on attaque une couche superposée d'aluminium ou d'alliage d'aluminium et de titane ou d'alliage de titane avec une attaque uniforme, on génère un fort surplomb et des défauts d'isolation sous pression; et si on ajoute plus de 20 % en poids d'acide sulfurique, I'effet n'est pas amélioré, et ceci fait diminuer la proportion d'acide fluorhydrique et d'acide periodique, de sorte que la distribution des états d'attaque contre les couches est
détériorée.
Si le rapport en poids entre l'acide periodique et l'acide fluorhydrique est en dessous de 0,01, la différence de potentiel (SE) excède 400 mV, et si le rapport en poids dépasse 2, la différence de potentiel (SE) excède 400 mV et lorsque la couche empilée est attaquée uniformément, on génère un surplomb important. On génère en
outre des défauts d'isolation sous pression.
L'agent d'attaque selon la présente invention comprend de l'acide fluorhydrique, de l'acide periodique et de l'acide sulfurique, et on peut attaquer simultanément chaque couche métallique d'une couche empilée formée par empilements successifs d'aluminium ou d'alliage d'aluminium et de titane ou d'alliage de titane, ou par empilement successif de titane ou d'alliage de titane et
d'aluminium ou d'alliage d'aluminium et de titane ou d'alliage de titane.
En outre, dans l'agent d'attaque de la présente invention, dans le cas o la proportion en poids totale de l'acide fluorhydrique et de l'acide periodique est de 0,05 à 30 % en poids, la proportion en poids d'acide sulfurique est de 0,5 à 20 % en poids, le rapport en poids entre l'acide periodique et l'acide fluorhydrique est de 0,01 et 2, on peut attaquer en une seule étape avec sensiblement la même vitesse d'attaque des métaux dans une couche empilée d'alliage de titane ou de titane, mais aussi d'autres couches de métal empilées sur une couche d'aluminiuml ou d'alliage
d'aluminium présentant une faible résistance.
En outre, afin de résoudre le problème dans le procédé de fabrication d'un substrat pour un dispositif électronique selon la présente invention. on forme une surface de couche empilée en empilant le cas échéant, successivement, une couche d'aluminium ou d'alliage d'aluminium et une couche de titane ou d'alliage de titanc sur le substrat isolant; et ensuite, on forme un masque présentant la structure voulue, et la couche empilée est attaquée en utilisant l'agent d'attaque de sorte à former unc
connexion empilée présentant la structure voulue.
En outre, afin de résoudre le problème dans le procédé de fabrication d'un substrat pour dispositif électronique selon la présente invention, on forme une surface d'une couche empilée en empilant le cas échéant successivement une couche de titane ou d'alliage de titane, une couche d'aluminium ou d'alliage d'aluminium, et une couche de titane ou d'alliage de titane sur le substrat isolant puis on forme un masque de la structure voulue, la couche empilée est attaquée Cen utilisant l'agent
d'attaque de telle sorte à former la connexion empilée ayant la structure voulue.
Dans le procédé de fabrication d'un substrat pour dispositif électronique selon la présente invention, chaque couche métallique, composant la couche empilée, peut être attaquée avec sensiblement la même vitesse d'attaque avec une attaque en une 2o seule étape, du fait que la couche empilée est attaquée en utilisant un agent d'attaque de cette composition et qu'il est donc facile de contrôler la largeur de ligne de connexion dans la couche supérieure et la couche inférieure qui composent la couche de connexion empilée; le rendement est élevé et le traitement de fabrication peut être réduit. En outre, chaque couche métallique qui compose la couche empilée peut être attaquée avec sensiblement la même vitesse d'attaque en une seule étape, de sorte qu'il est facile de contrôler la largeur de la ligne de connexion à la fois dans la couche supérieur et la couche inférieure qui composent la couche de connexion empilée. Du fait que l'on utilise une couche empilée formée par empilement d'une couche de titane ou d'alliage de titane sur une couche d'aluminium ou d'alliage d'aluminium, on forme une structure de couche barrière sur la surface de la couche d'aluminium ou d'alliage d'aluminium, et ceci limite la génération d'excroissances lors des traitements thermiques subséquents et on évite ainsi les courtscircuits ou les défauts d'isolation provoqués par les excroissances. Par ailleurs, la résistance de contact entre la couche de titane ou d'alliage de titane et lI'TO est plus faible que la résistance de contact entre la couche d'aluminium ou d'alliage de l'aluminium et l'ITO, et donc la résistance de contact peut être diminuée en formant une couche de titane ou d'alliage de titane sur la surface de la couche d'aluminium ou d'alliage d'aluminium.
Ainsi, selon le procédé de fabrication d'un substrat pour dispositif électronique.
on obtient des propriétés électriques correctes et on peut obtenir un substrat pour
dispositif électronique à faible coût avec un rendement amélioré.
La présente invention comprend aussi le substrat qui est fourni grâce au
procédé des revendications 2 ou 3.
Le dispositif électronique de la présente invention présente un substrat pour dispositif électronique qui utilise des couches de connexion empilées présentant des couches d'aluminium ou d'alliage d'aluminium avec une faible résistance de connexion de sorte que la chute de tension d'un signal provoquée par la résistance de 0 connexion ou le retard de connexion est difficilement généréale, et ce substrat est particulièrement approprié pour le dispositif d'affichage à grand écran, dans lequel la distance de connexion est plus longue, ou pour le dispositifs d'affichage à haute
définition dans lequel la largeur de la connexion est faible.
On décrit dans la suite en détail la présente invention en référence aux dessins,
étant entendu que celle-ci n'est pas limitée aux modes de réalisation qui suivent.
La figure 3 est une vue en coupe montrant un mode de réalisation d'un transistor en couche mince obtenu en appliquant un procédé de fabrication d'un substrat pour dispositif électronique à la fabrication d'un substrat transistor en couche
mince utilisé dans un afficheur à cristal liquide.
La référence a montre un transistor en couche mince, la référence h est la borne de la connexion de source qui est installée à l'extérieur de la matrice d'un transistor en couche mince, et c indique la borne de la connexion de grille. Ces trois parties sont séparées dans un dispositif d'affichage à cristal liquide réel présentant le transistor en couchemince 1, et ces trois éléments sont illustrés l'un près de l'autre
uniquement pour la facilité d'explication.
On explique d'abord la structure du transistor en couche mince.
On fournit sur le substrat 2 une électrode de grille 5 formée d'une couche de connexion empilée avec une couche d'aluminium ou d'alliage d'aluminium 3 d'une épaisseur de 1300 à 2000 A, une couche de titane ou d'alliage de titane d'une o0 épaisseur de 500 à 1000 A. La couche d'isolation de grille 7 est formée sur l'électrode de grille, et une couche semiconductrice 8 d'un silicium amorphe (a-Si) est déposée sur la couche d'isolation de grille 7; une couche n' a-Si 9 est formée sur la couche semiconductrice 8. Une électrode de source 12 et une électrode de drain 15 sont formées sur la couche n' a-Si. L'électrode de source 12 et l'électrode de drain 15 comprennent une couche de connexion empilée formée par empilement d'une couche de titane ou d'alliage de titane 10 de 500 à 1000 A, une couche d'aluminium ou d'alliage d'aluminium 11 de 1300 à 2000 A d'épaisseur, ainsi que d'une couche de
titane ou d'alliage de titane 10 de 500 à 1000 A d'épaisseur.
On dépose sur l'électrode de source 12 ou l'électrode de drain 15 une couche de passivation 17 qui recouvre l'électrode de source et l'électrode de drain, et on forme un trou de contact 18 qui va jusqu'à la couche de titane ou d'alliage de titane formée sur la couche d'aluminium ou d'alliage d'aluminiuml 1 à travers la couche de passivation 17. Une couche d'ITO 19 est formée commileil électrode de pixel, et elle traverse la paroi intérieure et le fond du trou de contact 18. L'électrode de drain 15 est électriquement reliée à la couche d'ITO (électrode de pixel) à travers
le trou de contact 18.
On décrit maintenant la partie de borne b de la connexion de source, celle-ci comprend une couche de plage inférieure 1 6a composée d'une couche de titane ou d'alliage de titane 10, d'une couche d'aluminium ou d'alliage d'aluminium 11 et d'une couche de titane ou d'alliage de titane 10 sur la couche d'isolation de grille 7; une couche de passivation 17 formée sur la couche de plage inférieure; un trou de contact 20 jusqu'à la couche de titane ou d'alliage de titane 10 formée sur la couche d'aluminium ou d'alliage d'aluminium 11; et une couche de plage supérieure 21 formée d'ITO qui traverse les parois internes et le fond du trou de contact 20. La couche de plage supérieure 21 et la couche de la plage inférieure 1 6a sont
électriquement reliées à travers le trou de contact 20.
La partie de borne c de la connexion de grille comprend maintenant une couche de plage inférieure 16b formée par une couche de connexion empilée formée d'une couche d'aluminium ou d'alliage d'aluminium 3 et d'une couche de titane ou d'alliage de titane 4 sur le substrat 2; une couche d'isolation de grille 7 formée sur la couche de plage inférieure; une couche de passivation 17 formée sur la couche d'isolation de grille; le trou de contact 22 allant jusqu'à la couche de titane ou d'alliage de titane 4, et une couche de plage supérieure 23 formée d'ITO qui traverse les parois intérieures et le fond du trou de contact 22. La couche de plage supérieure 23 et la couche de plage inférieure 16b sont électriquement
reliées à travers le trou de contact 22.
3o Dans cette structure, la couche d'ITO et la couche d'aluminium sont reliées, par l'intermédiaire d'une couche de titane ou d'alliage de titane qui forment le métal électriquement connecté à I'ITO, de sorte à éviter l'augmentation de la résistance
provoquée entre une connexion directe entre l'ITO et l'aluminium.
On peut utiliser du a-SiN,:I1, a-SiN\, a-SiO2:H ou du SiO2 conmme couche de
passivation, le préfixe a indiquant amorphe.
On décrit maintenant en référence aux figures I et 2 un procédé de fabrication d'un substrat de transistor en couche mince I selon la présente invention. Dans les figures I et 2, le symbole a représente un transistor en couche mince, le symbole b représente la borne de source à l'extérieur de la matrice du transistor en couche
mince et le symbole c représente la borne de connexion de grille.
Premièrement, comme représenté sur la figure I A, on forme une couche empilée par empilement d'une couche d'aluminium ou d'alliage d'aluminium 3 et d'une couche de titane ou d'alliage de titane 4, par pulvérisation successive au-dessus
du substrat 2.
Ensuite, dans la partie de transistor en couche mince 1, on forme un photomasque 27 ayant la structure désirée sur la couche de titane ou d alliage de titane 4 par photolithographie et ensuite on procède à une attaque uniforme sur la couche empilée en utilisant un agent d'attaque composé d'acide fluorhydrique, d'acide periodique et d'acide sulfurique, et comme représenté sur la figure IB, on obtient une électrode de grille 5 formée d'une couche de connexion empilée avec une couche d'aluminium ou d'alliage d'aluminium 3 et une couche de titane ou d'alliage de titane 4. L'agent d'attaque est contrôlé de sorte que la proportion totale en poids i5 de l'acide fluorhydrique et de l'acide periodique soit de 0,05 à 30 % en poids, la proportion totale en poids de l'acide sulfurique soit de 0,05 à 20 % en poids, et le
rapport en poids entre l'acide periodique et l'acide fluorhydrique soit de 0,01 à 2.
Dans la partie de borne de la connexion de grille c, un photomasque 28 ayant la structure désirée est déposée sur la couche de titane ou d'alliage de titane 4 par 2o photolithographie et ensuite on procède à une attaque uniforme sur la couche empilée en utilisant l'agent d'attaque comme représenté sur la figure l B. On obtient la couche de plage inférieure 16b représentée sur la figure lB, qui est composée d'une couche de connexion empilée avec une couche d'aluminium ou d'alliage d'aluminium 3 et
une couche de titane ou d'alliage de titane 4.
2 5 En conséquence, la couche d'aluminium ou d'alliage d'aluminium 3 et la couche de titane ou d'alliage de titane 4 formant la couche empilée sont attaquées simultanément avec une vitesse d'attaque sensiblement égale, et l'on obtient une électrode de grille 5 ainsi qu'une couche de plage inférieure 16b, dans lesquelles les largeurs des couches supérieure et inférieure sont sensiblement égales, de sorte à
3,o éviter les défauts d'isolation sous pression provoqués par des surplombs.
On dépose ensuite sur l'ensemble du substrat 2 par un procédé de CVD (dépôt chimique en phase vapeur) une couche d'isolation de grille 7. Dans la partie de transistor en couche mince a, on forme une couche semiconductrice 8 et une couche de silicium amorphe dopé aux impuretés 9, puis comme représenté sur la figure I C la i5 couche semiconductrice 8 et la couche de silicium amorphe dopé aux impuretés 9 sont attaquées, sauf au-dessus de l'électrode de grille 5 de la partie canal du transistor
en couche mince.
En outre, dans la partie de transistor en couche mince a, et dans la partie de borne de connexion de source b, comme représenté sur la figure I D. on forme une couche empilée en empilant tour à tour une couche de titane ou d'alliagc de titane,
une couche d'aluminiuml ou d'alliage d'aluminiuml et une couche de titane ou d'alliage de titane.
Dans la partie de transistor en couche minlce a, on forme un photomilasque ayant la structure désirée sur la couche de titane ou d'alliage de titane I10 au-dessus de l'électrode de grille 5 qui forme la partie canal du transistor eni couche minlice par photolithographie, on procède ensuite à une attaque uniforme sur la couche empilée I0 en utilisant l'agent d'attaque et on obtient comme représenté sur la figure 2A l'électrode de source 12 et l'électrode de drain 14 qui présentent chacune un empilement d'une couche de titane ou d'alliage de titane 10. une couche d'aluminium ou d'alliage d'aluminium 1 1 et d'une couche de titane ou d'alliage de
titane 10.
Dans la partie de borne de la connexion de source b, on forme un photomasque 38 ayant la structure désirée, au-dessus de la couche de titane ou d'alliage de titane 10. par photolithographie; on procède ensuite à une attaque uniforme sur la couche empilée ren utilisant un agent d'attaque de sorte à former commne représenté sur la figure 2A une couche de plage inférieure 16a avec une structure empilée formée d'une couche de titane ou d'alliage de titane 10, une couche d'aluminium ou
d'alliage d'aluminium 1 1 et une couche de titane ou d'alliage de titane 10.
Le résultat est que la couche de titane ou d'alliage de titane 10, la couche d'aluminium ou d'alliage d'aluminium 3 et la couche de titane ou d'alliage de titane
4 comprises dans la couche empilée peuvent être attaquées simultanément avec sensi-
blement la même vitesse d'attaque, et l'électrode de source 12, l'électrode de drain 14 ainsi que la couche de plage inférieure 16a présentent une largeur identique de la couche supérieure, la couche médiane et la couche inférieure; de la sorte, les défauts
d'isolation sous pression provoqués par un surplomb peuvent être évités.
On forme ensuite un canal 24 en attaquant la couche de silicium amorphe dopé 3o aux impuretés à l'aide d'une attaque sèche, ou d'une attaque sèche et d'une attaque humide. Dans la partie de transistor en couche mince a, la partie de borne de connexion de source b et la partie de borne de connexion de grille c, une couche de passivation
1 7 est déposée sur la couche de titane ou d'alliage de titane 4, 10.
Ensuite, dans la partie de transistor en couche mince a, comme représenté sur la figure 2B, un trou de contact 18 est généré en attaquant la couche de passivation 17, à l'aide d'une attaque sèche ou d'une attaque sèche et d'une attaque humide. On dépose une couche d'ITO sur l'ensemble du substrat et on y forme une structure comme représenté sur la figure 3. La couche d'ITO 19 est formée au-dessus du fond du trou de contact 18, de la surface intérieure et de la surface extérieure de la couche
de passivation 17.
Par ailleurs dans la partie de borne de connexion de source b et dans la partie s de borne de connexion dc grille c, on forme un trou de contact 20, 22 en attaquant la couche de passivation 17 par attaque sèche ou par attaque à la fois humide et sèche (le trou de contact 22 est formé en attaquant à la fois la couche de passivation 17 et la couche d'isolation de grille 7 dans la partie de borne de la connexion de grille c); ensuite, on forme au-dessus du substrat une couche d'ITO, et on la structure comme 0 représenté sur la figure 3 de sorte à former des couches de plage supérieures 21, 23 qui viennent en contact avec le fond du trou de contact 20, 22 et avec les surfaces
intérieure et supérieure de la couche de passivation 17.
Le substrat pour transistor en couche mince peut être fabriqué dans cet ordre.
Selon le procédé de fabrication du substrat pour transistor en couche mince i selon le présent mode de réalisation, chaque couche métallique qui compose la couche empilée peut être attaquée avec sensiblement la même vitesse d'attaque en une seule étape d'attaque, de telle sorte qu'il est facile de contrôler la largeur de connexion des couches supérieure et inférieure qui composent la couche de connexion empilée; le rendement est bon et le traitement de fabrication peut être
réduit.
En outre, du fait que l'on utilise une couche empilée qui comprend du titane ou un alliage de titane sur une couche d'aluminium ou d'alliage d'aluminium, une couche barrière est formée sur la surface de la couche d'aluminium ou de la couche d'alliage d'aluminium, et les excroissances générées par les traitements thermiques qui suivent sont limitées, de sorte que l'on évite les courts-circuits ou les défauts
d'isolation provoqués par ces excroissances.
Par ailleurs, du fait que la couche de titane ou d'alliage de titane qui est formée sur la couche d'aluminium ou d'alliage d'aluminium est reliée à la couche d'ITO, la couche d'aluminium ou d'alliage d'aluminium peut être électriquement reliée à la
couche d'lTO sans augmentation de la résistance de contact.
Le résultat est que le substrat du transistor en couche mince I selon le procédé de fabrication de la présente invention présente de bonnes propriétés électriques et permet de réduire les coûts par augmentation du rendement. La plage d'application de la présente invention n'est pas limitée par exemple on peut faire varier l'épaisseur > des couches d'aluminium ou d'alliage d'aluminium, de titane ou d'alliage de titane
ct de la couche de passivation ainsi que leur forme sans sortir du cadre de l'invention.
Le mode de réalisation décrit le cas o l'électrode de grille 5 et la couche de plage inférieure 16b sont obtenues en attaquant uniformément la couche empilée formée d'une couche d'aluminium ou d'alliage d'aluminium 3 et d'une couche de titane ou d'alliage de titane 4; I'électrode de grille pourrait être obtenue en attaquant uniformément une couche empilée formée par l'empilement successif de titane ou d'alliage de titane et d'aluminium ou d'alliage d'aluminium et de titane ou d'alliage de titane. Le mode de réalisation décrit en outre le cas dans lequel l'électrode de source 12, électrode de drain 14 et la couche de plage inférieure 16a sont obtenues en attaquant uniformément une couche empilée formée de titane ou d'alliage de titane , d'aluminium ou d'alliage d'aluminium 11 et de titane ou d'alliage de titane 10, mais l'électrode de source 12, l'électrode de drain 14 ainsi que la couche de plage 0 inférieure pourraient être obtenues en attaquant uniformément une couche empilée formée d'une couche d'aluminium ou d'alliage d'aluminium 3 et d'une couche de
titane ou d'alliage de titane 4.
La figure 7 est une vue en coupe montrant un exemple d'un afficheur à cristal
liquide du type réflectif, qui utilise un substrat d'un transistor en couche mince selon le procédé de la présente invention.
Le dispositif d'affichage à cristal liquide du type réflectif présente une couche d'électrode transparente supérieure 55, et une couche d'alignement supérieure 57 déposées sur la surface intérieure d'un substrat supérieur 51, ainsi qu'une couche d'électrode transparente inférieure 56, et une couche d'alignement inférieur 58 qui sont déposées successivement sur la surface intérieure du substrat inférieur 52, et une couche de cristal liquide est disposée entre les substrats inférieur et supérieur 51, 52
qui se font face.
Le cristal liquide 59 est disposé entre les couches d'alignement supérieure et inférieure 57, 58. Un polariseur supérieur 60 est disposé sur l'extérieur du substrat supérieur 51, et un polariseur inférieur 61 est disposé sur l'extérieur du substrat inférieur 52, tandis qu'une plaque réfléchissante 62 est disposée sur l'extérieur du polariseur inférieur 61 de sorte qu'une couche irrégulière 65 est formée vers le polariseur inférieur 61. La plaque de réflexion 62 présente par exemple une couche réfléchissante en métal 64 en aluminium ou en argent sur une couche irrégulière o30 composée de film de polyester 63 présentant en surface une surface irrégulière, avec
une couche irrégulière 65 sur la surface.
Dans le dispositif d'affichage à cristal liquide du type en réflexion, le substrat 52 et le substrat 2 du transistor en couche mince I obtenus grâce au procédé de fabrication d'un substrat pour dispositif électronique de la présente invention, et la
couche d'électrode transparente 56 est la couche d'ITO (électrode de pixel) 19.
Le dispositif d'affichage à cristal liquide en réflexion de la présente invention présente un substrat de transistor en couche mince I qui utilise une couche de connexion empilée avec une couche d'aluminium ou d'alliage d'aluminium comme connexion à faible résistance, et ainsi la chute de tension d'un signal provoqué par la résistance de connexion ou le retard de connexion n'apparaissent pas; ceci est particulièrement approprié au dispositif d'affichage présentant une grande largeur d'écran, dans lequel la connexion est plus longue ou le dispositif d'affichage à haute définition, dans lequel la connexion est plus étroite.
On décrit dans la suite la présente invention en référence à un mode de réalisa-
tion, étant entendu que la présente invention n'est pas limité à ce mode de réalisation.
[Premier mode de réalisation] On détermine la relation entre la proportion de 11104 de l'agent d'attaque et la io différence de potentiel entre les électrodes d'aluminium et de titane en utilisant
l'instrument de mesure du potentiel électrique des électrodes comme suit.
On remplit le réservoir d'agent d'attaque et on y immerge une électrode d'aluminium et une électrode de titane, et on applique une tension à l'aide d'une source entre les deux électrodes, et on mesure la différence de potentiel entre les deux électrodes. On utilise un agent d'attaque avec des proportions en poids pour HF de 0,3 %, pour 112SO4 de 0,1 mole/l (0,54 % en poids) et avec du HIO4 dans une
plage de 0,05 % à 2,0 % en poids, le résultat apparaît sur la figure 8.
La figure 8 montre que dans le cas o la proportion en poids de HF est de 0,3 %, la proportion en poids de H2SO4 est de 0,1 mole/l, si la proportion de HIO4 est 0,6 % en poids ou moins, la différence de potentiel entre l'électrode d'aluminium et l'électrode de titane (AE) est de 0,4 V ou moins. Dans le cas o l'on obtient une différence de potentiel (AE) de 0,4 V, le rapport en poids de HIOI4 à HF est de 2, ou
moins, de sorte que la limite du rapport en poids de HI04 à HF cst 2.
[Deuxième mode de réalisation] La relation entre la proportion de HF dans l'agent d'attaque et la différence de potentiel entre l'électrode d'aluminium et l'électrode de titane, ainsi que la quantité d'attaque latérale lors de l'attaque d'une couche empilée d'aluminium et de titane est déterminée comme suit 3n Pour ce qui est de la proportion de HF dans l'agent d'attaque et de la différence de potentiel entre l'électrode d'aluminium et l'électrode de titane, ce deuxième mode de réalisation est identique au premier mode de réalisation, à l'exception du fait que la proportion de 1IO., est de 1,5 % en poids, la proportion de 11,SO4 est de I mole/I (5,4 % en poids) et la proportion de HF est comprise entre 0,1 et 0,8 % en poids. Le
résultat est représenté sur la figure 9.
La quantité d'attaque latérale est mesurée lorsqu'une couche empilée formée d'une couche d'aluminium d'une épaisseur de 1300 A et d'une couche de titane
d'une épaisseur de 500 A est attaquée uniformément à l'aide de l'agent d'attaque.
Le résultat est représenté sur la figure 10.
Comme le montrent les figures 9 et 10, dans le cas o la proportion en poids de t11104 dans l'agent d'attaque est de 1,5% en poids, que la proportion de 11,2SO4 est de I mole/l, si la proportion de 11F est de 0, 65 % en poids ou plus, la différence de 5. potentiel entre les électrodes d'aluminium et de titane (SE) devrait être inférieure ou égale à 0,4 V. En outre, la différence d'attaque latérale (AE) est 500 A et moins, et ne présente pas de problème pratique. En particulier dans le cas o la proportion de IHF est 0,75 % en poids ou moins, la différence d'attaque latérale (AI) est inférieure à
250 A.
[Troisième mode de réalisation] Le troisième mode de réalisation est le même que le premier mode de réalisation à l'exception du fait que la proportion Cen poids de 1I104 dans l'agent d'attaque est de 0,05 % en poids, la proportion de HF est de 0,03 % en poids et on fait varier la proportion de H2SO4 de 0 à 0,54 % en poids, de telle sorte à permettre de mesurer l'effet de la proportion de H2S04 dans l'agent d'attaque sur la différence de potentiel entre les électrodes d'aluminium et de titane. Le résultat apparaît sur la
figure 11.
Comme le montre la figure 11, dans le cas o la proportion en poids de HF dans l'agent d'attaque est de 0,03 %, et que la proportion en poids de H12SO4 dans 0 l'agent d'attaque est de 0,05 %, si la proportion de H2SO4 est de 0,05 % en poids, la différence de potentiel entre l'électrode d'aluminium et de titane (SE) est inférieure ou égale à 0,4 V. De la sorte, la limite inférieure de la proportion Cen poids de H2SO4
est de 0,05 %.
Comme mentionné précédemment, l'agent d'attaque selon la présente invention a l'avantage que chaque couche de métal qui compose une couche empilée avec une couche de titane ou d'alliage de titane sur une couche d'aluminium ou d'alliage d'aluminium présentant une faible résistance peut être attaquée avec une vitesse d'attaque sensiblement égale, par une seule étape d'attaque de l'ensemble de
la structure.
Par ailleurs, selon le procédé de fabrication d'un substrat pour dispositif électronique de la présente invention, lorsque la couche empilée est attaquée en utilisant l'agent d'attaque de la présente invention, chaque couche métallique qui compose la couche empilée peut être attaquée avec sensiblement la m'ême vitesse d'attaque en une seule étape d'attaque de sorte qu'il est facile de contrôler la largeur de connexion des couches supérieure et inférieure qui composent la couche de connexion empilée, que le rendement est bon et que le temps de traitement peut être réduit. Par ailleurs, enfin, dans le dispositif électronique de la présente invention, la chute de tension du signal provoquée par la résistance de connexion ou le retard de connexion n'apparaît pas, et on peut réaliser de la sorte le dispositif d'affichage particulièrement approprié pour les afficheurs à grand écran dans lesquels la connexion est plus longue ou pour les afficheurs à haute définition dans lesquels la
connexion est plus étroite.

Claims (4)

REVENDICATIONS
1.- Un procédé de fabrication d'un substrat pour un dispositif électronique comprenant les étapes de: - formation sur uni substrat (2) d'une couche de connexion présentant une couche d'aluminiuml ou d'alliage d'aluminium (3) et une couche de titane ou d'alliage de titane (4) ourniture d'un masque sur la couche de connexion; et - attaque de ladite couche de connexion en utilisant un agent d'attaque, l'agent I0 d'attaque comlprenant de l'acide fluorhydrique, de l'acide periodique et de l'acide sulfurique, la proportion totale en poids d'acide fluorhydrique et d'acide periodique étant de 0,05 à 30 % cli poids, la proportion eci poids de l'acide sulfurique étant de 0,05 à 20 % en poids, et le rapport en poids entre l'acide periodique et l'acide
fluorhydrique étant de 0,01 à 2.
2.- Procédé de la rvenildication 1, dans lequel ladite couche de connexion est
attaquée avec une vitesse d'attaque sensiblement égale.
3.- Un dispositif électronique comprenalnt - un substrat fabriqué eni utilisant un agent d'attaque comprenant de l'acide fluorhydrique, de l'acide periodique, de l'acide sulfurique, la proportion totale eni poids d'acide fluorhliydrique et d'acide periodique étant de 0,05 à 30 % en poids, la propor'tion en poids d'acide sulfurique étant de 0,05 à 20 % cll poids, le rapport en poids entre l'acide periodique et l'acide fluorhydrique étant de 0,01 à 2, et par attaque d'une couche de connexion d'aluminiuln ou d'alliage d'alum6iniuml et de titane ou
d'alliage de titane.
4.- Dispositif 'de la revendication 3, dans lequel ladite couche dce connexion est
attaquée avec sensiblemielnt la miême vitesse d'attaque.
FR9913294A 1998-10-23 1999-10-25 Un procede de fabrication d'un substrat pour un dispositif electronique utilisant un agent d'attaque ainsi qu'un dispositif electronique presentant un tel substrat Expired - Lifetime FR2785088B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30305798A JP4240424B2 (ja) 1998-10-23 1998-10-23 エッチング剤及びこれを用いた電子機器用基板の製造方法

Publications (2)

Publication Number Publication Date
FR2785088A1 true FR2785088A1 (fr) 2000-04-28
FR2785088B1 FR2785088B1 (fr) 2001-10-19

Family

ID=17916397

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9913294A Expired - Lifetime FR2785088B1 (fr) 1998-10-23 1999-10-25 Un procede de fabrication d'un substrat pour un dispositif electronique utilisant un agent d'attaque ainsi qu'un dispositif electronique presentant un tel substrat

Country Status (6)

Country Link
US (3) US6461978B1 (fr)
JP (1) JP4240424B2 (fr)
KR (1) KR100323733B1 (fr)
DE (1) DE19951055B4 (fr)
FR (1) FR2785088B1 (fr)
GB (1) GB2344566B (fr)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240424B2 (ja) * 1998-10-23 2009-03-18 エルジー ディスプレイ カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法
DE60041314D1 (de) * 1999-11-10 2009-02-26 Boeing Co Herstellungsverfahren für Dünnschichtbauelemente
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
WO2003021657A1 (fr) * 2001-09-03 2003-03-13 Tokyo Electron Limited Dispositif et procede de traitement de substrat
KR100467943B1 (ko) * 2001-12-28 2005-01-24 엘지.필립스 엘시디 주식회사 유기 전계발광소자와 그 제조방법
KR100811643B1 (ko) * 2002-03-06 2008-03-11 엘지.필립스 엘시디 주식회사 다중층 구조 절연막의 일괄식각 방법
EP1384797A1 (fr) * 2002-07-22 2004-01-28 Amcor Flexibles Europe A/S Procédé de démétallisation en ligne pour substrate métallisés flexibles
JP4036154B2 (ja) * 2002-09-12 2008-01-23 セイコーエプソン株式会社 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
KR100536593B1 (ko) * 2002-12-05 2005-12-14 삼성전자주식회사 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법
JP4093147B2 (ja) * 2003-09-04 2008-06-04 三菱電機株式会社 エッチング液及びエッチング方法
US7559969B2 (en) * 2003-09-19 2009-07-14 Sri International Methods and apparatuses for producing metallic compositions via reduction of metal halides
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
TWI245317B (en) * 2004-05-21 2005-12-11 Mosel Vitelic Inc Method of wafer reclaiming, the wafer and producing method of the same
JP2006031083A (ja) * 2004-07-12 2006-02-02 Fujitsu Ltd 多重送信処理可能な情報電子機器、多重送信応答プログラム、多重送信応答方法
KR101337263B1 (ko) 2004-08-25 2013-12-05 동우 화인켐 주식회사 인듐 산화막의 식각액 조성물 및 이를 이용한 식각 방법
US7718009B2 (en) * 2004-08-30 2010-05-18 Applied Materials, Inc. Cleaning submicron structures on a semiconductor wafer surface
JP3998677B2 (ja) * 2004-10-19 2007-10-31 株式会社東芝 半導体ウェハの製造方法
US20070078502A1 (en) * 2005-10-05 2007-04-05 Thermage, Inc. Method and apparatus for estimating a local impedance factor
US20090165296A1 (en) * 2006-04-04 2009-07-02 Yoash Carmi Patterns of conductive objects on a substrate and method of producing thereof
US7964934B1 (en) 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
JP2011520142A (ja) * 2008-05-01 2011-07-14 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 高密度注入レジストの除去のための低ｐＨ混合物
US7790624B2 (en) * 2008-07-16 2010-09-07 Global Foundries Inc. Methods for removing a metal-comprising material from a semiconductor substrate
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
WO2011009764A1 (fr) * 2009-07-22 2011-01-27 Basf Se Composition de gravure et procédé de gravure d’une couche métallique à base de titane et d’aluminium
KR101486363B1 (ko) * 2012-08-22 2015-01-26 엘지디스플레이 주식회사 유기전계발광표시장치
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
JP2016025321A (ja) * 2014-07-24 2016-02-08 関東化學株式会社 エッチング液組成物およびエッチング方法
KR102247235B1 (ko) 2015-01-26 2021-05-03 동우 화인켐 주식회사 티타늄막 식각액 조성물
KR20160094640A (ko) 2015-02-02 2016-08-10 동우 화인켐 주식회사 티타늄막 식각액 조성물
JP2017188508A (ja) * 2016-04-01 2017-10-12 株式会社ジャパンディスプレイ 半導体装置、表示装置
CN105789120B (zh) * 2016-05-23 2019-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
KR20230113150A (ko) 2022-01-21 2023-07-28 주식회사 이엔에프테크놀로지 티타늄을 함유하는 금속막 식각액 조성물 및 이를 이용한 식각 방법
KR20230113149A (ko) 2022-01-21 2023-07-28 주식회사 이엔에프테크놀로지 티타늄막의 식각액 조성물 및 이를 이용한 식각방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0534240A1 (fr) * 1991-09-24 1993-03-31 Matsushita Electric Industrial Co., Ltd. Méthode de gravure d'un film mince de métal essentiellement composé d'aluminium et méthode de production d'un transistor en couches minces
US5714407A (en) * 1994-03-31 1998-02-03 Frontec Incorporated Etching agent, electronic device and method of manufacturing the device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107726A (en) 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
US4220706A (en) * 1978-05-10 1980-09-02 Rca Corporation Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
JPS5942747B2 (ja) 1978-10-17 1984-10-17 株式会社東芝 基体のエツチング方法
JPS5629324A (en) 1979-08-17 1981-03-24 Toshiba Corp Etching of metallic electrode
US4900398A (en) 1989-06-19 1990-02-13 General Motors Corporation Chemical milling of titanium
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
US5498573A (en) 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
US5102499A (en) 1991-01-07 1992-04-07 United Technologies Corporation Hydrogen embrittlement reduction in chemical milling
US5300463A (en) * 1992-03-06 1994-04-05 Micron Technology, Inc. Method of selectively etching silicon dioxide dielectric layers on semiconductor wafers
JP2681433B2 (ja) 1992-09-30 1997-11-26 株式会社フロンテック エッチング剤およびこのエッチング剤を使用するシリコン半導体部材のエッチング方法、および洗浄剤およびこの洗浄剤を使用するシリコン半導体部材の洗浄方法
JPH06151904A (ja) 1992-11-06 1994-05-31 Sharp Corp 受光素子の製造方法
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
WO1995012835A1 (fr) 1993-11-04 1995-05-11 Microelectronics And Computer Technology Corporation Procedes de fabrication de systemes et composants d'affichage a ecran plat
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JPH0843860A (ja) * 1994-04-28 1996-02-16 Xerox Corp 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント
JP3643640B2 (ja) * 1995-06-05 2005-04-27 株式会社東芝 表示装置及びこれに使用されるｉｃチップ
US6193815B1 (en) * 1995-06-30 2001-02-27 Henkel Corporation Composition and process for treating the surface of aluminiferous metals
US5591480A (en) 1995-08-21 1997-01-07 Motorola, Inc. Method for fabricating metallization patterns on an electronic substrate
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
DE69734868T2 (de) * 1996-07-25 2006-08-03 Dupont Air Products Nanomaterials L.L.C., Tempe Zusammensetzung und verfahren zum chemisch-mechanischen polieren
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
CO4920232A1 (es) * 1997-01-08 2000-05-29 Smithkline Beecham Corp Acidos aceticos dibenzo [a,d] cicloheptano con actividad antagonista del receptor de vitronectin
WO1999023530A1 (fr) * 1997-10-31 1999-05-14 Seiko Epson Corporation Dispositif electro-optique et appareil electronique
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6177026B1 (en) 1998-05-26 2001-01-23 Cabot Microelectronics Corporation CMP slurry containing a solid catalyst
KR100271769B1 (ko) 1998-06-25 2001-02-01 윤종용 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자
US6232228B1 (en) 1998-06-25 2001-05-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US6140233A (en) 1998-06-25 2000-10-31 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
JP4240424B2 (ja) * 1998-10-23 2009-03-18 エルジー ディスプレイ カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法
KR100292075B1 (ko) * 1998-12-29 2001-07-12 윤종용 반도체소자제조용웨이퍼처리장치
US6262708B1 (en) 1999-06-16 2001-07-17 Sun Microsystems, Inc. Techniques for displaying complex characters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0534240A1 (fr) * 1991-09-24 1993-03-31 Matsushita Electric Industrial Co., Ltd. Méthode de gravure d'un film mince de métal essentiellement composé d'aluminium et méthode de production d'un transistor en couches minces
US5714407A (en) * 1994-03-31 1998-02-03 Frontec Incorporated Etching agent, electronic device and method of manufacturing the device

Also Published As

Publication number Publication date
US7101809B2 (en) 2006-09-05
GB9925134D0 (en) 1999-12-22
GB2344566B (en) 2000-12-27
KR100323733B1 (ko) 2002-02-19
DE19951055B4 (de) 2017-08-24
US20020045351A1 (en) 2002-04-18
KR20000028870A (ko) 2000-05-25
US7202165B2 (en) 2007-04-10
DE19951055A1 (de) 2000-06-08
GB2344566A (en) 2000-06-14
JP4240424B2 (ja) 2009-03-18
JP2000133635A (ja) 2000-05-12
FR2785088B1 (fr) 2001-10-19
US20050127447A1 (en) 2005-06-16
US6461978B1 (en) 2002-10-08

Similar Documents

Publication Publication Date Title
FR2785088A1 (fr) Un procede de fabrication d'un substrat pour un dispositif electronique utilisant un agent d'attaque ainsi qu'un dispositif electronique presentant un tel substrat
KR100331888B1 (ko) 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기
JP4247772B2 (ja) 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
EP0430702B1 (fr) Matériau pour conducteurs électriques, appareil électronique utilisant celui-ci et dispositif d'affichage à cristaux liquides
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
JP4541787B2 (ja) 表示デバイス
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
KR20040054590A (ko) 전자 디바이스와 그의 제법, 및 스퍼터링 타겟
FR2872344A1 (fr) Substrat de reseau de transistors a couches minces et procede de fabrication de celui-ci
FR2873826A1 (fr) Substrat de matrice pour un ecran a cristaux liquides et procede de fabrication de ce dernier
JP2000077669A (ja) 薄膜トランジスタ基板およびこれを用いた液晶表示装置
KR20090052351A (ko) 표시 장치
FR2761808A1 (fr) Transistor en couche mince et son procede de fabrication
JP3132310B2 (ja) アクティブマトリクス型液晶表示装置
JP2001196371A (ja) 銅配線基板及びその製造方法並びに液晶表示装置
FR2697923A1 (fr) Structure de ligne de signaux pour un affichage à cristaux liquides à transistor à couches minces et procédé pour sa fabrication.
US5660971A (en) Thin film device and a method for fabricating the same
JP2004212940A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR960006110B1 (ko) 반도체 장치 및 그 제조 방법
JPH1065174A (ja) 薄膜トランジスタおよびその製造方法
FR2566583A1 (fr) Procede de fabrication d'au moins un transistor a effet de champ en couche mince, et transistor obtenu par ce procede
FR2747237A1 (fr) Dispositif d'affichage a cristal liquide et son procede de fabrication
KR100254154B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2000199912A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JP5096522B2 (ja) 表示デバイス

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20