JPH06151904A - 受光素子の製造方法 - Google Patents
受光素子の製造方法Info
- Publication number
- JPH06151904A JPH06151904A JP4296892A JP29689292A JPH06151904A JP H06151904 A JPH06151904 A JP H06151904A JP 4296892 A JP4296892 A JP 4296892A JP 29689292 A JP29689292 A JP 29689292A JP H06151904 A JPH06151904 A JP H06151904A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- multilayer film
- receiving element
- etchant
- sulfuric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 多層膜を有する受光素子の製造方法におい
て、製造工程の簡略化及び製造コストの低減を図る。 【構成】 低屈折率層及び高屈折率層を交互に２５層積
層して成る金属酸化物の多層膜２２を有する受光素子２
１の製造方法において、前記多層膜２２を弗酸及び硫酸
を有するエッチング液にてエッチングしたことを特徴と
する。
て、製造工程の簡略化及び製造コストの低減を図る。 【構成】 低屈折率層及び高屈折率層を交互に２５層積
層して成る金属酸化物の多層膜２２を有する受光素子２
１の製造方法において、前記多層膜２２を弗酸及び硫酸
を有するエッチング液にてエッチングしたことを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、受光素子の製造方法に
関するもので、特にカメラ等の自動露光システムなどに
使用される赤外線カットフィルタ付き半導体受光素子の
製造方法に関するものである。
関するもので、特にカメラ等の自動露光システムなどに
使用される赤外線カットフィルタ付き半導体受光素子の
製造方法に関するものである。
【０００２】
【従来の技術】図２は、従来一般に広く用いられている
ガラスフィルタ付き半導体受光装置の断面構成図であ
る。この構成は、外装用ステム１の凹部２に受光チップ
３をマウントし、該受光チップ３と外部接続用リードピ
ン４とを配線用金ワイヤー５にてワイヤーボンドし、前
記凹部２に樹脂６を注入し、前記外装用ステム１の入光
部に赤外線カット用ガラス吸収フィルタ７を設けたもの
である。
ガラスフィルタ付き半導体受光装置の断面構成図であ
る。この構成は、外装用ステム１の凹部２に受光チップ
３をマウントし、該受光チップ３と外部接続用リードピ
ン４とを配線用金ワイヤー５にてワイヤーボンドし、前
記凹部２に樹脂６を注入し、前記外装用ステム１の入光
部に赤外線カット用ガラス吸収フィルタ７を設けたもの
である。
【０００３】図３は、従来の多層膜フィルタ付き半導体
受光素子の断面構成図である。例えばｓｉ等の半導体基
板上に光学的接合層を設けて受光素子（以下、「シリコ
ンウエハー」と称す。）８を形成し、該シリコンウエハ
ー８上にＳｉＯ2等から成る低屈折率層９とＴｉＯ2等か
ら成る高屈折率層１０とを交互に積層して特定周波数の
波長をカットする多層膜フィルタ（以下、単に［多層
膜」と称す。）１１を形成し、ドライエッチング手法
（例えば、プラズマエッチング，イオンビームエッチン
グ）により前記多層膜１１をパターニング加工したもの
である。
受光素子の断面構成図である。例えばｓｉ等の半導体基
板上に光学的接合層を設けて受光素子（以下、「シリコ
ンウエハー」と称す。）８を形成し、該シリコンウエハ
ー８上にＳｉＯ2等から成る低屈折率層９とＴｉＯ2等か
ら成る高屈折率層１０とを交互に積層して特定周波数の
波長をカットする多層膜フィルタ（以下、単に［多層
膜」と称す。）１１を形成し、ドライエッチング手法
（例えば、プラズマエッチング，イオンビームエッチン
グ）により前記多層膜１１をパターニング加工したもの
である。
【０００４】図４は、前記多層膜フィルタ付き半導体受
光素子の製造工程を示す図であり、同図（ａ）〜同図
（ｆ）に従って説明する。
光素子の製造工程を示す図であり、同図（ａ）〜同図
（ｆ）に従って説明する。
【０００５】図４（ａ）の如く、例えばｓｉ等の半導体
基板上に光学的接合層を設けてシリコンウエハー８を形
成し、該シリコンウエハー８上にＳｉＯ2等からなる低
屈折率層とＴｉＯ2等から成る高屈折率層とを交互に積
層して特定周波数の波長をカットする多層膜１１を形成
する。次に、図４（ｂ）の如く、エッチング時のパター
ニング用メタルマスク層として、例えばＣｒ，Ｃｕ等の
金属膜１２をスパッタリング等の手法を用いて前記多層
膜１１上に積層する。次に、図４（ｃ）の如く、前記多
層膜１１及び金属膜１２を積層したシリコンウエハー８
表面上の油分及び水分を除去した後、レジストを用いて
パターニングを行う。レジスト膜１３の形成工程は、レ
ジスト塗布（スピンコート）、プリベーク（溶剤除
去）、露光、現像、リンス、ポストベークの順に行われ
る。次に、図４（ｄ）の如く、前記レジスト膜１３のパ
ターン形成部分に露出した前記金属膜１２のマスク層を
エッチング液（例えば、塩酸等）でエッチングし、所定
部分の前記多層膜１１を露出させる。次に、図４（ｅ）
の如く、所定部分に前記多層膜１１を露出させたシリコ
ンウエハー８を、プラズマエッチング装置中の反応容器
内にセットし、該反応容器内を真空にした後、例えばＣ
Ｆ4，Ｏ2等のエッチングガスを導入し、高周波等を用い
てガスプラズマを発生させる。そして活性となったイオ
ン又は中性ラジカルで前記シリコンウエハー８の表面を
叩き、露出した多層膜１１をエッチングする。該エッチ
ングは、シリコンウエハー８表面が露出した時点で終了
する。この時、前記多層膜１１と共にレジスト膜１１も
エッチングされるが、マスク層として形成された前記金
属膜１２はエッチングされないので、その下部にある部
分の多層膜１１がエッチングされることは無い。次に、
図４（ｆ）の如く、エッチング終了後、前記金属膜１２
を剥離液（例えば、塩酸等）で除去し、ウエハー分割ラ
イン１４に沿って多分割され、光学多層膜フィルタ付受
光素子となる。
基板上に光学的接合層を設けてシリコンウエハー８を形
成し、該シリコンウエハー８上にＳｉＯ2等からなる低
屈折率層とＴｉＯ2等から成る高屈折率層とを交互に積
層して特定周波数の波長をカットする多層膜１１を形成
する。次に、図４（ｂ）の如く、エッチング時のパター
ニング用メタルマスク層として、例えばＣｒ，Ｃｕ等の
金属膜１２をスパッタリング等の手法を用いて前記多層
膜１１上に積層する。次に、図４（ｃ）の如く、前記多
層膜１１及び金属膜１２を積層したシリコンウエハー８
表面上の油分及び水分を除去した後、レジストを用いて
パターニングを行う。レジスト膜１３の形成工程は、レ
ジスト塗布（スピンコート）、プリベーク（溶剤除
去）、露光、現像、リンス、ポストベークの順に行われ
る。次に、図４（ｄ）の如く、前記レジスト膜１３のパ
ターン形成部分に露出した前記金属膜１２のマスク層を
エッチング液（例えば、塩酸等）でエッチングし、所定
部分の前記多層膜１１を露出させる。次に、図４（ｅ）
の如く、所定部分に前記多層膜１１を露出させたシリコ
ンウエハー８を、プラズマエッチング装置中の反応容器
内にセットし、該反応容器内を真空にした後、例えばＣ
Ｆ4，Ｏ2等のエッチングガスを導入し、高周波等を用い
てガスプラズマを発生させる。そして活性となったイオ
ン又は中性ラジカルで前記シリコンウエハー８の表面を
叩き、露出した多層膜１１をエッチングする。該エッチ
ングは、シリコンウエハー８表面が露出した時点で終了
する。この時、前記多層膜１１と共にレジスト膜１１も
エッチングされるが、マスク層として形成された前記金
属膜１２はエッチングされないので、その下部にある部
分の多層膜１１がエッチングされることは無い。次に、
図４（ｆ）の如く、エッチング終了後、前記金属膜１２
を剥離液（例えば、塩酸等）で除去し、ウエハー分割ラ
イン１４に沿って多分割され、光学多層膜フィルタ付受
光素子となる。
【０００６】尚、多層膜フィルタ付き受光素子の製造方
法において、エッチング液を用いた湿式エッチング手法
は、エッチング速度の材料選択性が少ない為、用いられ
ていなかった。
法において、エッチング液を用いた湿式エッチング手法
は、エッチング速度の材料選択性が少ない為、用いられ
ていなかった。
【０００７】
【発明が解決しようとする課題】従来の赤外線カット用
ガラス吸収フィルタを用いた受光素子では、赤外線カッ
ト用ガラス吸収フィルタの光透過帯域での光透過率が低
いと、透過したい光帯域でもあまり透過されないことと
なり、受光チップの受光感度が低下する。また、赤外線
カット用ガラス吸収フィルタは、その着色材料によって
特性が依存するため、設計変更が困難で、受光チップの
波長感度を変更することも困難となる。加えて、赤外線
カット用ガラス吸収フィルタは、長期的な信頼性から見
ると、褪色等の問題がある。さらに、赤外線カット用ガ
ラス吸収フィルタ自体のコストが高くつく。
ガラス吸収フィルタを用いた受光素子では、赤外線カッ
ト用ガラス吸収フィルタの光透過帯域での光透過率が低
いと、透過したい光帯域でもあまり透過されないことと
なり、受光チップの受光感度が低下する。また、赤外線
カット用ガラス吸収フィルタは、その着色材料によって
特性が依存するため、設計変更が困難で、受光チップの
波長感度を変更することも困難となる。加えて、赤外線
カット用ガラス吸収フィルタは、長期的な信頼性から見
ると、褪色等の問題がある。さらに、赤外線カット用ガ
ラス吸収フィルタ自体のコストが高くつく。
【０００８】また、ドライエッチング手法を用いた受光
素子では、製造装置が高価であり、製造工程も複雑とな
った。
素子では、製造装置が高価であり、製造工程も複雑とな
った。
【０００９】さらに、湿式エッチング手法を用いた場
合、通常の弗酸系エッチング液では低屈折率層及び高屈
折率層のエッチング液に対するエッチング速度が異なる
為、パターニングが困難となった。
合、通常の弗酸系エッチング液では低屈折率層及び高屈
折率層のエッチング液に対するエッチング速度が異なる
為、パターニングが困難となった。
【００１０】本発明は、上記課題に鑑み、光透過域での
光透過率が良く、設計変更も容易であり、安価に製造で
き、褪色等を考慮せずに、信頼性の高い受光素子の提供
を目的とする。
光透過率が良く、設計変更も容易であり、安価に製造で
き、褪色等を考慮せずに、信頼性の高い受光素子の提供
を目的とする。
【００１１】
【課題を解決するための手段】本発明は、低屈折率層及
び高屈折率層を交互にＮ層積層して成る金属酸化物の多
層膜を有する受光素子の製造方法において、前記多層膜
を弗酸及び硫酸を有するエッチング液にてエッチングし
たことを特徴とする。さらに、前記エッチング液の弗酸
濃度を５．０〜３０．０ｗｔ％とし、且つ、硫酸濃度を
４０〜９０ｗｔ％としたことを特徴とする。
び高屈折率層を交互にＮ層積層して成る金属酸化物の多
層膜を有する受光素子の製造方法において、前記多層膜
を弗酸及び硫酸を有するエッチング液にてエッチングし
たことを特徴とする。さらに、前記エッチング液の弗酸
濃度を５．０〜３０．０ｗｔ％とし、且つ、硫酸濃度を
４０〜９０ｗｔ％としたことを特徴とする。
【００１２】
【作用】多層膜を弗酸及び硫酸を有するエッチング液に
てエッチングしたことにより、低屈折率層及び高屈折率
層のエッチング速度がほぼ等しくなり、多層膜のパター
ニング加工が可能となり、製造工程の簡略化、コスト低
減できる。
てエッチングしたことにより、低屈折率層及び高屈折率
層のエッチング速度がほぼ等しくなり、多層膜のパター
ニング加工が可能となり、製造工程の簡略化、コスト低
減できる。
【００１３】
【実施例】図１は、本発明より成る多層膜フィルタ付き
受光素子の製造工程を示す図であり、同図（ａ）〜同図
（ｅ）に従って説明する。
受光素子の製造工程を示す図であり、同図（ａ）〜同図
（ｅ）に従って説明する。
【００１４】図１（ａ）の如く、ｓｉ等の半導体基板上
に光学的結合層を設けて受光素子（以下、「シリコンウ
エハー」と称す。）２１を形成し、該シリコンウエハー
２１上に多層膜２２を積層し、これらを乾燥させた後
に、表面上に前記多層膜２２とシリコンウエハー２１と
の密着性を向上させる為に、ＯＡＰ等の密着促進剤及び
溶剤から成る溶液を塗布した後、オーブンで加熱し溶剤
のみを十分に除去する。尚、前記多層膜２２は、低屈折
率層及び高屈折率層を交互に２５層積層して構成された
もので、前記低屈折率層としてはＳｉＯ2が、高屈折率
層としてはＴｉＯ2が使用され、これらは電子ビーム蒸
着法等にてシリコンウエハー２１上に積層される。
に光学的結合層を設けて受光素子（以下、「シリコンウ
エハー」と称す。）２１を形成し、該シリコンウエハー
２１上に多層膜２２を積層し、これらを乾燥させた後
に、表面上に前記多層膜２２とシリコンウエハー２１と
の密着性を向上させる為に、ＯＡＰ等の密着促進剤及び
溶剤から成る溶液を塗布した後、オーブンで加熱し溶剤
のみを十分に除去する。尚、前記多層膜２２は、低屈折
率層及び高屈折率層を交互に２５層積層して構成された
もので、前記低屈折率層としてはＳｉＯ2が、高屈折率
層としてはＴｉＯ2が使用され、これらは電子ビーム蒸
着法等にてシリコンウエハー２１上に積層される。
【００１５】次に、図１（ｂ）の如く、前記多層膜２２
上に、例えば東京応化（株）製のネガタイプレジスト
（ＯＭＲ−８３等）２３を塗布する。この際、前記ネガ
タイプレジスト２３の厚さは少なくとも６〜１０μｍ必
要である。
上に、例えば東京応化（株）製のネガタイプレジスト
（ＯＭＲ−８３等）２３を塗布する。この際、前記ネガ
タイプレジスト２３の厚さは少なくとも６〜１０μｍ必
要である。
【００１６】次に、図１（ｃ）の如く、前記ネガタイプ
レジスト２３は、所定温度のオーブンで半硬化状態にし
て、マスキング、露光後に現像を行い分割ライン部分及
び電極パッド部分の前記多層膜２２が露出するように前
記ネガタイプレジスト２３不要部分を除去し、パターニ
ングを行う。その後、多層膜２２を有するシリコンウエ
ハー２１をオーブンに入れ、ポストベークによりレジス
トパターン２４を硬化形成する。
レジスト２３は、所定温度のオーブンで半硬化状態にし
て、マスキング、露光後に現像を行い分割ライン部分及
び電極パッド部分の前記多層膜２２が露出するように前
記ネガタイプレジスト２３不要部分を除去し、パターニ
ングを行う。その後、多層膜２２を有するシリコンウエ
ハー２１をオーブンに入れ、ポストベークによりレジス
トパターン２４を硬化形成する。
【００１７】次に、図１（ｄ）の如く、弗酸及び硫酸を
有するエッチング液を所定の温度に設定し、その中に前
記レジストパターン２４を備えた多層膜２２を有するシ
リコンウエハー２１を投入し、露出した多層膜２２のエ
ッチングが終了するまで撹拌しながら保持する。
有するエッチング液を所定の温度に設定し、その中に前
記レジストパターン２４を備えた多層膜２２を有するシ
リコンウエハー２１を投入し、露出した多層膜２２のエ
ッチングが終了するまで撹拌しながら保持する。
【００１８】この時のエッチング条件は、例えば弗酸：
硫酸：水混合比＝１：４：１〜１：６：１，エッチング
液温度２０±５℃で、エッチング速度０．０８〜０．１
５μｍ／ｓｅｃとなる。また、エッチング液温度を上げ
るにつれて、例えばエッチング液温度３０℃でエッチン
グ速度約０．２μｍ／ｓｅｃのように、エッチング速度
は速くなるが、弗酸の蒸発量が増加するのでエッチング
液温度が高くなる程エッチング液濃度の管理が困難とな
る。さらに、エッチング液温度５０℃以上でエッチング
を行うと、短時間でレジスト剥離が発生しパターン形成
が不可能となる。従って、前記エッチング液使用温度領
域としては、１０〜５０℃の範囲が有効である。
硫酸：水混合比＝１：４：１〜１：６：１，エッチング
液温度２０±５℃で、エッチング速度０．０８〜０．１
５μｍ／ｓｅｃとなる。また、エッチング液温度を上げ
るにつれて、例えばエッチング液温度３０℃でエッチン
グ速度約０．２μｍ／ｓｅｃのように、エッチング速度
は速くなるが、弗酸の蒸発量が増加するのでエッチング
液温度が高くなる程エッチング液濃度の管理が困難とな
る。さらに、エッチング液温度５０℃以上でエッチング
を行うと、短時間でレジスト剥離が発生しパターン形成
が不可能となる。従って、前記エッチング液使用温度領
域としては、１０〜５０℃の範囲が有効である。
【００１９】尚、前記エッチング液の弗酸濃度を５．０
〜３０ｗｔ％，硫酸濃度を４０〜９０ｗｔ％の範囲が有
効である。例えば、弗酸あるいは硫酸の濃度を上記条件
範囲外で使用した場合には、ＳｉＯ2，ＴｉＯ2のいずれ
かのみがエッチングされる為パターンが切れないといっ
た不都合が生じることになる。
〜３０ｗｔ％，硫酸濃度を４０〜９０ｗｔ％の範囲が有
効である。例えば、弗酸あるいは硫酸の濃度を上記条件
範囲外で使用した場合には、ＳｉＯ2，ＴｉＯ2のいずれ
かのみがエッチングされる為パターンが切れないといっ
た不都合が生じることになる。
【００２０】次に、図１（ｅ）の如く、エッチング終了
後、シリコンウエハー２１は直ちにエッチング液中より
取り出し速やかに純水にて水洗し、充分に水洗及び乾燥
を行った後に、レジスト剥離液を用いてネガタイプレジ
スト（図示せず）の除去を行う。レジスト除去後、ウエ
ハー分割ライン２５に沿ってシリコンウエハー２１をス
クライブ手法又はダイシング等により個々のチップに分
割形成する。
後、シリコンウエハー２１は直ちにエッチング液中より
取り出し速やかに純水にて水洗し、充分に水洗及び乾燥
を行った後に、レジスト剥離液を用いてネガタイプレジ
スト（図示せず）の除去を行う。レジスト除去後、ウエ
ハー分割ライン２５に沿ってシリコンウエハー２１をス
クライブ手法又はダイシング等により個々のチップに分
割形成する。
【００２１】以上のように湿式エッチング手法により製
造された多層膜フィルタ付き受光素子チップを、外部回
路と電気的に接続するためのリードピンを有するセラミ
ック製あるいは樹脂製の外装用ステムに、エポキシ系樹
脂又はフェノール系樹脂等の接着剤を用いてダイボンド
し、チップ表面上の電極パッドと前記リードピンとを金
ワイヤー等にてワイヤーボンディングして完成品とす
る。
造された多層膜フィルタ付き受光素子チップを、外部回
路と電気的に接続するためのリードピンを有するセラミ
ック製あるいは樹脂製の外装用ステムに、エポキシ系樹
脂又はフェノール系樹脂等の接着剤を用いてダイボンド
し、チップ表面上の電極パッドと前記リードピンとを金
ワイヤー等にてワイヤーボンディングして完成品とす
る。
【００２２】尚、上記実施例では、多層膜２２としてＳ
ｉＯ2及びＴｉＯ2を用いたが、これらの誘電体材料に限
らず、他のエッチング速度の異なる金属酸化物に利用す
ることも可能である。また、現在では、前記多層膜は４
０層以内でエッチング可能であることが確認済みであ
る。
ｉＯ2及びＴｉＯ2を用いたが、これらの誘電体材料に限
らず、他のエッチング速度の異なる金属酸化物に利用す
ることも可能である。また、現在では、前記多層膜は４
０層以内でエッチング可能であることが確認済みであ
る。
【００２３】
【発明の効果】以上のように、本発明によれば受光素子
の製造方法において、多層膜を弗酸及び硫酸を有するエ
ッチング液にてエッチングしたことにより、低屈折率層
及び高屈折率層のエッチング速度がほぼ等しくなり、前
記多層膜のパターニング加工が可能となる。
の製造方法において、多層膜を弗酸及び硫酸を有するエ
ッチング液にてエッチングしたことにより、低屈折率層
及び高屈折率層のエッチング速度がほぼ等しくなり、前
記多層膜のパターニング加工が可能となる。
【００２４】また、従来の製造装置を使った大掛かりな
ドライエッチング手法に比べ、製造工程の簡略化、製造
コストが低減される。
ドライエッチング手法に比べ、製造工程の簡略化、製造
コストが低減される。
【００２５】さらに、従来のガラス吸収フィルタを用い
たものと比べ、多層膜を直接素子表面上に形成するの
で、設計変更が容易で安価、且つ高信頼性となる。
たものと比べ、多層膜を直接素子表面上に形成するの
で、設計変更が容易で安価、且つ高信頼性となる。
【図１】本発明の一実施例を示す受光素子の製造工程図
である。
である。
【図２】従来例を示す断面構成図である。
【図３】他の従来例を示す断面図である。
【図４】図３に示す受光素子の製造工程図である。
２１ 受光素子（シリコンウエハー） ２２ 多層膜 ２３ ネガタイプレジスト ２４ レジストパターン ２５ ウエハー分割ライン
Claims (2)
- 【請求項１】 低屈折率層及び高屈折率層を交互にＮ層
積層して成る金属酸化物の多層膜を有する受光素子の製
造方法において、前記多層膜を弗酸及び硫酸を有するエ
ッチング液にてエッチングしたことを特徴とする受光素
子の製造方法。 - 【請求項２】 請求項１記載の受光素子の製造方法にお
いて、前記エッチング液の弗酸濃度を５．０〜３０．０
ｗｔ％とし、且つ、硫酸濃度を４０〜９０ｗｔ％とした
ことを特徴とする受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4296892A JPH06151904A (ja) | 1992-11-06 | 1992-11-06 | 受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4296892A JPH06151904A (ja) | 1992-11-06 | 1992-11-06 | 受光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151904A true JPH06151904A (ja) | 1994-05-31 |
Family
ID=17839518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4296892A Pending JPH06151904A (ja) | 1992-11-06 | 1992-11-06 | 受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151904A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461978B1 (en) | 1998-10-23 | 2002-10-08 | Lg. Philips Lcd Co., Ltd. | Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate |
| JP2011507268A (ja) * | 2007-12-12 | 2011-03-03 | ニューポート コーポレーション | 性能が改善された光学的に被覆された半導体デバイス及び関連した製造方法 |
-
1992
- 1992-11-06 JP JP4296892A patent/JPH06151904A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461978B1 (en) | 1998-10-23 | 2002-10-08 | Lg. Philips Lcd Co., Ltd. | Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate |
| US7101809B2 (en) | 1998-10-23 | 2006-09-05 | Lg.Philips Lcd Co., Ltd. | Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate |
| US7202165B2 (en) | 1998-10-23 | 2007-04-10 | Lg.Philips Lcd Co., Ltd | Electronic device having a stacked wiring layer including Al and Ti |
| DE19951055B4 (de) * | 1998-10-23 | 2017-08-24 | Lg Display Co., Ltd. | Verfahren zur Herstellung eines Substrats für elektronische Vorrichtungen unter Verwendung eines Ätzmittels |
| JP2011507268A (ja) * | 2007-12-12 | 2011-03-03 | ニューポート コーポレーション | 性能が改善された光学的に被覆された半導体デバイス及び関連した製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100657117B1 (ko) | 집적회로장치 및 그 제조방법 | |
| EP0632508B1 (en) | Photodetector with a multilayer filter and method of producing the same | |
| JP2007528120A (ja) | 集積回路装置をパッケージングする方法及び装置 | |
| JPH11109184A (ja) | 光デバイス実装用基板及び光モジュール | |
| JP3308165B2 (ja) | テーパ導波路の作製方法 | |
| JP2001100055A (ja) | 光導波路及び光導波路の製造方法 | |
| JPH06151904A (ja) | 受光素子の製造方法 | |
| JPH07183561A (ja) | 回路内蔵受光素子の作製方法 | |
| JPS63116458A (ja) | フオトセンサと信号処理回路を備えた半導体装置 | |
| JPH07241690A (ja) | レーザ加工用誘電体マスクとその製造方法 | |
| JPH05275731A (ja) | フォトダイオード | |
| JPH07273082A (ja) | 回路内蔵受光装置の作製方法 | |
| JP3838718B2 (ja) | 光デバイス実装基板の作製方法および光モジュールの作製方法 | |
| JPS6325356B2 (ja) | ||
| JPH0468788B2 (ja) | ||
| JP3446949B2 (ja) | 複合基板及びその製造方法 | |
| JP3481426B2 (ja) | ハイブリッド光導波路デバイスの製造方法 | |
| JP2003294965A (ja) | 光導波路デバイス、その製造方法及び基板 | |
| JPS5718327A (en) | Production of semiconductor device | |
| KR19990055460A (ko) | 반도체소자의 패드 형성방법 | |
| JPS6394632A (ja) | 表面弾性波素子の製造方法 | |
| JPS611049A (ja) | 固体撮像素子の製造方法 | |
| JPH07227687A (ja) | レーザ加工用誘電体マスクとその製造方法 | |
| JPS5914639A (ja) | 半導体装置の製造方法 | |
| JPH0621039A (ja) | 薄膜テーパー形状の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080730 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090730 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 13 |