JPH07273082A - 回路内蔵受光装置の作製方法 - Google Patents

回路内蔵受光装置の作製方法

Info

Publication number
JPH07273082A
JPH07273082A JP6058589A JP5858994A JPH07273082A JP H07273082 A JPH07273082 A JP H07273082A JP 6058589 A JP6058589 A JP 6058589A JP 5858994 A JP5858994 A JP 5858994A JP H07273082 A JPH07273082 A JP H07273082A
Authority
JP
Japan
Prior art keywords
conductive layer
light receiving
etching
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6058589A
Other languages
English (en)
Inventor
Motohiko Yamamoto
元彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6058589A priority Critical patent/JPH07273082A/ja
Publication of JPH07273082A publication Critical patent/JPH07273082A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 エッチングを行って２層目の配線部分３３を
形成するとき、赤外光透過率変化を検出するタイプのエ
ッチング終点検出器を使用でき、エッチングを正確に停
止できる回路内蔵受光装置の作製方法を提供する。 【構成】 第１の導電層１２をパターン加工して受光素
子Ａおよび信号処理回路Ｂの配線部分２１，２２，２３
を形成するとき、第１の導電層１２の一部２４，２５
を、受光領域９全域およびスクライブラインＣを覆う状
態に残す。所定のエッチング液を用いてエッチングを行
って第２の導電層１４の一部によって信号処理回路Ｂの
２層目の配線部分３３を形成するとき、第２の導電層１
４および第１の導電層１２のうち受光領域９上およびス
クライブラインＣ上に存する部分を連続的にエッチング
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は回路内蔵受光装置の作
製方法に関する。より詳しくは、半導体基板の表面に、
半導体部分と配線部分とを有すると共に反射防止膜で覆
われた受光素子と、半導体部分と配線部分とを有すると
共に上記受光素子が光を受けて発生した信号を処理する
信号処理回路とを備えた回路内蔵受光装置を作製する方
法に関する。
【０００２】
【従来の技術】一般に、この種の回路内蔵受光装置で
は、高い光電変換効率を得るために、受光素子上に反射
防止膜が設けられる。十分な反射防止効果を得るために
は、反射防止膜の膜厚および膜質（屈折率）を精密に制
御することが求められている。
【０００３】この種の回路内蔵受光装置において受光素
子上の反射防止膜の膜厚制御を精密に行なうための技術
として、本出願人は、先に次のような作製方法を提案し
た（特願平５−３２７３６３）。
【０００４】まず、図５に示すように、半導体基板１
の表面のフォトダイオード領域Ａ、信号処理回路領域Ｂ
に、一般的な作製手順によって、それぞれフォトダイオ
ードの半導体部分、信号処理回路の半導体部分を形成す
る。上記フォトダイオードの半導体部分はＰ型半導体基
板１、Ｎ型エピタキシャル層４およびＮ型拡散層９から
なる一方、上記信号処理回路の半導体部分はＰ型半導体
基板１、Ｎ型埋込拡散層２、Ｎ型コレクタ補償拡散層
６、Ｎ型エピタキシャル層４、Ｐ型不活性ベース拡散層
７、Ｐ型活性ベース拡散層８およびＮ型拡散層９′から
なっている。なお、上記フォトダイオード領域Ａと信号
処理回路領域Ｂとは、Ｐ型埋込分離拡散層３とＰ型分離
拡散層５とで仕切られ、両領域の表面は熱酸化膜（Ｓｉ
Ｏ2膜）１０で覆われた状態となっている。フォトダイ
オード領域ＡのうちＮ型拡散層９が存する領域が受光領
域となっている。各回路内蔵受光装置の周囲には、スク
ライブライン領域（ダイシング工程で切りしろとなる領
域）Ｃが所定の幅で設けられている。
【０００５】次に、熱酸化膜１０のうちフォトダイオ
ードの受光領域９上に存する部分に開口１０ａを形成
し、この上に、ＣＶＤ法によってシリコン窒化膜からな
る反射防止膜１１を設ける。
【０００６】次に、上記フォトダイオード領域Ａ内の
所定の箇所（図示せず）と、信号処理回路領域Ｂ内の所
定の箇所とに、それぞれ反射防止膜１１の表面から上記
半導体部分に至るコンタクト用開口を形成する。同時
に、スクライブライン領域Ｃにも、所定の幅（スクライ
ブラインを規定する幅）で反射防止膜１１の表面から基
板表面１ａに至る開口１０ｂを形成する。この半導体基
板１上に例えばアルミニウム膜からなる第１の導電層１
２を設け、この導電層１２をパターン加工して、上記フ
ォトダイオードの配線部分（図示せず）と、信号処理回
路の配線部分２１，２２，２３とを形成する。このとき
同時に、導電層１２の一部をエッチング停止膜２４とし
て受光領域９上の反射防止膜１１上に残しておく。エッ
チング停止膜２４のパターンは、受光領域９の全域を覆
い、かつ、端部２４ａが熱酸化膜１０上に重なるパター
ンとする。スクライブライン領域Ｃには導電層１２を残
さない。
【０００７】次に、図６に示すように、半導体基板１
上に、プラズマＣＶＤ法によって、シリコン窒化膜から
なる層間絶縁膜１３を設ける。次に、信号処理回路領域
Ｂ内で、層間絶縁膜１３のうち配線部分２３上の箇所に
コンタクト用開口を形成する。このとき同時に、フォト
ダイオード領域Ａ内で、層間絶縁膜１３のうちエッチン
グ停止膜２４上の部分を除去して開口１３ａを形成す
る。この開口１３ａのパターンはエッチング停止膜２４
のパターンよりも内側に設定する。同時に、スクライブ
ライン領域Ｃにも、層間絶縁膜１３を貫通する開口１３
ｂを形成して基板表面１ａを露出させる。この開口１３
ｂは、開口１０ｂと同一の幅を持ち、スクライブライン
を規定する。
【０００８】次に、この上に全面に第２の導電層１４
を設け、さらに、図７に示すように、フォトリソグラフ
ィを行ってレジスト１５を所定のパターンで設ける。レ
ジスト１５のパターンは、信号処理回路領域Ｂでは、配
線部分３３と遮光膜３２を形成するためのパターンとす
る。遮光膜３２は、素子の動作時に、受光領域９に対し
て照射された光が信号処理回路領域Ｂに入射するのを防
ぐためのものであり、信号処理回路領域Ｂの大部分を覆
うパターンとする。信号処理回路領域Ｂに光が入射する
と、寄生の光電流が生じて誤動作が起こるおそれがある
からである。一方、フォトダイオード領域Ａでは、レジ
スト１５のパターンは、受光領域９の周囲に沿った略枠
状のパターンとする。また、スクライブライン領域Ｃに
はレジストを残さない。
【０００９】次に、上記レジスト１５をマスクとし
て、反射防止膜１１に対するエッチングレートに比して
エッチング停止膜２４に対するエッチングレートが大き
いリン酸系のエッチング液を用いて、エッチングを行
う。すなわち、信号処理回路領域Ｂでは、導電層１４を
エッチングして２層目の配線部分３３と遮光膜３２を形
成する。フォトダイオード領域Ａでは、導電層１４と、
受光領域９上のエッチング停止膜２４とを連続的にエッ
チングする。これにより、受光領域９の周囲にエッチン
グ停止膜の端部２４ａと、導電層１４の一部３４とを重
なった状態で残す。スクライブライン領域Ｃでは、導電
層１４が完全に除去される。
【００１０】次に、レジスト１５を除去した後、図８
に示すように、この上に全面に、表面保護膜１６を設け
る。この表面保護膜１６は、反射防止膜（シリコン窒化
膜）１１との選択エッチングが可能な材料であるシリコ
ン酸化膜（ＣＶＤにて形成）またはポリイミド膜とす
る。この後、反射防止膜１１に対して選択的に、表面保
護膜１６のうちボンディングパッド上の部分を除去して
開口（図示せず）を形成すると同時に、フォトダイオー
ド領域Ａで、表面保護膜１６の受光領域９上の部分を除
去する。スクライブライン領域Ｃでは、表面保護膜１６
を完全に除去する。
【００１１】このように、この作製方法では、層間絶縁
膜１３をエッチングするときエッチング停止膜２４によ
って受光領域９上の反射防止膜１１を保護した上（工程
）、エッチング停止膜２４をエッチングするとき反射
防止膜１１に対するエッチングレートに比してエッチン
グ停止膜２４に対するエッチングレートが大きいエッチ
ング液を用いているので（工程）、反射防止膜１１の
膜厚制御を高精度に行うことができる。また、表面保護
膜１６の材料を反射防止膜１１に対して選択的にエッチ
ング可能なものとしている（工程）ので、反射防止膜
１１に対して選択的に表面保護膜１６をエッチングする
ことができ、反射防止膜１１の膜厚を変化させることが
ない。しかも、エッチング停止膜２４ａを受光領域９の
周囲に最終的に残しているので、そこに隙間が生じるの
を防いで、素子の信頼性低下を防止することができる。
【００１２】
【発明が解決しようとする課題】しかしながら、上記作
製方法では、導電層１４をエッチングして信号処理回路
領域Ｂに２層目の配線部分３３と遮光膜３２を形成する
とともに、フォトダイオード領域Ａでは、導電層１４
と、受光領域９上のエッチング停止膜２４とを連続的に
エッチングするとき（工程）で、通常用いられる赤外
光透過率変化を検出するタイプのエッチング終点検出器
を使用できず、エッチングの終点が分かりにくいという
問題がある。すなわち、この種のエッチング終点検出器
は、エッチング中、基板１に赤外光を照射し、透過光の
強度を観測する。そして、実際のエッチング終了時点で
導電層の占有面積が変化して透過光強度が変化するのを
検出してエッチングの終点を知る。しかるに、回路内蔵
受光装置のパターンは、概略図９に示すように、通常、
フォトダイオード領域Ａの面積よりもスクライブライン
領域Ｃの面積の方が数倍程度大きく設計される（簡単の
ため、配線部分３３を省略している。）。この例では、
フォトダイオード領域Ａの面積は４×１０4μｍ２であ
るのに対し、スクライブライン領域Ｃの１チップ当りの
面積は２．１×１０５μm2であり、５倍以上大きく設計
されている。したがって、上記タイプのエッチング終点
検出器を用いると、第２の導電層１４のエッチングが実
際に終わってスクライブライン領域Ｃで基板表面１ａが
露出した時点（フォトダイオード領域Ａでエッチング停
止膜２４が露出した時点）で、透過光強度が大きく変化
するため、エッチングが終了したと誤判定する。このた
め、エッチングが停止し、フォトダイオード領域Ａのエ
ッチング停止膜２４（第１の導電層１２）を除去するこ
とができない。
【００１３】ここで、単に、エッチング停止膜２４のエ
ッチング時間を一定値に設定してエッチングを行う場
合、エッチング液に起因するエッチングレートばらつ
き、導電層１２，１４の材質に起因するエッチングレー
トばらつき、導電層１２，１４の膜厚ばらつきなどを見
込んでエッチング時間を設定しなければならない。この
ため、例えばエッチングレートが速くなる方向にばらつ
き、導電層１２，１４の膜厚が薄くなる方向にばらつい
た場合は、大きなオーバーエッチがかかることになり、
信号処理回路領域Ｂの２層目の配線部分３３の線幅が極
端に減少する（フォトレジストパターンに対して１０μ
m程度細くなる）という不具合を生ずる。その線幅ばら
つき分だけ、パターン設計上で配線部分３３の線幅を広
くしておくことは、素子を高集積化する上での障害とな
る。
【００１４】そこで、この発明の目的は、信号処理回路
領域では第２の導電層をエッチングして２層目の配線部
分を形成する一方、受光素子の受光領域は、第２の導電
層と第１の導電層とを連続的にエッチングするとき、赤
外光透過率変化を検出するタイプのエッチング終点検出
器を使用でき、エッチングを正確に停止できる回路内蔵
受光装置の作製方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の回路内蔵受光装置の作製方法は、
所定の幅を持つスクライブラインで仕切られた半導体基
板の表面に、反射防止膜で覆われた半導体部分と配線部
分とを有する受光素子と、半導体部分と配線部分を有す
ると共に上記受光素子が光を受けて発生した信号を処理
する信号処理回路とを形成する回路内蔵受光装置の作製
方法であって、上記半導体基板の表面に、上記受光素子
の半導体部分と、上記信号処理回路の半導体部分をそれ
ぞれ形成する工程と、上記受光素子の半導体部分上およ
び上記信号処理回路の半導体部分上に、所定の屈折率を
有する反射防止膜を設ける工程と、上記反射防止膜上お
よび上記スクライブライン上に第１の導電層を積層し、
この第１の導電層をパターン加工して上記受光素子の配
線部分および信号処理回路の配線部分を形成するととも
に、上記受光素子の受光領域全域および上記スクライブ
ラインを覆う状態に上記第１の導電層の一部を残す工程
と、上記第１の導電層およびこの第１の導電層の下に露
出した反射防止膜上に、層間絶縁膜を積層する工程と、
上記層間絶縁膜のうち上記受光領域上に残された第１の
導電層上の部分および上記スクライブライン上に残され
た第１の導電層上の部分を除去する工程と、上記層間絶
縁膜上およびこの層間絶縁膜の下に露出した第１の導電
層上に、第２の導電層を積層する工程と、上記反射防止
膜に対するエッチングレートに比して上記第１の導電層
に対するエッチングレートが大きいエッチング液を用い
てエッチングを行って、上記第２の導電層の一部によっ
て信号処理回路の２層目の配線部分を形成する一方、上
記第２の導電層および第１の導電層のうち上記受光領域
上および上記スクライブライン上に存する部分をエッチ
ングして除去する工程を有することを特徴としている。
【００１６】また、請求項２に記載の回路内蔵受光装置
の作製方法は、請求項１に記載の回路内蔵受光装置の作
製方法において、上記エッチング液を用いてエッチング
を行うとき、上記第２の導電層および第１の導電層のう
ち上記受光領域の内側に存する部分を除去する一方、上
記第２の導電層および第１の導電層のうち上記受光領域
の周囲に存する部分を残すことを特徴としている。
【００１７】
【作用】請求項１の回路内蔵受光装置の作製方法では、
第１の導電層をパターン加工して受光素子の配線部分お
よび信号処理回路の配線部分を形成するとき、上記第１
の導電層の一部を、上記受光素子の受光領域全域および
スクライブラインを覆う状態に残しているので、所定の
エッチング液を用いてエッチングを行って第２の導電層
の一部によって信号処理回路の２層目の配線部分を形成
するとき、上記第２の導電層および第１の導電層のうち
上記受光領域上および上記スクライブライン上に存する
部分を連続的にエッチングすることになる。したがっ
て、第２の導電層のエッチングが実際に終わった時点で
は、受光領域上およびスクライブライン上で第１の導電
層が露出するだけであり、基板表面は露出しない。した
がって、赤外光透過率変化を検出するタイプのエッチン
グ終点検出器を用いてエッチングの終点を検出しようと
する場合であっても、この時点ではまだ透過光強度が大
きく変化することはなく、エッチングが終了したと誤判
定することはない。そして、エッチングが進行して、受
光領域上およびスクライブライン上で第１の導電層が実
際に除去された時点で、受光領域上で反射防止膜、スク
ライブライン上で基板表面がそれぞれ露出して透過光強
度が大きく変化する。したがって、エッチングの終点が
正確に検出される。この結果、信号処理回路の２層目の
配線部分の線幅が精度良く仕上がる。
【００１８】請求項２の回路内蔵受光装置の作製方法で
は、上記エッチング液を用いてエッチングを行うとき、
上記第２の導電層および第１の導電層のうち上記受光領
域の内側に存する部分を除去する一方、上記第２の導電
層および第１の導電層のうち上記受光領域の周囲に存す
る部分を残すので、受光領域の周囲に層間の隙間が生じ
ることがない。したがって、素子の信頼性低下が防止さ
れる。
【００１９】
【実施例】以下、この発明の回路内蔵受光装置の作製方
法を実施例により詳細に説明する。
【００２０】図１〜図３は、この発明の一実施例の回路
内蔵受光装置の作製工程を示している。なお、簡単のた
め、図１〜図３中、図５〜図８と同一の構成部分は同一
の番号で示している。
【００２１】まず、図１に示すように、半導体基板１
の表面のフォトダイオード領域Ａ、信号処理回路領域Ｂ
に、一般的な作製手順によって、それぞれ受光素子とし
てのフォトダイオードの半導体部分、信号処理回路の半
導体部分を形成する。上記フォトダイオードの半導体部
分はＰ型半導体基板１、Ｎ型エピタキシャル層４および
Ｎ型拡散層９からなる一方、上記信号処理回路の半導体
部分はＰ型半導体基板１、Ｎ型埋込拡散層２、Ｎ型コレ
クタ補償拡散層６、Ｎ型エピタキシャル層４、Ｐ型不活
性ベース拡散層７、Ｐ型活性ベース拡散層８およびＮ型
拡散層９′からなっている。なお、上記フォトダイオー
ド領域Ａと信号処理回路領域Ｂとは、Ｐ型埋込分離拡散
層３とＰ型分離拡散層５とで仕切られ、両領域の表面は
熱酸化膜（ＳｉＯ2膜）１０で覆われた状態となってい
る。フォトダイオード領域ＡのうちＮ型拡散層９が存す
る領域が受光領域となっている。各回路内蔵受光装置の
周囲には、スクライブライン領域（ダイシング工程で切
りしろとなる領域）Ｃが所定の幅で設けられている。
【００２２】次に、熱酸化膜１０のうちフォトダイオ
ードの受光領域９上に存する部分に開口１０ａを形成
し、この上に、ＣＶＤ法によってシリコン窒化膜からな
る反射防止膜１１を設ける。
【００２３】次に、上記フォトダイオード領域Ａ内の
所定の箇所（図示せず）と、信号処理回路領域Ｂ内の所
定の箇所とに、それぞれ反射防止膜１１の表面から上記
半導体部分に至るコンタクト用開口を形成する。同時
に、スクライブライン領域Ｃにも、所定の幅（スクライ
ブラインを規定する幅）で反射防止膜１１の表面から基
板表面１ａに至る開口１０ｂを形成する。この半導体基
板１上に例えばアルミニウム膜からなる第１の導電層１
２を設け、この導電層１２をパターン加工して、上記フ
ォトダイオードの配線部分（図示せず）と、信号処理回
路の配線部分２１，２２，２３とを形成する。このとき
同時に、導電層１２の一部をエッチング停止膜２４とし
て受光領域９の反射防止膜１１上に残すとともに、導電
層１２の一部をエッチングダミー膜２５としてスクライ
ブライン領域Ｃの基板表面１ａ上に残しておく。エッチ
ング停止膜２４のパターンは、受光領域９の全域を覆
い、かつ、端部２４ａが熱酸化膜１０上に重なるパター
ンとする。エッチングダミー膜２５のパターンは、スク
ライブライン領域Ｃ全域を覆い、スクライブラインと一
致するパターンとする。
【００２４】次に、図２に示すように、半導体基板１
上に、プラズマＣＶＤ法によって、シリコン窒化膜から
なる層間絶縁膜１３を設ける。次に、信号処理回路領域
Ｂ内で、層間絶縁膜１３のうち配線部分２３上の箇所に
コンタクト用開口を形成する。このとき同時に、フォト
ダイオード領域Ａ内で、層間絶縁膜１３のうちエッチン
グ停止膜２４上の部分を除去して開口１３ａを形成す
る。この開口１３ａのパターンはエッチング停止膜２４
のパターンよりも内側に設定する。同時に、スクライブ
ライン領域Ｃにも、層間絶縁膜１３を貫通する開口１３
ｂを形成してエッチングダミー膜２５表面を露出させ
る。この開口１３ｂは、開口１０ｂと同一の幅を持ち、
スクライブラインを規定する。
【００２５】次に、この上に全面に第２の導電層１４
を設け、さらに、図３に示すように、フォトリソグラフ
ィを行ってレジスト１５を所定のパターンで設ける。レ
ジスト１５のパターンは、信号処理回路領域Ｂでは、配
線部分３３と遮光膜３２を形成するためのパターンとす
る。遮光膜３２は、素子の動作時に、受光領域９に対し
て照射された光が信号処理回路領域Ｂに入射するのを防
ぐためのものであり、信号処理回路領域Ｂの大部分を覆
うパターンとする。信号処理回路領域Ｂに光が入射する
と、寄生の光電流が生じて誤動作が起こるおそれがある
からである。一方、フォトダイオード領域Ａでは、レジ
スト１５のパターンは、受光領域９の周囲に沿った略枠
状のパターンとする。また、スクライブライン領域Ｃに
はレジストを残さない。
【００２６】次に、上記レジスト１５をマスクとし
て、反射防止膜１１に対するエッチングレートに比して
エッチング停止膜２４に対するエッチングレートが大き
いリン酸系のエッチング液を用いて、エッチングを行
う。すなわち、信号処理回路領域Ｂでは、導電層１４の
一部によって信号処理回路の２層目の配線部分３３と遮
光膜３２を形成する。一方、導電層１４および導電層１
２のうち受光領域９上およびスクライブライン領域Ｃ上
に存する部分を連続的にエッチングして除去する。ここ
で、導電層１４のエッチングが実際に終わった時点で
は、図４に示すように、フォトダイオード領域Ａの受光
領域９上およびスクライブライン領域Ｃ上でそれぞれ導
電層１２からなるエッチング停止膜２４、エッチングダ
ミー膜２５が露出するだけであり、基板表面は露出しな
い。したがって、赤外光透過率変化を検出するタイプの
エッチング終点検出器を用いてエッチングの終点を検出
しようとする場合であっても、この時点ではまだ透過光
強度が大きく変化することはなく、エッチングが終了し
たと誤判定することはない。そして、エッチングが進行
して、受光領域９上およびスクライブライン領域Ｃ上で
エッチング停止膜２４、エッチングダミー膜２５が実際
に除去された時点（図３）で、受光領域９上で反射防止
膜、スクライブライン領域Ｃ上で基板表面１ａがそれぞ
れ露出して透過光強度が大きく変化する。したがって、
エッチングの終点を正しく検出することができる。これ
により、受光領域９の周囲にエッチング停止膜の端部２
４ａと、導電層１４の一部３４とを重なった状態で残
す。スクライブライン領域Ｃでは、導電層１４，１２が
完全に除去される。
【００２７】次に、レジスト１５を除去した後、図８
に示したのと同様に、この上に全面に、表面保護膜１６
を設ける。この表面保護膜１６は、反射防止膜（シリコ
ン窒化膜）１１との選択エッチングが可能な材料である
シリコン酸化膜（ＣＶＤにて形成）またはポリイミド膜
とする。この後、反射防止膜１１に対して選択的に、表
面保護膜１６のうちボンディングパッド上の部分を除去
して開口（図示せず）を形成すると同時に、フォトダイ
オード領域Ａで、表面保護膜１６の受光領域９上の部分
を除去する。スクライブライン領域Ｃでは、表面保護膜
１６を完全に除去する。
【００２８】このように、この作製方法では、層間絶縁
膜１３をエッチングするときエッチング停止膜２４によ
って受光領域９上の反射防止膜１１を保護した上（工程
）、エッチング停止膜２４をエッチングするとき反射
防止膜１１に対するエッチングレートに比してエッチン
グ停止膜２４に対するエッチングレートが大きいエッチ
ング液を用いているので（工程）、反射防止膜１１の
膜厚制御を高精度に行うことができる。また、表面保護
膜１６の材料を反射防止膜１１に対して選択的にエッチ
ング可能なものとしている（工程）ので、反射防止膜
１１に対して選択的に表面保護膜１６をエッチングする
ことができ、反射防止膜１１の膜厚を変化させることが
ない。
【００２９】しかも、エッチング停止膜２４ａを受光領
域９の周囲に最終的に残しているので、そこに隙間が生
じるのを防いで、素子の信頼性低下を防止することがで
きる。
【００３０】また、エッチング液でエッチングを行うと
き（工程）、赤外光透過率変化を検出するタイプのエ
ッチング終点検出器を用いてエッチングの終点を検出で
き、エッチング精度を高めることができる。この結果、
信号処理回路の２層目の配線部分３３の線幅を精度良く
仕上げることができる。実際に、図４に示すパターン面
積、すなわち１チップの素子面積が２．５×１０5μ
m2、フォトダイオード領域Ａの面積が４×１０4μm2、
１チップ当たりのスクライブライン領域Ｃの面積が２．
１×１０5μm2である場合、フォトレジストパターンに
対する信号処理回路の配線部分３３の線幅シフトを５μ
m程度に抑えることができ、回路内蔵受光装置の集積度
を向上させることができた。
【００３１】
【発明の効果】以上より明らかなように、請求項１の回
路内蔵受光装置の作製方法では、第１の導電層をパター
ン加工して受光素子の配線部分および信号処理回路の配
線部分を形成するとき、上記第１の導電層の一部を、上
記受光素子の受光領域全域およびスクライブラインを覆
う状態に残すことにより、所定のエッチング液を用いて
エッチングを行って第２の導電層の一部によって信号処
理回路の２層目の配線部分を形成するとき、上記第２の
導電層および第１の導電層のうち上記受光領域上および
上記スクライブライン上に存する部分をエッチングして
いるので、第２の導電層のエッチングが実際に終わった
時点では、受光領域上およびスクライブライン上で第１
の導電層が露出するだけであり、基板表面が露出しなく
なる。したがって、赤外光透過率変化を検出するタイプ
のエッチング終点検出器を用いてエッチングの終点を検
出しようとする場合であっても、この時点ではまだ透過
光強度が大きく変化することはなく、エッチングが終了
したと誤判定することはない。そして、エッチングが進
行して、受光領域上およびスクライブライン上で第１の
導電層が実際に除去された時点で、受光領域上で反射防
止膜、スクライブライン上で基板表面がそれぞれ露出し
て透過光強度が大きく変化する。したがって、エッチン
グの終点を正確に検出することができる。この結果、信
号処理回路の２層目の配線部分の線幅を精度良く仕上げ
ることができる。
【００３２】請求項２の回路内蔵受光装置の作製方法で
は、上記エッチング液を用いてエッチングを行うとき、
上記第２の導電層および第１の導電層のうち上記受光領
域の内側に存する部分を除去する一方、上記第２の導電
層および第１の導電層のうち上記受光領域の周囲に存す
る部分を残すので、受光領域の周囲に層間の隙間が生じ
ることがない。したがって、素子の信頼性低下を防止す
ることができる。
【図面の簡単な説明】
【図１】 この発明の一実施例の回路内蔵受光装置の作
製過程を示す図である。
【図２】 この発明の一実施例の回路内蔵受光装置の作
製過程を示す図である。
【図３】 この発明の一実施例の回路内蔵受光装置の作
製過程を示す図である。
【図４】 上記回路内蔵受光装置の概略パターンレイア
ウトを示す平面図である。
【図５】 従来の回路内蔵受光装置の作製過程を示す図
である。
【図６】 従来の回路内蔵受光装置の作製過程を示す図
である。
【図７】 従来の回路内蔵受光装置の作製過程を示す図
である。
【図８】 従来の回路内蔵受光装置の作製過程を示す図
である。
【図９】 上記回路内蔵受光装置の概略パターンレイア
ウトを示す平面図である。
【符号の説明】
Ａ フォトダイオード領域 Ｂ 信号処理回路領域 Ｃ スクライブライン領域 １ Ｐ型基板 １０ ＳiＯ2膜 １１ 反射防止膜 １２ 第１の導電層 １３ 層間絶縁膜 １４ ２層目メタル層 １５ フォトレジスト層 １６ 表面保護膜 ２４ エッチング停止膜 ２５ エッチングダミー膜 ３２ 遮光膜 ３３ 配線部分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 31/10 Ｈ０１Ｌ 31/02 Ａ 31/10 Ｚ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 所定の幅を持つスクライブラインで仕切
    られた半導体基板の表面に、反射防止膜で覆われた半導
    体部分と配線部分とを有する受光素子と、半導体部分と
    配線部分を有すると共に上記受光素子が光を受けて発生
    した信号を処理する信号処理回路とを形成する回路内蔵
    受光装置の作製方法であって、 上記半導体基板の表面に、上記受光素子の半導体部分
    と、上記信号処理回路の半導体部分をそれぞれ形成する
    工程と、 上記受光素子の半導体部分上および上記信号処理回路の
    半導体部分上に、所定の屈折率を有する反射防止膜を設
    ける工程と、 上記反射防止膜上および上記スクライブライン上に第１
    の導電層を積層し、この第１の導電層をパターン加工し
    て上記受光素子の配線部分および信号処理回路の配線部
    分を形成するとともに、上記受光素子の受光領域全域お
    よび上記スクライブラインを覆う状態に上記第１の導電
    層の一部を残す工程と、 上記第１の導電層およびこの第１の導電層の下に露出し
    た反射防止膜上に、層間絶縁膜を積層する工程と、 上記層間絶縁膜のうち上記受光領域上に残された第１の
    導電層上の部分および上記スクライブライン上に残され
    た第１の導電層上の部分を除去する工程と、 上記層間絶縁膜上およびこの層間絶縁膜の下に露出した
    第１の導電層上に、第２の導電層を積層する工程と、 上記反射防止膜に対するエッチングレートに比して上記
    第１の導電層に対するエッチングレートが大きいエッチ
    ング液を用いてエッチングを行って、上記第２の導電層
    の一部によって信号処理回路の２層目の配線部分を形成
    する一方、上記第２の導電層および第１の導電層のうち
    上記受光領域上および上記スクライブライン上に存する
    部分をエッチングして除去する工程を有することを特徴
    とする回路内蔵受光装置素子の作製方法。
  2. 【請求項２】 請求項１に記載の回路内蔵受光装置の作
    製方法において、 上記エッチング液を用いてエッチングを行うとき、上記
    第２の導電層および第１の導電層のうち上記受光領域の
    内側に存する部分を除去する一方、上記第２の導電層お
    よび第１の導電層のうち上記受光領域の周囲に存する部
    分を残すことを特徴とする回路内蔵受光装置の作製方
    法。
JP6058589A 1994-03-29 1994-03-29 回路内蔵受光装置の作製方法 Pending JPH07273082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6058589A JPH07273082A (ja) 1994-03-29 1994-03-29 回路内蔵受光装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6058589A JPH07273082A (ja) 1994-03-29 1994-03-29 回路内蔵受光装置の作製方法

Publications (1)

Publication Number Publication Date
JPH07273082A true JPH07273082A (ja) 1995-10-20

Family

ID=13088676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6058589A Pending JPH07273082A (ja) 1994-03-29 1994-03-29 回路内蔵受光装置の作製方法

Country Status (1)

Country Link
JP (1) JPH07273082A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756333A3 (en) * 1995-07-24 1998-06-10 Sharp Kabushiki Kaisha Photodetector element containing circuit element and manufacturing method thereof
JP2008235382A (ja) * 2007-03-19 2008-10-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2009016707A (ja) * 2007-07-09 2009-01-22 Toshiba Corp 半導体受光素子およびその製造方法
JP2009088462A (ja) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi 光センサおよびその製造方法
JP2009088463A (ja) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi 光センサおよびその製造方法
WO2019082689A1 (ja) * 2017-10-26 2019-05-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像素子、製造方法、および電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756333A3 (en) * 1995-07-24 1998-06-10 Sharp Kabushiki Kaisha Photodetector element containing circuit element and manufacturing method thereof
JP2008235382A (ja) * 2007-03-19 2008-10-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2009016707A (ja) * 2007-07-09 2009-01-22 Toshiba Corp 半導体受光素子およびその製造方法
JP2009088462A (ja) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi 光センサおよびその製造方法
JP2009088463A (ja) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi 光センサおよびその製造方法
WO2019082689A1 (ja) * 2017-10-26 2019-05-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像素子、製造方法、および電子機器
JPWO2019082689A1 (ja) * 2017-10-26 2020-12-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像素子、製造方法、および電子機器

Similar Documents

Publication Publication Date Title
JP2004031452A (ja) 裏面入射型固体撮像素子
JP2861340B2 (ja) 半導体装置
CN101026173B (zh) 半导体装置及其制造方法
JPH07273082A (ja) 回路内蔵受光装置の作製方法
JP2988819B2 (ja) 回路内蔵受光素子の作製方法
JPS62226659A (ja) 半導体装置
JPH0831582B2 (ja) フオトセンサと信号処理回路を備えた半導体装置
JP2007329323A (ja) 半導体装置及びその製造方法
US7659135B2 (en) Semiconductor device fabrication method and semiconductor device
US20070207564A1 (en) Method for manufacturing a semiconductor device
JP3426872B2 (ja) 光半導体集積回路装置およびその製造方法
JP2005166900A (ja) 半導体装置及びその製造方法
JP2928163B2 (ja) 半導体装置の製造方法
JP4375741B2 (ja) 光半導体装置及びその製造方法
CN111834385B (zh) 背照式图像传感器及其制作方法
JP3900552B2 (ja) 光センサの製造方法
TWI780979B (zh) 指紋感測模組的製造方法
JPH09283730A (ja) 光センサの製造方法
JPH11224975A (ja) 集積化デバイス及びこれを用いたエンコーダ
JP2009253235A (ja) 半導体装置
JP2006049601A (ja) 照度センサ
KR100279504B1 (ko) 광 검출 소자 제조방법
KR100308787B1 (ko) 광검출소자제조방법
JPH11214663A (ja) 回路内蔵受光素子およびその製造方法
JPS63254736A (ja) 光半導体装置