JP2988819B2 - 回路内蔵受光素子の作製方法 - Google Patents
回路内蔵受光素子の作製方法Info
- Publication number
- JP2988819B2 JP2988819B2 JP5327363A JP32736393A JP2988819B2 JP 2988819 B2 JP2988819 B2 JP 2988819B2 JP 5327363 A JP5327363 A JP 5327363A JP 32736393 A JP32736393 A JP 32736393A JP 2988819 B2 JP2988819 B2 JP 2988819B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- film
- light
- receiving element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は回路内蔵受光素子の作
製方法に関する。より詳しくは、半導体基板の表面にそ
れぞれ半導体部分と配線部分とを持ち、反射防止膜で覆
われた受光素子とこの受光素子が光を受けて発生した信
号を処理する信号処理回路とを備えた回路内蔵受光素子
を作製する方法に関する。
製方法に関する。より詳しくは、半導体基板の表面にそ
れぞれ半導体部分と配線部分とを持ち、反射防止膜で覆
われた受光素子とこの受光素子が光を受けて発生した信
号を処理する信号処理回路とを備えた回路内蔵受光素子
を作製する方法に関する。
【０００２】
【従来の技術】一般に、この種の回路内蔵受光素子で
は、高い光電変換効率を得るために、受光素子上に反射
防止膜が設けられる。十分な反射防止効果を得るために
は、反射防止膜の膜厚を精密に制御することが求められ
ている。
は、高い光電変換効率を得るために、受光素子上に反射
防止膜が設けられる。十分な反射防止効果を得るために
は、反射防止膜の膜厚を精密に制御することが求められ
ている。
【０００３】従来、この種の回路内蔵受光素子を作製す
る場合、受光素子上の反射防止膜の膜厚制御を精密に行
うために、次のような作製方法が提案されている（特開
平５−７５０９２号公報）。すなわち、まず、図５(a)
に示すように、半導体基板１の表面のフォトダイオード
領域Ａ、信号処理回路領域Ｂに、一般的な作製手順によ
って、それぞれフォトダイオードの半導体部分、信号処
理回路の半導体部分を形成する。上記フォトダイオード
の半導体部分はＰ型半導体基板１、Ｎ型エピタキシャル
層４およびＮ型拡散層９からなる一方、上記信号処理回
路の半導体部分はＰ型半導体基板１、Ｎ型埋込拡散層
２、Ｎ型コレクタ補償拡散層６、Ｎ型エピタキシャル層
４、Ｐ型不活性ベース拡散層７、Ｐ型活性ベース拡散層
８およびＮ型拡散層９′からなっている。なお、上記フ
ォトダイオード領域Ａと信号処理回路領域Ｂとは、Ｐ型
埋込分離拡散層３とＰ型分離拡散層５とで仕切られ、両
領域の表面は熱酸化膜（ＳｉＯ2膜）１０で覆われた状
態となっている。次に、熱酸化膜１０のうちフォトダイ
オードの受光領域９上に存する部分を除去し、この上
に、ＣＶＤ法によってシリコン窒化膜からなる反射防止
膜１１を設ける。次に、フォトダイオード上の反射防止
膜１１上に、エッチング停止膜として薄膜のアルミニウ
ム膜２４を形成する。アルミニウム膜２４のパターン
は、受光領域９の全域を覆い、かつ、端部２４ａが熱酸
化膜１０上に重なるパターンとする。次に、上記フォト
ダイオード領域Ａ内の所定の箇所（図示せず）と、信号
処理回路領域Ｂ内の所定の箇所とに、反射防止膜１１の
表面から上記半導体部分に至るコンタクト用開口を形成
する。そして、この半導体基板１上に例えばアルミニウ
ム膜からなる導電層１２を設け、この導電層１２をパタ
ーン加工して、上記フォトダイオードの配線部分（図示
せず）と、信号処理回路の配線部分２１，２２，２３と
を形成する。次に、半導体基板１上に、プラズマＣＶＤ
法によって、シリコン窒化膜からなる層間絶縁膜１３を
設ける。次に、信号処理回路領域Ｂ内で、層間絶縁膜１
３のうち配線部分２３上の箇所にコンタクト用開口を形
成し、この上に導電層１４を設け、この導電層１４をパ
ターン加工して信号処理回路の２層目の配線部分３３を
形成する。この上に、表面保護膜１８を堆積した後、フ
ォトリソグラフィおよびＣＦ4系のドライエッチングを
行って、表面保護膜１８，層間絶縁膜１３のうち受光領
域９上の部分を除去する。このとき、ドライエッチング
は、アルミニウム膜２４で停止する。次に、図５(b)に
示すように、反射防止膜１１に対するエッチングレート
に比してアルミニウム膜２４に対するエッチングレート
が大きいリン酸系のエッチング液を用いて、受光領域９
上に残されたアルミニウム膜２４を除去する。
る場合、受光素子上の反射防止膜の膜厚制御を精密に行
うために、次のような作製方法が提案されている（特開
平５−７５０９２号公報）。すなわち、まず、図５(a)
に示すように、半導体基板１の表面のフォトダイオード
領域Ａ、信号処理回路領域Ｂに、一般的な作製手順によ
って、それぞれフォトダイオードの半導体部分、信号処
理回路の半導体部分を形成する。上記フォトダイオード
の半導体部分はＰ型半導体基板１、Ｎ型エピタキシャル
層４およびＮ型拡散層９からなる一方、上記信号処理回
路の半導体部分はＰ型半導体基板１、Ｎ型埋込拡散層
２、Ｎ型コレクタ補償拡散層６、Ｎ型エピタキシャル層
４、Ｐ型不活性ベース拡散層７、Ｐ型活性ベース拡散層
８およびＮ型拡散層９′からなっている。なお、上記フ
ォトダイオード領域Ａと信号処理回路領域Ｂとは、Ｐ型
埋込分離拡散層３とＰ型分離拡散層５とで仕切られ、両
領域の表面は熱酸化膜（ＳｉＯ2膜）１０で覆われた状
態となっている。次に、熱酸化膜１０のうちフォトダイ
オードの受光領域９上に存する部分を除去し、この上
に、ＣＶＤ法によってシリコン窒化膜からなる反射防止
膜１１を設ける。次に、フォトダイオード上の反射防止
膜１１上に、エッチング停止膜として薄膜のアルミニウ
ム膜２４を形成する。アルミニウム膜２４のパターン
は、受光領域９の全域を覆い、かつ、端部２４ａが熱酸
化膜１０上に重なるパターンとする。次に、上記フォト
ダイオード領域Ａ内の所定の箇所（図示せず）と、信号
処理回路領域Ｂ内の所定の箇所とに、反射防止膜１１の
表面から上記半導体部分に至るコンタクト用開口を形成
する。そして、この半導体基板１上に例えばアルミニウ
ム膜からなる導電層１２を設け、この導電層１２をパタ
ーン加工して、上記フォトダイオードの配線部分（図示
せず）と、信号処理回路の配線部分２１，２２，２３と
を形成する。次に、半導体基板１上に、プラズマＣＶＤ
法によって、シリコン窒化膜からなる層間絶縁膜１３を
設ける。次に、信号処理回路領域Ｂ内で、層間絶縁膜１
３のうち配線部分２３上の箇所にコンタクト用開口を形
成し、この上に導電層１４を設け、この導電層１４をパ
ターン加工して信号処理回路の２層目の配線部分３３を
形成する。この上に、表面保護膜１８を堆積した後、フ
ォトリソグラフィおよびＣＦ4系のドライエッチングを
行って、表面保護膜１８，層間絶縁膜１３のうち受光領
域９上の部分を除去する。このとき、ドライエッチング
は、アルミニウム膜２４で停止する。次に、図５(b)に
示すように、反射防止膜１１に対するエッチングレート
に比してアルミニウム膜２４に対するエッチングレート
が大きいリン酸系のエッチング液を用いて、受光領域９
上に残されたアルミニウム膜２４を除去する。
【０００４】このように、表面保護膜１８，層間絶縁膜
１３をエッチングするときアルミニウム膜２４によって
受光領域９上の反射防止膜１１を保護した上、アルミニ
ウム膜２４をエッチングするとき反射防止膜１１に対す
るエッチングレートに比してアルミニウム膜２４に対す
るエッチングレートが大きいエッチング液を用いている
ので、反射防止膜１１の膜厚制御を高精度に行うことが
できる。
１３をエッチングするときアルミニウム膜２４によって
受光領域９上の反射防止膜１１を保護した上、アルミニ
ウム膜２４をエッチングするとき反射防止膜１１に対す
るエッチングレートに比してアルミニウム膜２４に対す
るエッチングレートが大きいエッチング液を用いている
ので、反射防止膜１１の膜厚制御を高精度に行うことが
できる。
【０００５】なお、アルミニウム膜２４の端部２４ａが
熱酸化膜１０上に重なるパターンとしている理由は、マ
ージンＺをとって、反射防止膜１１が少しでもエッチン
グされることの無いようにするためである。
熱酸化膜１０上に重なるパターンとしている理由は、マ
ージンＺをとって、反射防止膜１１が少しでもエッチン
グされることの無いようにするためである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の作製方法では、 (１)リン酸系のエッチング液を用いて、そのままアルミ
ニウム膜２４をエッチングしているため、アルミニウム
膜２４の端部２４ａの跡、つまり、層間絶縁膜１３と反
射防止膜１１との間に隙間Δが生じる。上記リン酸系の
エッチング液は比較的粘性が高いため、エッチング後に
水洗したとしても、この隙間Δにエッチング液が残存す
る。このため、素子の信頼性が損なわれるという問題が
ある。
来の作製方法では、 (１)リン酸系のエッチング液を用いて、そのままアルミ
ニウム膜２４をエッチングしているため、アルミニウム
膜２４の端部２４ａの跡、つまり、層間絶縁膜１３と反
射防止膜１１との間に隙間Δが生じる。上記リン酸系の
エッチング液は比較的粘性が高いため、エッチング後に
水洗したとしても、この隙間Δにエッチング液が残存す
る。このため、素子の信頼性が損なわれるという問題が
ある。
【０００７】(２)アルミニウム膜２４を、信号処理回路
の配線用の導電層１２とは別に形成している。また、ア
ルミニウム膜２４を除去する工程が、表面保護膜１８，
層間絶縁膜（シリコン窒化膜）１３のエッチング工程後
に追加されたプロセスとなっている。このため、エッチ
ング停止膜としてアルミニウム膜２４を設けない通常の
作製方法に比して、工程数が増加するという問題があ
る。
の配線用の導電層１２とは別に形成している。また、ア
ルミニウム膜２４を除去する工程が、表面保護膜１８，
層間絶縁膜（シリコン窒化膜）１３のエッチング工程後
に追加されたプロセスとなっている。このため、エッチ
ング停止膜としてアルミニウム膜２４を設けない通常の
作製方法に比して、工程数が増加するという問題があ
る。
【０００８】そこで、この発明の目的は、反射防止膜の
膜厚を精密に制御できる上、素子の信頼性低下を防止で
き、かつ、工程数増加を抑えることができる回路内蔵受
光素子の作製方法を提供することにある。
膜厚を精密に制御できる上、素子の信頼性低下を防止で
き、かつ、工程数増加を抑えることができる回路内蔵受
光素子の作製方法を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の回路内蔵受光素子の作製方法
は、半導体基板の表面に、半導体部分と配線部分とを持
ち、反射防止膜で覆われた受光素子と、半導体部分と配
線部分を持ち、上記受光素子が光を受けて発生した信号
を処理する信号処理回路とを備えた回路内蔵受光素子の
作製方法であって、上記半導体基板の表面に、上記受光
素子の半導体部分と、上記信号処理回路の半導体部分を
それぞれ形成する工程と、上記半導体基板上に、所定の
屈折率を有する反射防止膜を設ける工程と、上記半導体
基板上に第１の導電層を設け、この第１の導電層をパタ
ーン加工して上記受光素子および信号処理回路の配線部
分を形成するとともに、上記第１の導電層の一部を、上
記受光素子の受光領域の全域を覆う状態に残す工程と、
上記半導体基板上に層間絶縁膜を設ける工程と、上記層
間絶縁膜のうち上記受光領域上に残された第１の導電層
上の部分を除去する工程と、上記半導体基板上に第２の
導電層を設ける工程と、上記反射防止膜に対するエッチ
ングレートに比して上記第１の導電層に対するエッチン
グレートが大きいエッチング液を用いて、上記第２の導
電層および第１の導電層のうち上記受光領域の内側に存
する部分を連続的にエッチングして除去する一方、上記
第２の導電層および第１の導電層のうち上記受光領域の
周囲に存する部分を残す工程を有することを特徴として
いる。
めに、請求項１に記載の回路内蔵受光素子の作製方法
は、半導体基板の表面に、半導体部分と配線部分とを持
ち、反射防止膜で覆われた受光素子と、半導体部分と配
線部分を持ち、上記受光素子が光を受けて発生した信号
を処理する信号処理回路とを備えた回路内蔵受光素子の
作製方法であって、上記半導体基板の表面に、上記受光
素子の半導体部分と、上記信号処理回路の半導体部分を
それぞれ形成する工程と、上記半導体基板上に、所定の
屈折率を有する反射防止膜を設ける工程と、上記半導体
基板上に第１の導電層を設け、この第１の導電層をパタ
ーン加工して上記受光素子および信号処理回路の配線部
分を形成するとともに、上記第１の導電層の一部を、上
記受光素子の受光領域の全域を覆う状態に残す工程と、
上記半導体基板上に層間絶縁膜を設ける工程と、上記層
間絶縁膜のうち上記受光領域上に残された第１の導電層
上の部分を除去する工程と、上記半導体基板上に第２の
導電層を設ける工程と、上記反射防止膜に対するエッチ
ングレートに比して上記第１の導電層に対するエッチン
グレートが大きいエッチング液を用いて、上記第２の導
電層および第１の導電層のうち上記受光領域の内側に存
する部分を連続的にエッチングして除去する一方、上記
第２の導電層および第１の導電層のうち上記受光領域の
周囲に存する部分を残す工程を有することを特徴として
いる。
【００１０】また、請求項２に記載の回路内蔵受光素子
の作製方法は、請求項１に記載の回路内蔵受光素子の作
製方法において、上記第２の導電層および第１の導電層
を連続的にエッチングするとき同時に、上記信号処理回
路に、上記第２の導電層の一部からなる２層目の配線部
分を形成することを特徴としている。
の作製方法は、請求項１に記載の回路内蔵受光素子の作
製方法において、上記第２の導電層および第１の導電層
を連続的にエッチングするとき同時に、上記信号処理回
路に、上記第２の導電層の一部からなる２層目の配線部
分を形成することを特徴としている。
【００１１】また、請求項３に記載の回路内蔵受光素子
の作製方法は、請求項１または２に記載の回路内蔵受光
素子の作製方法において、上記第２の導電層および第１
の導電層を連続的にエッチングする工程の後、上記半導
体基板上に、上記反射防止膜との選択エッチングが可能
な材料からなる表面保護膜を設け、上記反射防止膜に対
して選択的に、上記表面保護膜のうち上記受光領域上の
部分と、上記配線部分の一部からなるボンディングパッ
ド上の部分を同時に除去することを特徴としている。
の作製方法は、請求項１または２に記載の回路内蔵受光
素子の作製方法において、上記第２の導電層および第１
の導電層を連続的にエッチングする工程の後、上記半導
体基板上に、上記反射防止膜との選択エッチングが可能
な材料からなる表面保護膜を設け、上記反射防止膜に対
して選択的に、上記表面保護膜のうち上記受光領域上の
部分と、上記配線部分の一部からなるボンディングパッ
ド上の部分を同時に除去することを特徴としている。
【００１２】
【作用】請求項１の回路内蔵受光素子の作製方法では、
層間絶縁膜のうち上記受光領域上に残された第１の導電
層上の部分を除去するとき、第１の導電層によって受光
領域上の反射防止膜が保護される。また、第２の導電層
および第１の導電層のうち上記受光領域の内側に存する
部分を連続的にエッチングして除去するとき、反射防止
膜に対するエッチングレートに比して第１の導電層に対
するエッチングレートが大きいエッチング液を用いてい
る。したがって、反射防止膜の膜厚制御が高精度に行わ
れる。
層間絶縁膜のうち上記受光領域上に残された第１の導電
層上の部分を除去するとき、第１の導電層によって受光
領域上の反射防止膜が保護される。また、第２の導電層
および第１の導電層のうち上記受光領域の内側に存する
部分を連続的にエッチングして除去するとき、反射防止
膜に対するエッチングレートに比して第１の導電層に対
するエッチングレートが大きいエッチング液を用いてい
る。したがって、反射防止膜の膜厚制御が高精度に行わ
れる。
【００１３】しかも、第１の導電層（および第２の導電
層）の一部を、受光領域の周囲に残しているので、従来
技術では生じていたような隙間Δ（図５(b)）が生じる
ことがない。したがって、素子の信頼性低下が防止され
る。
層）の一部を、受光領域の周囲に残しているので、従来
技術では生じていたような隙間Δ（図５(b)）が生じる
ことがない。したがって、素子の信頼性低下が防止され
る。
【００１４】また、受光領域上の第１の導電層を、第１
の導電層をパターン加工して受光素子と信号処理回路の
配線部分を形成するとき、同時に形成している。また、
受光領域の内側の第１の導電層を、第２の導電層と連続
的にエッチングして除去している。したがって、エッチ
ング停止膜を設けない通常の作製方法に比して、工程の
増加が防止される。
の導電層をパターン加工して受光素子と信号処理回路の
配線部分を形成するとき、同時に形成している。また、
受光領域の内側の第１の導電層を、第２の導電層と連続
的にエッチングして除去している。したがって、エッチ
ング停止膜を設けない通常の作製方法に比して、工程の
増加が防止される。
【００１５】請求項２の回路内蔵受光素子の作製方法で
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングするとき同時に、上記信号処理回路に、上記第
２の導電層の一部からなる２層目の配線部分を形成する
ので、エッチング停止膜を設けない通常の作製方法に比
して、工程の増加が防止される。
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングするとき同時に、上記信号処理回路に、上記第
２の導電層の一部からなる２層目の配線部分を形成する
ので、エッチング停止膜を設けない通常の作製方法に比
して、工程の増加が防止される。
【００１６】請求項３の回路内蔵受光素子の作製方法で
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングする工程の後、上記半導体基板上に、上記反射
防止膜との選択エッチングが可能な材料からなる表面保
護膜を設けている。したがって、反射防止膜に対して選
択的に上記表面保護膜をエッチングすることができ、反
射防止膜の膜厚を変化させることがない。
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングする工程の後、上記半導体基板上に、上記反射
防止膜との選択エッチングが可能な材料からなる表面保
護膜を設けている。したがって、反射防止膜に対して選
択的に上記表面保護膜をエッチングすることができ、反
射防止膜の膜厚を変化させることがない。
【００１７】
【実施例】以下、この発明の回路内蔵受光素子の作製方
法を実施例により詳細に説明する。
法を実施例により詳細に説明する。
【００１８】図１〜図３は、この発明の一実施例の回路
内蔵受光素子の作製工程を示している。なお、簡単のた
め、図１〜図３中、図５と同一の構成部分は同一の番号
で示している。
内蔵受光素子の作製工程を示している。なお、簡単のた
め、図１〜図３中、図５と同一の構成部分は同一の番号
で示している。
【００１９】まず、図１(a)に示すように、半導体基
板１の表面のフォトダイオード領域Ａ、信号処理回路領
域Ｂに、一般的な作製手順によって、それぞれフォトダ
イオードの半導体部分、信号処理回路の半導体部分を形
成する。上記フォトダイオードの半導体部分はＰ型半導
体基板１、Ｎ型エピタキシャル層４およびＮ型拡散層９
からなる一方、上記信号処理回路の半導体部分はＰ型半
導体基板１、Ｎ型埋込拡散層２、Ｎ型コレクタ補償拡散
層６、Ｎ型エピタキシャル層４、Ｐ型不活性ベース拡散
層７、Ｐ型活性ベース拡散層８およびＮ型拡散層９′か
らなっている。なお、上記フォトダイオード領域Ａと信
号処理回路領域Ｂとは、Ｐ型埋込分離拡散層３とＰ型分
離拡散層５とで仕切られ、両領域の表面は熱酸化膜（Ｓ
ｉＯ2膜）１０で覆われた状態となっている。フォトダ
イオード領域ＡのうちＮ型拡散層９が存する領域が受光
領域となっている。
板１の表面のフォトダイオード領域Ａ、信号処理回路領
域Ｂに、一般的な作製手順によって、それぞれフォトダ
イオードの半導体部分、信号処理回路の半導体部分を形
成する。上記フォトダイオードの半導体部分はＰ型半導
体基板１、Ｎ型エピタキシャル層４およびＮ型拡散層９
からなる一方、上記信号処理回路の半導体部分はＰ型半
導体基板１、Ｎ型埋込拡散層２、Ｎ型コレクタ補償拡散
層６、Ｎ型エピタキシャル層４、Ｐ型不活性ベース拡散
層７、Ｐ型活性ベース拡散層８およびＮ型拡散層９′か
らなっている。なお、上記フォトダイオード領域Ａと信
号処理回路領域Ｂとは、Ｐ型埋込分離拡散層３とＰ型分
離拡散層５とで仕切られ、両領域の表面は熱酸化膜（Ｓ
ｉＯ2膜）１０で覆われた状態となっている。フォトダ
イオード領域ＡのうちＮ型拡散層９が存する領域が受光
領域となっている。
【００２０】次に、熱酸化膜１０のうちフォトダイオ
ードの受光領域９上に存する部分を除去（開口１０ａを
形成）し、この上に、ＣＶＤ法によってシリコン窒化膜
からなる反射防止膜１１を設ける。
ードの受光領域９上に存する部分を除去（開口１０ａを
形成）し、この上に、ＣＶＤ法によってシリコン窒化膜
からなる反射防止膜１１を設ける。
【００２１】次に、同図(b)に示すように、上記フォ
トダイオード領域Ａ内の所定の箇所（図示せず）と、信
号処理回路領域Ｂ内の所定の箇所とに、反射防止膜１１
の表面から上記半導体部分に至るコンタクト用開口を形
成し、この半導体基板１上に例えばアルミニウム膜から
なる第１の導電層１２を設ける。この導電層１２をパタ
ーン加工して、上記フォトダイオードの配線部分（図示
せず）と、信号処理回路の配線部分２１，２２，２３と
を形成する。このとき同時に、導電層１２の一部をエッ
チング停止膜２４として受光領域９上の反射防止膜１１
上に残しておく。エッチング停止膜２４のパターンは、
受光領域９の全域を覆い、かつ、端部２４ａが熱酸化膜
１０上に重なるパターンとする。
トダイオード領域Ａ内の所定の箇所（図示せず）と、信
号処理回路領域Ｂ内の所定の箇所とに、反射防止膜１１
の表面から上記半導体部分に至るコンタクト用開口を形
成し、この半導体基板１上に例えばアルミニウム膜から
なる第１の導電層１２を設ける。この導電層１２をパタ
ーン加工して、上記フォトダイオードの配線部分（図示
せず）と、信号処理回路の配線部分２１，２２，２３と
を形成する。このとき同時に、導電層１２の一部をエッ
チング停止膜２４として受光領域９上の反射防止膜１１
上に残しておく。エッチング停止膜２４のパターンは、
受光領域９の全域を覆い、かつ、端部２４ａが熱酸化膜
１０上に重なるパターンとする。
【００２２】次に、図２(c)に示すように、半導体基
板１上に、プラズマＣＶＤ法によって、シリコン窒化膜
からなる層間絶縁膜１３を設ける。次に、信号処理回路
領域Ｂ内で、層間絶縁膜１３のうち配線部分２３上の箇
所にコンタクト用開口を形成する。このとき同時に、フ
ォトダイオード領域Ａ内で、層間絶縁膜１３のうちエッ
チング停止膜２４上の部分を除去して開口１３ａを形成
する。この開口１３ａのパターンはエッチング停止膜２
４のパターンよりも内側に設定する。
板１上に、プラズマＣＶＤ法によって、シリコン窒化膜
からなる層間絶縁膜１３を設ける。次に、信号処理回路
領域Ｂ内で、層間絶縁膜１３のうち配線部分２３上の箇
所にコンタクト用開口を形成する。このとき同時に、フ
ォトダイオード領域Ａ内で、層間絶縁膜１３のうちエッ
チング停止膜２４上の部分を除去して開口１３ａを形成
する。この開口１３ａのパターンはエッチング停止膜２
４のパターンよりも内側に設定する。
【００２３】次に、同図(d)に示すように、この上に
全面に第２の導電層１４を設け、さらに、フォトリソグ
ラフィを行ってレジスト１５を所定のパターンで設け
る。
全面に第２の導電層１４を設け、さらに、フォトリソグ
ラフィを行ってレジスト１５を所定のパターンで設け
る。
【００２４】レジスト１５のパターンは、信号処理回路
領域Ｂでは、２層目の配線部分３３を形成するためのパ
ターンとする。一方、フォトダイオード領域Ａでは、受
光領域９の周囲に沿った略枠状のパターンとする。詳し
くは、図４に示すように、枠状のパターン１５の内側エ
ッジは、エッチング停止膜の端部２４ａの外側エッジか
ら距離ｘだけ内側になるように設計しておく。この距離
ｘは、導電層１２と導電層１４とのアライメントずれ量
をｘ1とし、導電層１４のエッチングシフト量（レジス
トパターンと仕上がりパターンとの差）をｘ2としたと
き、 ｘ＞ｘ1＋ｘ2 なる関係を満たすように設定する。
領域Ｂでは、２層目の配線部分３３を形成するためのパ
ターンとする。一方、フォトダイオード領域Ａでは、受
光領域９の周囲に沿った略枠状のパターンとする。詳し
くは、図４に示すように、枠状のパターン１５の内側エ
ッジは、エッチング停止膜の端部２４ａの外側エッジか
ら距離ｘだけ内側になるように設計しておく。この距離
ｘは、導電層１２と導電層１４とのアライメントずれ量
をｘ1とし、導電層１４のエッチングシフト量（レジス
トパターンと仕上がりパターンとの差）をｘ2としたと
き、 ｘ＞ｘ1＋ｘ2 なる関係を満たすように設定する。
【００２５】次に、上記レジスト１５をマスクとし
て、反射防止膜１１に対するエッチングレートに比して
エッチング停止膜２４に対するエッチングレートが大き
いリン酸系のエッチング液を用いて、エッチングを行
う。すなわち、信号処理回路領域Ｂでは、導電層１４を
エッチングして２層目の配線部分３３を形成する。一
方、フォトダイオード領域Ａでは、導電層１４と、受光
領域９上のエッチング停止膜２４とを連続的にエッチン
グする。この結果、受光領域９の周囲にエッチング停止
膜の端部２４ａと、導電層１４の一部３４とが重なった
状態で残る。
て、反射防止膜１１に対するエッチングレートに比して
エッチング停止膜２４に対するエッチングレートが大き
いリン酸系のエッチング液を用いて、エッチングを行
う。すなわち、信号処理回路領域Ｂでは、導電層１４を
エッチングして２層目の配線部分３３を形成する。一
方、フォトダイオード領域Ａでは、導電層１４と、受光
領域９上のエッチング停止膜２４とを連続的にエッチン
グする。この結果、受光領域９の周囲にエッチング停止
膜の端部２４ａと、導電層１４の一部３４とが重なった
状態で残る。
【００２６】次に、図３(e)に示すように、この上に
全面に、表面保護膜１６を設ける。この表面保護膜１６
は、反射防止膜（シリコン窒化膜）１１との選択エッチ
ングが可能な材料であるシリコン酸化膜（ＣＶＤにて形
成）またはポリイミド膜とする。この後、反射防止膜１
１に対して選択的に、表面保護膜１６のうちボンディン
グパッド上の部分を除去して開口（図示せず）を形成す
ると同時に、フォトダイオード領域Ａで、表面保護膜１
６の受光領域９上の部分を除去する。
全面に、表面保護膜１６を設ける。この表面保護膜１６
は、反射防止膜（シリコン窒化膜）１１との選択エッチ
ングが可能な材料であるシリコン酸化膜（ＣＶＤにて形
成）またはポリイミド膜とする。この後、反射防止膜１
１に対して選択的に、表面保護膜１６のうちボンディン
グパッド上の部分を除去して開口（図示せず）を形成す
ると同時に、フォトダイオード領域Ａで、表面保護膜１
６の受光領域９上の部分を除去する。
【００２７】このように、この作製方法では、層間絶縁
膜１３をエッチングするときエッチング停止膜２４によ
って受光領域９上の反射防止膜１１を保護した上（工程
）、エッチング停止膜２４をエッチングするとき反射
防止膜１１に対するエッチングレートに比してエッチン
グ停止膜２４に対するエッチングレートが大きいエッチ
ング液を用いているので（工程）、反射防止膜１１の
膜厚制御を高精度に行うことができる。また、表面保護
膜１６の材料を反射防止膜１１に対して選択的にエッチ
ング可能なものとしている（工程）ので、反射防止膜
１１に対して選択的に表面保護膜１６をエッチングする
ことができ、反射防止膜１１の膜厚を変化させることが
ない。
膜１３をエッチングするときエッチング停止膜２４によ
って受光領域９上の反射防止膜１１を保護した上（工程
）、エッチング停止膜２４をエッチングするとき反射
防止膜１１に対するエッチングレートに比してエッチン
グ停止膜２４に対するエッチングレートが大きいエッチ
ング液を用いているので（工程）、反射防止膜１１の
膜厚制御を高精度に行うことができる。また、表面保護
膜１６の材料を反射防止膜１１に対して選択的にエッチ
ング可能なものとしている（工程）ので、反射防止膜
１１に対して選択的に表面保護膜１６をエッチングする
ことができ、反射防止膜１１の膜厚を変化させることが
ない。
【００２８】しかも、エッチング停止膜２４ａを受光領
域９の周囲に最終的に残しているので、従来技術では生
じていたような隙間Δ（図５(b)）が生じることがな
く、素子の信頼性低下を防止することができる。
域９の周囲に最終的に残しているので、従来技術では生
じていたような隙間Δ（図５(b)）が生じることがな
く、素子の信頼性低下を防止することができる。
【００２９】また、受光領域９上のエッチング停止膜２
４を１層目の導電層１２と同時に形成し、２層目の導電
層１４のエッチング時に同時に除去しているので、エッ
チング停止膜を設けない通常の作製方法に比して、何ら
工程を増加させることがない。
４を１層目の導電層１２と同時に形成し、２層目の導電
層１４のエッチング時に同時に除去しているので、エッ
チング停止膜を設けない通常の作製方法に比して、何ら
工程を増加させることがない。
【００３０】なお、最近、信号処理回路の微細パターン
化に伴い、１層目の導電層１２のエッチングをＣl系プ
ラズマによる異方性ドライエッチで行うことが多くなっ
ている。このＣl系プラズマに、反射防止膜（シリコン
窒化膜）１１の表面がさらされると、大幅に膜厚が変化
する。このような場合、この発明によれば、Ｃl系ドラ
イエッチング時に反射防止膜１１の表面がさらされるこ
とがなく、反射防止膜１１の膜厚制御を精密に行うこと
ができる。
化に伴い、１層目の導電層１２のエッチングをＣl系プ
ラズマによる異方性ドライエッチで行うことが多くなっ
ている。このＣl系プラズマに、反射防止膜（シリコン
窒化膜）１１の表面がさらされると、大幅に膜厚が変化
する。このような場合、この発明によれば、Ｃl系ドラ
イエッチング時に反射防止膜１１の表面がさらされるこ
とがなく、反射防止膜１１の膜厚制御を精密に行うこと
ができる。
【００３１】また、表面保護膜１６が、反射防止膜（シ
リコン窒化膜）１１との選択エッチングが不可能な材料
（シリコン窒化膜である場合など）であるときには、次
のような工程により、本発明の目的を達成することがで
きる。まず、フォトダイオードの反射防止膜１１上のエ
ッチング停止膜２４および第２の導電層１４を残したま
ま、表面保護膜１６を形成し、通常のフォトエッチング
により、表面保護膜１６のフォトダイオード部分とボン
ディングパッド部分を開口する。続いてフォトリソグラ
フィにより、フォトダイオード上のみを開口したレジス
トパターンを設け、反射防止膜１１に対するエッチング
レートに比してエッチング停止膜２４に対するエッチン
グレートが大きいリン酸系のエッチング液を用いて、エ
ッチング停止膜２４および第２の導電層１４を同時にエ
ッチングする。
リコン窒化膜）１１との選択エッチングが不可能な材料
（シリコン窒化膜である場合など）であるときには、次
のような工程により、本発明の目的を達成することがで
きる。まず、フォトダイオードの反射防止膜１１上のエ
ッチング停止膜２４および第２の導電層１４を残したま
ま、表面保護膜１６を形成し、通常のフォトエッチング
により、表面保護膜１６のフォトダイオード部分とボン
ディングパッド部分を開口する。続いてフォトリソグラ
フィにより、フォトダイオード上のみを開口したレジス
トパターンを設け、反射防止膜１１に対するエッチング
レートに比してエッチング停止膜２４に対するエッチン
グレートが大きいリン酸系のエッチング液を用いて、エ
ッチング停止膜２４および第２の導電層１４を同時にエ
ッチングする。
【００３２】この工程においては、表面保護膜１６のエ
ッチング時には反射防止膜１１上は、エッチング停止膜
２４および第２の導電層１４によって保護されているた
め、反射防止膜１１はエッチングされることなく、反射
防止膜厚の精密な制御が可能となる。
ッチング時には反射防止膜１１上は、エッチング停止膜
２４および第２の導電層１４によって保護されているた
め、反射防止膜１１はエッチングされることなく、反射
防止膜厚の精密な制御が可能となる。
【００３３】
【発明の効果】以上より明らかなように、請求項１の回
路内蔵受光素子の作製方法は、層間絶縁膜のうち上記受
光領域上に残された第１の導電層上の部分を除去すると
き、第１の導電層によって受光領域上の反射防止膜を保
護できる。また、第２の導電層および第１の導電層のう
ち上記受光領域の内側に存する部分を連続的にエッチン
グして除去するとき、反射防止膜に対するエッチングレ
ートに比して第１の導電層に対するエッチングレートが
大きいエッチング液を用いている。したがって、反射防
止膜の膜厚制御を高精度に行うことができる。しかも、
第１の導電層（および第２の導電層）の一部を、受光領
域の周囲に残しているので、従来技術では生じていたよ
うな隙間Δ（図５(b)）が生じることがない。したがっ
て、素子の信頼性低下を防止できる。また、受光領域上
の第１の導電層を、第１の導電層をパターン加工して受
光素子と信号処理回路の配線部分を形成するとき、同時
に形成している。また、受光領域の内側の第１の導電層
を、第２の導電層と連続的にエッチングして除去してい
る。したがって、エッチング停止膜を設けない通常の作
製方法に比して、工程の増加を防止できる。
路内蔵受光素子の作製方法は、層間絶縁膜のうち上記受
光領域上に残された第１の導電層上の部分を除去すると
き、第１の導電層によって受光領域上の反射防止膜を保
護できる。また、第２の導電層および第１の導電層のう
ち上記受光領域の内側に存する部分を連続的にエッチン
グして除去するとき、反射防止膜に対するエッチングレ
ートに比して第１の導電層に対するエッチングレートが
大きいエッチング液を用いている。したがって、反射防
止膜の膜厚制御を高精度に行うことができる。しかも、
第１の導電層（および第２の導電層）の一部を、受光領
域の周囲に残しているので、従来技術では生じていたよ
うな隙間Δ（図５(b)）が生じることがない。したがっ
て、素子の信頼性低下を防止できる。また、受光領域上
の第１の導電層を、第１の導電層をパターン加工して受
光素子と信号処理回路の配線部分を形成するとき、同時
に形成している。また、受光領域の内側の第１の導電層
を、第２の導電層と連続的にエッチングして除去してい
る。したがって、エッチング停止膜を設けない通常の作
製方法に比して、工程の増加を防止できる。
【００３４】請求項２の回路内蔵受光素子の作製方法
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングする工程によって、上記信号処理回路に、上記
第２の導電層の一部からなる２層目の配線部分を形成す
るので、エッチング停止膜を設けない通常の作製方法に
比して、工程の増加を防止できる。
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングする工程によって、上記信号処理回路に、上記
第２の導電層の一部からなる２層目の配線部分を形成す
るので、エッチング停止膜を設けない通常の作製方法に
比して、工程の増加を防止できる。
【００３５】請求項３の回路内蔵受光素子の作製方法
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングする工程の後、上記半導体基板上に、上記反射
防止膜との選択エッチングが可能な材料からなる表面保
護膜を設けている。したがって、反射防止膜に対して選
択的に上記表面保護膜をエッチングすることができ、反
射防止膜の膜厚変化を抑制することができる。
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングする工程の後、上記半導体基板上に、上記反射
防止膜との選択エッチングが可能な材料からなる表面保
護膜を設けている。したがって、反射防止膜に対して選
択的に上記表面保護膜をエッチングすることができ、反
射防止膜の膜厚変化を抑制することができる。
【図１】 本発明による回路内蔵受光素子の作成工程を
示す略断面図である。
示す略断面図である。
【図２】 本発明による回路内蔵受光素子の作成工程を
示す略断面図である。
示す略断面図である。
【図３】 本発明による回路内蔵受光素子の作成工程を
示す略断面図である。
示す略断面図である。
【図４】 受光領域の周囲の部分を示す図である。
【図５】 従来の回路内蔵受光素子の作成工程を説明す
る図である。
る図である。
Ａ 受光素子（フォトダイオード） Ｂ 信号処理回路（ＮＰＮトランジスタ） １ Ｐ型基板 ２ Ｎ型埋込拡散層 ３ Ｐ型埋込分離拡散層 ４ Ｎ型エピタキシャル層 ５ Ｐ型分離拡散層 ６ Ｎ型コレクタ補償拡散層 ７ Ｐ型不活性ベース拡散層 ８ Ｐ型活性ベース拡散層 ９ Ｎ型拡散層 １０ ＳiＯ2膜 １１ 反射防止膜 １２ 第１の導電層 １３ 層間絶縁膜 １４ 第２の導電層 １５ レジスト １６ 表面保護膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−249380（ＪＰ，Ａ) 特開 平５−121776（ＪＰ，Ａ) 特開 平４−53275（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 - 31/119 H01L 27/14 - 27/148
Claims (3)
- 【請求項１】 半導体基板の表面に、半導体部分と配線
部分とを持ち、反射防止膜で覆われた受光素子と、半導
体部分と配線部分を持ち、上記受光素子が光を受けて発
生した信号を処理する信号処理回路とを備えた回路内蔵
受光素子の作製方法であって、 上記半導体基板の表面に、上記受光素子の半導体部分
と、上記信号処理回路の半導体部分をそれぞれ形成する
工程と、 上記半導体基板上に、所定の屈折率を有する反射防止膜
を設ける工程と、 上記半導体基板上に第１の導電層を設け、この第１の導
電層をパターン加工して上記受光素子および信号処理回
路の配線部分を形成するとともに、上記第１の導電層の
一部を、上記受光素子の受光領域の全域を覆う状態に残
す工程と、 上記半導体基板上に層間絶縁膜を設ける工程と、 上記層間絶縁膜のうち上記受光領域上に残された第１の
導電層上の部分を除去する工程と、 上記半導体基板上に第２の導電層を設ける工程と、 上記反射防止膜に対するエッチングレートに比して上記
第１の導電層に対するエッチングレートが大きいエッチ
ング液を用いて、上記第２の導電層および第１の導電層
のうち上記受光領域の内側に存する部分を連続的にエッ
チングして除去する一方、上記第２の導電層および第１
の導電層のうち上記受光領域の周囲に存する部分を残す
工程を有することを特徴とする回路内蔵受光素子の作製
方法。 - 【請求項２】 請求項１に記載の回路内蔵受光素子の作
製方法において、 上記第２の導電層および第１の導電層を連続的にエッチ
ングするとき同時に、上記信号処理回路に、上記第２の
導電層の一部からなる２層目の配線部分を形成すること
を特徴とする回路内蔵受光素子の作製方法。 - 【請求項３】 請求項１または２に記載の回路内蔵受光
素子の作製方法において、 上記第２の導電層および第１の導電層を連続的にエッチ
ングする工程の後、 上記半導体基板上に、上記反射防止膜との選択エッチン
グが可能な材料からなる表面保護膜を設け、上記反射防
止膜に対して選択的に、上記表面保護膜のうち上記受光
領域上の部分と、上記配線部分の一部からなるボンディ
ングパッド上の部分を同時に除去することを特徴とする
回路内蔵受光素子の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327363A JP2988819B2 (ja) | 1993-12-24 | 1993-12-24 | 回路内蔵受光素子の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327363A JP2988819B2 (ja) | 1993-12-24 | 1993-12-24 | 回路内蔵受光素子の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183561A JPH07183561A (ja) | 1995-07-21 |
| JP2988819B2 true JP2988819B2 (ja) | 1999-12-13 |
Family
ID=18198314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5327363A Expired - Fee Related JP2988819B2 (ja) | 1993-12-24 | 1993-12-24 | 回路内蔵受光素子の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988819B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3561084B2 (ja) * | 1995-07-24 | 2004-09-02 | シャープ株式会社 | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 |
| JP2003264309A (ja) | 2002-03-08 | 2003-09-19 | Toshiba Corp | 光半導体装置および光半導体装置の製造方法 |
| JP2007015961A (ja) | 2005-07-06 | 2007-01-25 | Idemitsu Kosan Co Ltd | ピレン誘導体及びそれらを用いた有機エレクトロルミネッセンス素子 |
| KR101296029B1 (ko) | 2005-07-14 | 2013-08-12 | 이데미쓰 고산 가부시키가이샤 | 바이페닐 유도체, 유기 전기발광 소자용 재료, 및 그것을이용한 유기 전기발광 소자 |
| WO2007032161A1 (ja) | 2005-09-15 | 2007-03-22 | Idemitsu Kosan Co., Ltd. | 非対称フルオレン誘導体及びそれらを用いた有機エレクトロルミネッセンス素子 |
| EP1932895A1 (en) | 2005-09-16 | 2008-06-18 | Idemitsu Kosan Co., Ltd. | Pyrene derivative and organic electroluminescence device making use of the same |
| KR100731128B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| US9214636B2 (en) | 2006-02-28 | 2015-12-15 | Idemitsu Kosan Co., Ltd. | Organic electroluminescence device |
| KR100853096B1 (ko) * | 2006-12-20 | 2008-08-19 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그의 제조방법 |
| CN113394301B (zh) * | 2021-06-11 | 2022-11-01 | 西安微电子技术研究所 | 一种提高光电耦合器光学特性的介质膜层制备方法及结构 |
-
1993
- 1993-12-24 JP JP5327363A patent/JP2988819B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07183561A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2988819B2 (ja) | 回路内蔵受光素子の作製方法 | |
| US7067347B2 (en) | Method of manufacturing optical semiconductor integrated circuit device | |
| US5985725A (en) | Method for manufacturing dual gate oxide layer | |
| KR100666427B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JPH0831582B2 (ja) | フオトセンサと信号処理回路を備えた半導体装置 | |
| JPH07273082A (ja) | 回路内蔵受光装置の作製方法 | |
| JPH06177265A (ja) | 半導体装置およびその製造方法 | |
| JP3830143B2 (ja) | 回路内蔵受光素子の製造方法 | |
| KR19990025534A (ko) | 트렌치 소자분리 영역 형성방법 | |
| US6200886B1 (en) | Fabricating process for polysilicon gate | |
| JP3900552B2 (ja) | 光センサの製造方法 | |
| KR100242391B1 (ko) | 감광마스크 제작방법 | |
| JPH04111445A (ja) | 半導体装置の製造方法 | |
| JP2892569B2 (ja) | 回路内蔵受光素子の作製方法 | |
| KR100245075B1 (ko) | 반도체소자의 소자격리 산화막 형성방법 | |
| JP2908366B2 (ja) | 半導体装置の製造方法 | |
| KR100224781B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JP2900729B2 (ja) | 半導体装置の製造方法 | |
| JPH0575092A (ja) | 光電子集積回路装置の製造方法 | |
| JP3174918B2 (ja) | 半導体集積回路チップの製造方法 | |
| KR100315029B1 (ko) | 반도체소자의트렌치형성방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| KR100261966B1 (ko) | 필드산화막 제조방법 | |
| KR100239425B1 (ko) | 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |