JP2861340B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2861340B2 JP2861340B2 JP2238099A JP23809990A JP2861340B2 JP 2861340 B2 JP2861340 B2 JP 2861340B2 JP 2238099 A JP2238099 A JP 2238099A JP 23809990 A JP23809990 A JP 23809990A JP 2861340 B2 JP2861340 B2 JP 2861340B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- photodiode
- optical
- semiconductor device
- photodiodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 239000010408 film Substances 0.000 claims description 100
- 239000012788 optical film Substances 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 46
- 230000003287 optical effect Effects 0.000 description 22
- 238000005530 etching Methods 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 15
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000005012 migration Effects 0.000 description 6
- 238000013508 migration Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Optical Head (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に光学式記録再生装
置等の光学ヘッドに用いて好適なものである。
置等の光学ヘッドに用いて好適なものである。
本発明は、複数のフォトダイオードを内蔵し、上面に
プリズムが配される半導体装置において、１のフォトダ
イオードの面上に第１及び第２の光学膜を積層形成し、
他のフォトダイオードの面上に第１の光学膜を形成する
と共に、フォトダイオードの周辺に第２の光学膜を形成
して構成することにより、製造時の他のフォトダイオー
ドのpn接合の保護を確実にし、半導体装置の信頼性を向
上するようにしたものである。
プリズムが配される半導体装置において、１のフォトダ
イオードの面上に第１及び第２の光学膜を積層形成し、
他のフォトダイオードの面上に第１の光学膜を形成する
と共に、フォトダイオードの周辺に第２の光学膜を形成
して構成することにより、製造時の他のフォトダイオー
ドのpn接合の保護を確実にし、半導体装置の信頼性を向
上するようにしたものである。
また、本発明は、複数のフォトダイオードを内蔵し、
上面にプリズムが配される半導体装置において、フォト
ダイオードの周辺に形成された遮光用金属層上に、スト
レスが小さく且つプリズムとの接着性の良い絶縁膜を被
着形成することにより、ストレスマイグレーションによ
る遮光用金属層の金属消失を防止し、且つ、上面に配さ
れるプリズムとの接着性を改善し、半導体装置の信頼性
を向上するようにしたものである。
上面にプリズムが配される半導体装置において、フォト
ダイオードの周辺に形成された遮光用金属層上に、スト
レスが小さく且つプリズムとの接着性の良い絶縁膜を被
着形成することにより、ストレスマイグレーションによ
る遮光用金属層の金属消失を防止し、且つ、上面に配さ
れるプリズムとの接着性を改善し、半導体装置の信頼性
を向上するようにしたものである。
近時、光学記録再生装置等で用いられる光学ヘッド、
例えばCD（コンパクトディスク）等のピット情報を検出
するための光学ヘッド（光ピックアップ）が種々開発さ
れている。
例えばCD（コンパクトディスク）等のピット情報を検出
するための光学ヘッド（光ピックアップ）が種々開発さ
れている。
第７図及び第８図は本出願人が先に特願平1-99221号
で提案した光学ヘッド及びその光集積回路の例を示す。
同図において、（１）は光学ヘッドを全体として示し、
（２）はその光集積回路、（３）は対物レンズ、（４）
は光ディスクを示す。
で提案した光学ヘッド及びその光集積回路の例を示す。
同図において、（１）は光学ヘッドを全体として示し、
（２）はその光集積回路、（３）は対物レンズ、（４）
は光ディスクを示す。
光集積回路（２）は、半導体（シリコン）基板（５）
の主面に光信号検出用の第１及び第２のフォトダイオー
ド（６）及び（７）とこのフォト（６），（７）の周辺
部にフォトダイオード（６）及び（７）からの信号が入
力される差動アンプ等を構成するトランジスタ回路
（８）を形成して成る半導体装置（９）を有し、この半
導体基板（５）のフォトダイオード（６），（７）及び
トランジスタ回路（８）を含む表面上にθ＝45°の半透
過反射面（10a）を有するプリズム（10）が接着固定さ
れ、このプリズム（10）の半透過反射面（10a）と対向
する位置にモニタ用フォトダイオード（11）を形成した
シリコンチップ（12）上に半導体レーザ（13）を取付け
た通称LOP（Laser on Photodiod）チップが固定されて
成る。この光学ヘッド（１）では半導体レーザ（13）か
らの光（14）がプリズム（10）の半透過反射面（10a）
に反射されて対物レンズ（３）を経て光ディスク（４）
上に集光される。光ディスク（４）を反射した戻り光ビ
ームは対物レンズ（３）を経てプリズム（10）の半透過
反射面（10a）において屈折されてプリズム（10）内に
入り込み、まず第１のフォトダイオード（６）にて検知
され、次いで反射して第２のフォトダイオード（７）に
て検知される。モニタ用フォトダイオード（11）では半
導体レーザ（13）から射出されるレーザ光の光強度が検
知される。
の主面に光信号検出用の第１及び第２のフォトダイオー
ド（６）及び（７）とこのフォト（６），（７）の周辺
部にフォトダイオード（６）及び（７）からの信号が入
力される差動アンプ等を構成するトランジスタ回路
（８）を形成して成る半導体装置（９）を有し、この半
導体基板（５）のフォトダイオード（６），（７）及び
トランジスタ回路（８）を含む表面上にθ＝45°の半透
過反射面（10a）を有するプリズム（10）が接着固定さ
れ、このプリズム（10）の半透過反射面（10a）と対向
する位置にモニタ用フォトダイオード（11）を形成した
シリコンチップ（12）上に半導体レーザ（13）を取付け
た通称LOP（Laser on Photodiod）チップが固定されて
成る。この光学ヘッド（１）では半導体レーザ（13）か
らの光（14）がプリズム（10）の半透過反射面（10a）
に反射されて対物レンズ（３）を経て光ディスク（４）
上に集光される。光ディスク（４）を反射した戻り光ビ
ームは対物レンズ（３）を経てプリズム（10）の半透過
反射面（10a）において屈折されてプリズム（10）内に
入り込み、まず第１のフォトダイオード（６）にて検知
され、次いで反射して第２のフォトダイオード（７）に
て検知される。モニタ用フォトダイオード（11）では半
導体レーザ（13）から射出されるレーザ光の光強度が検
知される。
なお、光信号検出用の第１及び第２のフォトダイオー
ド（６）及び（７）は、夫々３分割されたダイオード構
成を有し、再生信号の検出と共に、フォーカス誤差検出
及びトラッキング誤差検出が行われる。
ド（６）及び（７）は、夫々３分割されたダイオード構
成を有し、再生信号の検出と共に、フォーカス誤差検出
及びトラッキング誤差検出が行われる。
そして、上記フォトダイオード（６），（７）を内蔵
した半導体装置（９）においては、プリズム（10）を介
してフォトダイオード（６）及び（７）に入射される光
量が夫々同じ程度になるようにフォトダイオードの面上
に反射制御膜（所謂光学膜）を形成している。この反射
制御膜としては、通常（ｉ）フィールド酸化膜（Si
O2）、（ii）多層配線時の層間絶縁膜、（iii）オーバ
ーコート（パシベーション）層、（iv）上記（ｉ）〜
（iii）を複合した２層構造膜、（ｖ）MIS容量を構成す
る酸化膜などを利用し、製造工程を増加することなく作
成されている。
した半導体装置（９）においては、プリズム（10）を介
してフォトダイオード（６）及び（７）に入射される光
量が夫々同じ程度になるようにフォトダイオードの面上
に反射制御膜（所謂光学膜）を形成している。この反射
制御膜としては、通常（ｉ）フィールド酸化膜（Si
O2）、（ii）多層配線時の層間絶縁膜、（iii）オーバ
ーコート（パシベーション）層、（iv）上記（ｉ）〜
（iii）を複合した２層構造膜、（ｖ）MIS容量を構成す
る酸化膜などを利用し、製造工程を増加することなく作
成されている。
また、プリズム（10）を通して入射される光がフォト
ダイオード（６），（７）以外のトランジスタ回路
（８）に入射しないようにトランジスタ回路（８）上に
は遮光用のAl層が形成されている。
ダイオード（６），（７）以外のトランジスタ回路
（８）に入射しないようにトランジスタ回路（８）上に
は遮光用のAl層が形成されている。
ところで、上述したように半導体装置（９）ではその
フォトダイオード（特に第１のフォトダイオード
（６））上に上記（ｉ）〜（ｖ）で示す膜を利用して反
射制御膜を形成しているが、反射制御膜として十分な機
能が得られていない。例えばこれらの膜はその本来の用
途から膜厚のばらつきが大きく、反射制御膜で必要とす
る膜厚の精度が得にくい。また、逆に反射制御膜として
の機能を重視した場合には、本来のフィールド酸化膜、
層間絶縁膜、オーバーコード層等としての機能を犠牲に
しなければならない。フォトダイオードを単体として作
成する場合は、さほど問題になりにくいが、同一半導体
基板（９）上にフォトダイオード（６），（７）及びト
ランジスタ回路（８）を形成してIC化（所謂１チップ
化）したときには、性能を損ねてしまう。
フォトダイオード（特に第１のフォトダイオード
（６））上に上記（ｉ）〜（ｖ）で示す膜を利用して反
射制御膜を形成しているが、反射制御膜として十分な機
能が得られていない。例えばこれらの膜はその本来の用
途から膜厚のばらつきが大きく、反射制御膜で必要とす
る膜厚の精度が得にくい。また、逆に反射制御膜として
の機能を重視した場合には、本来のフィールド酸化膜、
層間絶縁膜、オーバーコード層等としての機能を犠牲に
しなければならない。フォトダイオードを単体として作
成する場合は、さほど問題になりにくいが、同一半導体
基板（９）上にフォトダイオード（６），（７）及びト
ランジスタ回路（８）を形成してIC化（所謂１チップ
化）したときには、性能を損ねてしまう。
一方、遮光用Al層に注目した場合、このAl層は比較的
面積が広いので、この上に被着されるオーバーコート層
によって所謂ストレスマイグレーションが起りAl消失が
発生する懼れがある。
面積が広いので、この上に被着されるオーバーコート層
によって所謂ストレスマイグレーションが起りAl消失が
発生する懼れがある。
このAl消失を防止するために遮光用Al層上のオーバー
コート層のみを選択的に除去することが考えられるが、
その場合にはプリズム（10）との接着性が悪くなり信頼
性が低下する。
コート層のみを選択的に除去することが考えられるが、
その場合にはプリズム（10）との接着性が悪くなり信頼
性が低下する。
本発明は、上述の点に鑑み、１のフォトダイオードの
面上に最適な反射制御膜を設けると共に、他のフォトダ
イオードの保護を確実にし、信頼性を向上することがで
きる半導体装置を提供するものである。
面上に最適な反射制御膜を設けると共に、他のフォトダ
イオードの保護を確実にし、信頼性を向上することがで
きる半導体装置を提供するものである。
また本発明は、遮光用金属層のストレスマイグレーシ
ョン防止とプリズムとの接着性を改善し、信頼性を向上
することができる半導体装置を提供するものである。
ョン防止とプリズムとの接着性を改善し、信頼性を向上
することができる半導体装置を提供するものである。
本発明は、複数のフォトダイオード（24），（25）を
内蔵し、上面にプリズム（10）が配される半導体装置に
おいて、１のフォトダイオード（24）の面上に第１及び
第２の光学膜（33）及び（34）を積層形成し、他のフォ
トダイオード（25）の面上に第１の光学膜（33）を形成
すると共に、このフォトダイオード（25）の周辺に第２
の光学膜（34）を形成して構成する。
内蔵し、上面にプリズム（10）が配される半導体装置に
おいて、１のフォトダイオード（24）の面上に第１及び
第２の光学膜（33）及び（34）を積層形成し、他のフォ
トダイオード（25）の面上に第１の光学膜（33）を形成
すると共に、このフォトダイオード（25）の周辺に第２
の光学膜（34）を形成して構成する。
また、本発明は、複数のフォトダイオード（24），
（25）を内蔵し、上面にプリズム（10）が配される半導
体装置において、フォトダイオード（24），（25）の周
辺に形成された遮光用金属層（41）上にストレスが小さ
く且つプリズム（10）との接着性の良い絶縁膜（33）を
被着形成して構成する。
（25）を内蔵し、上面にプリズム（10）が配される半導
体装置において、フォトダイオード（24），（25）の周
辺に形成された遮光用金属層（41）上にストレスが小さ
く且つプリズム（10）との接着性の良い絶縁膜（33）を
被着形成して構成する。
第１の発明においては、フィールド酸化膜、層間絶縁
膜、オーバーコート層等を利用せずに、１のフォトダイ
オード（24）の面上に膜厚精度のよい第１及び第２の光
学膜（33）及び（34）を形成して反射制御膜（35）とす
るので、最適な反射制御膜が得られる。
膜、オーバーコート層等を利用せずに、１のフォトダイ
オード（24）の面上に膜厚精度のよい第１及び第２の光
学膜（33）及び（34）を形成して反射制御膜（35）とす
るので、最適な反射制御膜が得られる。
また、他のフォトダイオード（25）では上層の第２の
光学膜（34）を不要とするが、この第２の光学膜（34）
をフォトダイオード（25）の周辺に残るように形成する
ことにより、フォトダイオード（25）周辺の段差部での
カバレージの悪い第１の光学膜（33）を保護することが
でき、第２の光学膜（34）の選択エッチング時に他のフ
ォトダイオード（25）が確実に保護される。
光学膜（34）を不要とするが、この第２の光学膜（34）
をフォトダイオード（25）の周辺に残るように形成する
ことにより、フォトダイオード（25）周辺の段差部での
カバレージの悪い第１の光学膜（33）を保護することが
でき、第２の光学膜（34）の選択エッチング時に他のフ
ォトダイオード（25）が確実に保護される。
第２の発明においては、フォトダイオード（24）（2
5）の周辺に形成された遮光用金属層（41）上にストレ
スが小さく且つプリズム（10）との接着性の良い絶縁膜
（33）を被着形成することにより、遮光用金属層（41）
のストレスマイグレーションによる金属消失が防止さ
れ、且つプリズム（10）との接着性も改善され、信頼性
が向上する。
5）の周辺に形成された遮光用金属層（41）上にストレ
スが小さく且つプリズム（10）との接着性の良い絶縁膜
（33）を被着形成することにより、遮光用金属層（41）
のストレスマイグレーションによる金属消失が防止さ
れ、且つプリズム（10）との接着性も改善され、信頼性
が向上する。
以下、図面を参照して本発明による半導体装置の実施
例を説明する。尚、各例は第７図の光集積回路に用いる
半導体装置に適用した場合である。
例を説明する。尚、各例は第７図の光集積回路に用いる
半導体装置に適用した場合である。
第１図は本発明の一例を示す。本例においては、第１
導電形例えばｎ形エピタキシャル層（22）を有した半導
体基板（21）の主面に複数の第２導電形即ちｐ形の半導
体層（23）を形成して光信号検出用の第１及び第２のフ
ォトダイオード（24）及び（25）を形成する。半導体基
板（21）上にはシリコン酸化膜（SiO2）によるフィール
ド酸化膜（26）、プラズマSiN膜（プラズマCVDによって
形成したシリコン窒化膜）による層間絶縁膜（27）及び
同様にプラズマSiN膜によるオーバーコード層（28）を
形成し、その第１及び第２のフォトダイオード（24）及
び（25）に対応する部分を選択的に除去して開口（31）
及び（32）を形成する。そして、第１のフォトダイオー
ド（24）の面上にプラズマSiO膜（プラズマCVDによって
形成したシリコン酸化膜）による第１の光学膜（33）
と、その上のプラズマSiN膜による第２の光学膜（34）
とからなる反射制御膜（35）を形成し、第２のフォトダ
イオード（25）の面上に第１の光学膜（33）を形成する
と共に、その上の第２光学膜（34）をフォトダイオード
（25）の周辺部即ち段差周辺に対応する部分のみに残る
ように形成して半導体装置（36）を構成する。
導電形例えばｎ形エピタキシャル層（22）を有した半導
体基板（21）の主面に複数の第２導電形即ちｐ形の半導
体層（23）を形成して光信号検出用の第１及び第２のフ
ォトダイオード（24）及び（25）を形成する。半導体基
板（21）上にはシリコン酸化膜（SiO2）によるフィール
ド酸化膜（26）、プラズマSiN膜（プラズマCVDによって
形成したシリコン窒化膜）による層間絶縁膜（27）及び
同様にプラズマSiN膜によるオーバーコード層（28）を
形成し、その第１及び第２のフォトダイオード（24）及
び（25）に対応する部分を選択的に除去して開口（31）
及び（32）を形成する。そして、第１のフォトダイオー
ド（24）の面上にプラズマSiO膜（プラズマCVDによって
形成したシリコン酸化膜）による第１の光学膜（33）
と、その上のプラズマSiN膜による第２の光学膜（34）
とからなる反射制御膜（35）を形成し、第２のフォトダ
イオード（25）の面上に第１の光学膜（33）を形成する
と共に、その上の第２光学膜（34）をフォトダイオード
（25）の周辺部即ち段差周辺に対応する部分のみに残る
ように形成して半導体装置（36）を構成する。
ここで、プラズマSiO膜による第１の光学膜（33）は
例えば屈折率ｎ1が1.55、膜厚ｄ1が1259Åであり、プラ
ズマSiN膜による第２の光学膜（34）は例えば屈折率ｎ2
が1.97、膜厚ｄ2が988Åである。
例えば屈折率ｎ1が1.55、膜厚ｄ1が1259Åであり、プラ
ズマSiN膜による第２の光学膜（34）は例えば屈折率ｎ2
が1.97、膜厚ｄ2が988Åである。
第２図にかかる半導体装置の製法例を示す。
第２図Ａに示すように、ｎ型エピタキシャル層（22）
を有した半導体基板（21）にｐ形半導体層（23）を形成
して第１及び第２のフォトダイオード（24）及び（25）
を形成する。次いで基板（21）上にフィールド酸化膜
（SiO2）（26）及びプラズマSiN膜による層間絶縁膜（2
7）を形成し、フォトダイオード（24）及び（25）に対
応する部分の層間絶縁膜（27）を選択的に開口した後、
全面にプラズマSiN膜によるオーバーコート層（28）を
形成する。
を有した半導体基板（21）にｐ形半導体層（23）を形成
して第１及び第２のフォトダイオード（24）及び（25）
を形成する。次いで基板（21）上にフィールド酸化膜
（SiO2）（26）及びプラズマSiN膜による層間絶縁膜（2
7）を形成し、フォトダイオード（24）及び（25）に対
応する部分の層間絶縁膜（27）を選択的に開口した後、
全面にプラズマSiN膜によるオーバーコート層（28）を
形成する。
次に、第２図Ｂに示すように、レジストマスク（38）
を介してフォトダイオード（24）及び（25）に対応する
部分のオーバーコート層（28）及び層間絶縁膜（27）の
開口端部をプラズマエッチングにより選択的に除去して
開口（311）及び（321）を形成する。このとき、下地の
フィールド酸化膜（26）が残っているためにフォトダイ
オード（24）及び（25）の表面が保護され、フォトダイ
オード表面にプラズマエッチングによる損傷を与えるこ
とがない。
を介してフォトダイオード（24）及び（25）に対応する
部分のオーバーコート層（28）及び層間絶縁膜（27）の
開口端部をプラズマエッチングにより選択的に除去して
開口（311）及び（321）を形成する。このとき、下地の
フィールド酸化膜（26）が残っているためにフォトダイ
オード（24）及び（25）の表面が保護され、フォトダイ
オード表面にプラズマエッチングによる損傷を与えるこ
とがない。
次に、第２図Ｃに示すように、同じレジストマスク
（38）を介してフィールド酸化膜（26）をソリューショ
ン・エッチングにより選択除去し、夫々のフォトダイオ
ード（24）及び（25）が臨む開口（31）及び（32）を形
成する。
（38）を介してフィールド酸化膜（26）をソリューショ
ン・エッチングにより選択除去し、夫々のフォトダイオ
ード（24）及び（25）が臨む開口（31）及び（32）を形
成する。
次に、第２図Ｄに示すように、開口（31）及び（32）
に臨むフォトダイオード（24）及び（25）の面上を含ん
で全面に反射制御膜を構成するプラズマSiO膜（屈折率
ｎ1＝1.55、膜厚ｄ1＝1259Å）による第１の光学膜（3
3）と、プラズマSiN膜（屈折率ｎ2＝1.97、膜厚ｄ2＝98
8Å）を順次形成する。
に臨むフォトダイオード（24）及び（25）の面上を含ん
で全面に反射制御膜を構成するプラズマSiO膜（屈折率
ｎ1＝1.55、膜厚ｄ1＝1259Å）による第１の光学膜（3
3）と、プラズマSiN膜（屈折率ｎ2＝1.97、膜厚ｄ2＝98
8Å）を順次形成する。
次に、第２図Ｅに示すように、上層の第２の光学膜
（34）を第１のフォトダイオード（24）の全面上と、第
２のフォトダイオード（25）の周辺部、即ち第２のフォ
トダイオード（25）の面の周辺部から開口（31）の段差
上面に跨る範囲に残るように選択的にエッチング除去す
る。
（34）を第１のフォトダイオード（24）の全面上と、第
２のフォトダイオード（25）の周辺部、即ち第２のフォ
トダイオード（25）の面の周辺部から開口（31）の段差
上面に跨る範囲に残るように選択的にエッチング除去す
る。
このときのエッチング条件は、例えばCF4/O2/Arガ
ス、0.6torrのプラズマエッチングである。選択比はプ
ラズマSiN膜：プラズマSiO膜＝10:1であり、上記エッチ
ング条件においてのエッチングレートはプラズマSiN膜
が4000Å/min程度、プラズマSiO膜が400Å/min程度であ
る。
ス、0.6torrのプラズマエッチングである。選択比はプ
ラズマSiN膜：プラズマSiO膜＝10:1であり、上記エッチ
ング条件においてのエッチングレートはプラズマSiN膜
が4000Å/min程度、プラズマSiO膜が400Å/min程度であ
る。
このようにして、第１のフォトダイオード（24）の面
上に第１及び第２の光学膜（33）及び（34）からなる２
層膜構造の反射制御膜（35）が形成され、第２のフォト
ダイオード（25）の面上に第１の光学膜（33）を有する
と共に、段差周辺部のみに第２の光学膜（34）が残存し
て成る目的の半導体装置（36）を得る。
上に第１及び第２の光学膜（33）及び（34）からなる２
層膜構造の反射制御膜（35）が形成され、第２のフォト
ダイオード（25）の面上に第１の光学膜（33）を有する
と共に、段差周辺部のみに第２の光学膜（34）が残存し
て成る目的の半導体装置（36）を得る。
上述の半導体装置（36）によれば、膜厚変動の大きい
フィールド酸化膜（26）、層間絶縁膜（27）及びオーバ
ーコート層（28）を利用せずに、夫々最適条件で設定し
た第１及び第２の光学膜（33）及び（34）を用いて第１
のフォトダイオード（24）の反射制御膜（35）を構成す
るので、精度の高い且つ安定した反射制御膜が得られ
る。従って光信号（141）がプリズム（10）を介して第
１のフォトダイオード（24）に入射し、さらに之より反
射して第２のフォトダイオード（25）に入射するとき、
夫々の入射光量を同程度にすることができる。
フィールド酸化膜（26）、層間絶縁膜（27）及びオーバ
ーコート層（28）を利用せずに、夫々最適条件で設定し
た第１及び第２の光学膜（33）及び（34）を用いて第１
のフォトダイオード（24）の反射制御膜（35）を構成す
るので、精度の高い且つ安定した反射制御膜が得られ
る。従って光信号（141）がプリズム（10）を介して第
１のフォトダイオード（24）に入射し、さらに之より反
射して第２のフォトダイオード（25）に入射するとき、
夫々の入射光量を同程度にすることができる。
また、第２のフォトダイオード（25）では、その面上
に第１の光学膜（33）を有すると共に、段差周辺部のみ
に第２の光学膜（34）が残るように構成されているの
で、第１の光学膜（33）が第２の光学膜（34）の選択エ
ッチング時のフォトダイオード（25）に対する保護膜と
して作用し、且つ周辺部の第２の光学膜（34）が段差周
辺部でのカバレッジの悪い第１の光学膜（33）に対する
保護膜として作用する。従って、上記選択エッチング時
にエッチングの影響は第２のフォトダイオード（25）に
及ばず、第２のフォトダイオード（25）を確実に保護す
ることができる。
に第１の光学膜（33）を有すると共に、段差周辺部のみ
に第２の光学膜（34）が残るように構成されているの
で、第１の光学膜（33）が第２の光学膜（34）の選択エ
ッチング時のフォトダイオード（25）に対する保護膜と
して作用し、且つ周辺部の第２の光学膜（34）が段差周
辺部でのカバレッジの悪い第１の光学膜（33）に対する
保護膜として作用する。従って、上記選択エッチング時
にエッチングの影響は第２のフォトダイオード（25）に
及ばず、第２のフォトダイオード（25）を確実に保護す
ることができる。
因みに、第４図に示すように特性的には第２のフォト
ダイオード（25）側においては第２の光学膜（34）を全
て除去しても差しつかえないが、実際は段部（40）にお
けるプラズマSiO膜（33）のカバレッジが悪く、（ｌ＝
2.4μｍの段差（40）に0.1μｍ程度のプラズマSiO膜
（第１の光学膜）（33）を被着する）、平坦部に比べて
段部（40）で膜厚が薄くなっており、このため第５図に
示すようにプラズマSiN膜（第２の光学膜）（34）の選
択エッチング時、段部（40）のプラズマSiO膜（33）が
先にオーバーエッチングされ第２のフォトダイオード
（25）のpn接合までエッチングされて破壊される。
ダイオード（25）側においては第２の光学膜（34）を全
て除去しても差しつかえないが、実際は段部（40）にお
けるプラズマSiO膜（33）のカバレッジが悪く、（ｌ＝
2.4μｍの段差（40）に0.1μｍ程度のプラズマSiO膜
（第１の光学膜）（33）を被着する）、平坦部に比べて
段部（40）で膜厚が薄くなっており、このため第５図に
示すようにプラズマSiN膜（第２の光学膜）（34）の選
択エッチング時、段部（40）のプラズマSiO膜（33）が
先にオーバーエッチングされ第２のフォトダイオード
（25）のpn接合までエッチングされて破壊される。
しかし、本例のように第２のフォトダイオード（25）
の周辺部に第２の光学膜（34）を残すことにより、プラ
ズマSiN膜（第２の光学膜）（34）のオーバーエッチン
グに対する余裕がとれ、プロセス的に安定に作業するこ
とができると共に、pn接合までエッチングされることが
なくpn接合の保護が確実となり、その結果この種の半導
体装置の信頼性を向上することができる。
の周辺部に第２の光学膜（34）を残すことにより、プラ
ズマSiN膜（第２の光学膜）（34）のオーバーエッチン
グに対する余裕がとれ、プロセス的に安定に作業するこ
とができると共に、pn接合までエッチングされることが
なくpn接合の保護が確実となり、その結果この種の半導
体装置の信頼性を向上することができる。
一方、第２図の製法例においては、オーバーコート層
（28）、層間絶縁膜（27）及びフィールド酸化膜（26）
の選択エッチングに際し、先ずオーバーコート層（28）
と層間絶縁膜（27）をプラズマエッチングで開口し、次
いで最下層のフィールド酸化膜（26）をソリューション
エッチングで開口するので、フォトダイオード（24），
（25）の表面にプラズマエッチングによる損傷を与える
ことがなく、フォトダイオード（24），（25）の信頼
性、引いては半導体装置（36）の信頼性を向上すること
ができる。なお、このプラズマエッチングとソリューシ
ョンエッチングを組合せた選択エッチング技術は、反射
制御膜が一層構造の場合等にも適用できる。
（28）、層間絶縁膜（27）及びフィールド酸化膜（26）
の選択エッチングに際し、先ずオーバーコート層（28）
と層間絶縁膜（27）をプラズマエッチングで開口し、次
いで最下層のフィールド酸化膜（26）をソリューション
エッチングで開口するので、フォトダイオード（24），
（25）の表面にプラズマエッチングによる損傷を与える
ことがなく、フォトダイオード（24），（25）の信頼
性、引いては半導体装置（36）の信頼性を向上すること
ができる。なお、このプラズマエッチングとソリューシ
ョンエッチングを組合せた選択エッチング技術は、反射
制御膜が一層構造の場合等にも適用できる。
第３図は本発明の他の実施例を示すもので、その製法
と共に説明する。
と共に説明する。
本例においては、第３図Ａに示すようにｎ形エピタキ
シャル層（22）を有した半導体基板（21）の主面にｐ形
半導体層（23）を形成して光信号検出用の第１及び第２
のフォトダイオード（24）及び（25）を形成すると共
に、その周辺部に差動アンプ等のトランジスタ回路
（８）を形成する。
シャル層（22）を有した半導体基板（21）の主面にｐ形
半導体層（23）を形成して光信号検出用の第１及び第２
のフォトダイオード（24）及び（25）を形成すると共
に、その周辺部に差動アンプ等のトランジスタ回路
（８）を形成する。
そして、この基板（21）上にフィールド酸化膜（26）
及び層間絶縁膜（27）を順次形成し、この層間絶縁膜
（27）のトランジスタ回路（８）に対応する領域上に遮
光用のAl層（第２層目Al）（41）を形成し、さらに前述
のようにフォトダイオード（24）及び（25）に対応した
部分の層間絶縁膜（27）を選択的に開口した後、全面に
オーバーコート層（28）を形成する。次いで、第１のレ
ジストマスク（42）を介して遮光用Al層（41）に対応す
るオーバーコート層（28）、及びフォトダイオード（2
4）（25）に対応する部分のオーバーコート層（28）と
層間絶縁膜（27）の開口端部を、夫々プラズマエッチン
グにより選択的に除去して開口（311），（321）及び
（43）を形成する。
及び層間絶縁膜（27）を順次形成し、この層間絶縁膜
（27）のトランジスタ回路（８）に対応する領域上に遮
光用のAl層（第２層目Al）（41）を形成し、さらに前述
のようにフォトダイオード（24）及び（25）に対応した
部分の層間絶縁膜（27）を選択的に開口した後、全面に
オーバーコート層（28）を形成する。次いで、第１のレ
ジストマスク（42）を介して遮光用Al層（41）に対応す
るオーバーコート層（28）、及びフォトダイオード（2
4）（25）に対応する部分のオーバーコート層（28）と
層間絶縁膜（27）の開口端部を、夫々プラズマエッチン
グにより選択的に除去して開口（311），（321）及び
（43）を形成する。
次に、第３図Ｂに示すように、Al層（41）が臨む開口
（43）を覆って、フォトトランジスタ（24）及び（25）
が臨む開口（311）及び（321）に対応して該開口（3
11），（321）の幅Ｗa1,Wb1より狭い幅Ｗa2,Wb2の開口
を有する第２のレジストマスク（44）を介してフィール
ド酸化膜（26）をソリューションエッチングによって選
択的に除去し、開口（312），（322）を形成する。これ
により全体として階段状の開口（47），（48）となる。
（43）を覆って、フォトトランジスタ（24）及び（25）
が臨む開口（311）及び（321）に対応して該開口（3
11），（321）の幅Ｗa1,Wb1より狭い幅Ｗa2,Wb2の開口
を有する第２のレジストマスク（44）を介してフィール
ド酸化膜（26）をソリューションエッチングによって選
択的に除去し、開口（312），（322）を形成する。これ
により全体として階段状の開口（47），（48）となる。
次に、第３図Ｃに示すように、第２のレジストマスク
（44）を除去したのち、全面にプラズマSiO膜による第
１の光学膜（33）及びプラズマSiN膜による第２の光学
膜（34）を連続して被着形成する。次いで、第１のフォ
トダイオード（24）の全面上及び第２のフォトダイオー
ド（25）の段差周辺部上にのみ上層の第２の光学膜（3
4）が残るように、第２の光学膜（34）をプラズマエッ
チングによりパターニングして半導体装置（45）を得
る。この半導体装置（45）のフォトダイオード（24），
（25）及び遮光用Al層（41）を含む領域上にプリズム
（10）が接着剤を介して実装される。なお、図示せざる
もボンディング・パッド部は最後に窓開けを行いプラズ
マSiO膜をソリューションエッチングし、直下のオーバ
ーコート層（プラズマSiN膜）をプラズマエッチングし
て除去する。
（44）を除去したのち、全面にプラズマSiO膜による第
１の光学膜（33）及びプラズマSiN膜による第２の光学
膜（34）を連続して被着形成する。次いで、第１のフォ
トダイオード（24）の全面上及び第２のフォトダイオー
ド（25）の段差周辺部上にのみ上層の第２の光学膜（3
4）が残るように、第２の光学膜（34）をプラズマエッ
チングによりパターニングして半導体装置（45）を得
る。この半導体装置（45）のフォトダイオード（24），
（25）及び遮光用Al層（41）を含む領域上にプリズム
（10）が接着剤を介して実装される。なお、図示せざる
もボンディング・パッド部は最後に窓開けを行いプラズ
マSiO膜をソリューションエッチングし、直下のオーバ
ーコート層（プラズマSiN膜）をプラズマエッチングし
て除去する。
かかる半導体装置（45）によれば、特に遮光用Al層
（41）上にはフォトダイオード（24）の反射制御膜（3
5）を構成する第１の光学膜即ち薄いプラズマSiO膜（3
4）が延長して形成されるので、遮光用Al層（41）での
ストレスマイグレーションによるAl消失を防止すること
ができると共に、遮光用Al層（41）のパシベーション効
果も得られ、さらにプリズム（10）の実装においてプリ
ズム（10）との接着性を改善することができる。また、
フォトダイオード（24），（25）の開口形成に際して、
第１及び第２のレジストマスク（42）及び（44）を用い
て階段状開口（47）及び（48）を形成するので、第１及
び第２の光学膜（33）及び（34）の段切れがなく良好な
反射制御膜の形成ができる。従って、この種の半導体装
置（45）の信頼性を向上することができる。
（41）上にはフォトダイオード（24）の反射制御膜（3
5）を構成する第１の光学膜即ち薄いプラズマSiO膜（3
4）が延長して形成されるので、遮光用Al層（41）での
ストレスマイグレーションによるAl消失を防止すること
ができると共に、遮光用Al層（41）のパシベーション効
果も得られ、さらにプリズム（10）の実装においてプリ
ズム（10）との接着性を改善することができる。また、
フォトダイオード（24），（25）の開口形成に際して、
第１及び第２のレジストマスク（42）及び（44）を用い
て階段状開口（47）及び（48）を形成するので、第１及
び第２の光学膜（33）及び（34）の段切れがなく良好な
反射制御膜の形成ができる。従って、この種の半導体装
置（45）の信頼性を向上することができる。
なお、第２図の例のように共通のレジストマスク（3
8）を用いてプラズマエッチングとソリューションエッ
チングを行った場合には、第６図に示すようにフィール
ド酸化膜（26）がオーバーエッチングされてひさし部
（49）が形成されるため、第１及び第２の光学膜（33）
及び（34）をCVDで形成したときに段切れが生ずる懼れ
がある。しかし、本例では階段状の開口（47）（48）に
よってこのような不都合は回避されるものである。
8）を用いてプラズマエッチングとソリューションエッ
チングを行った場合には、第６図に示すようにフィール
ド酸化膜（26）がオーバーエッチングされてひさし部
（49）が形成されるため、第１及び第２の光学膜（33）
及び（34）をCVDで形成したときに段切れが生ずる懼れ
がある。しかし、本例では階段状の開口（47）（48）に
よってこのような不都合は回避されるものである。
上例では、遮光用Al層（41）上に形成するプラズマSi
O膜をフォトダイオード（24），（25）の第１の光学膜
（33）を利用して同時に形成したが、別工程で形成する
ことも可能である。但し、工程が追加される。さらにプ
ラズマSiO膜に限らず膜厚及び単位当りのストレスを選
定すればプラズマSiN膜でも可能である。
O膜をフォトダイオード（24），（25）の第１の光学膜
（33）を利用して同時に形成したが、別工程で形成する
ことも可能である。但し、工程が追加される。さらにプ
ラズマSiO膜に限らず膜厚及び単位当りのストレスを選
定すればプラズマSiN膜でも可能である。
第１の発明に係る半導体装置によれば、１のフォトダ
イオードの面上に膜厚精度のよい第１及び第２の光学膜
によって最適な反射膜を形成することができると共に、
他のフォトダイオードにおいて第１の光学膜上に周辺部
に限って第２の光学膜を残しているので第２の光学膜の
選択エッチング時に他のフォトダイオードがエッチング
の影響を受けることがない。従って信頼性の高い半導体
装置を提供できる。
イオードの面上に膜厚精度のよい第１及び第２の光学膜
によって最適な反射膜を形成することができると共に、
他のフォトダイオードにおいて第１の光学膜上に周辺部
に限って第２の光学膜を残しているので第２の光学膜の
選択エッチング時に他のフォトダイオードがエッチング
の影響を受けることがない。従って信頼性の高い半導体
装置を提供できる。
また、第２の発明に係る半導体装置によれば、フォト
ダイオードの周辺に形成された遮光用金属層上にストレ
スが小さく且つプリズムとの接着性の良い絶縁膜を有す
るので、ストレスマイグレーションによる金属消失を防
止することができ、同時にプリズムの実装を良好にする
ことができる。従ってこの種の半導体装置の信頼性を向
上することができる。
ダイオードの周辺に形成された遮光用金属層上にストレ
スが小さく且つプリズムとの接着性の良い絶縁膜を有す
るので、ストレスマイグレーションによる金属消失を防
止することができ、同時にプリズムの実装を良好にする
ことができる。従ってこの種の半導体装置の信頼性を向
上することができる。
第１図は本発明による半導体装置の一例を示す構成図、
第２図Ａ〜Ｅはその製法例の製造工程図、第３図Ａ〜Ｃ
は本発明による半導体装置の他の例を示す製造工程順の
断面図、第４図は本発明の説明に供する参考例の構成
図、第５図はその要部の拡大図、第６図は本発明の説明
に供する要部の断面図、第７図は光学ヘッドの構成図、
第８図はその光集積回路の斜視図である。 （21）は半導体基体、（24）（25）はフォトダイオー
ド、（26）はフィールド酸化膜、（27）は層間絶縁膜、
（28）はオーバーコート層、（33）（34）は光学膜、
（35）は反射制御膜、（41）は遮光用Al層である。
第２図Ａ〜Ｅはその製法例の製造工程図、第３図Ａ〜Ｃ
は本発明による半導体装置の他の例を示す製造工程順の
断面図、第４図は本発明の説明に供する参考例の構成
図、第５図はその要部の拡大図、第６図は本発明の説明
に供する要部の断面図、第７図は光学ヘッドの構成図、
第８図はその光集積回路の斜視図である。 （21）は半導体基体、（24）（25）はフォトダイオー
ド、（26）はフィールド酸化膜、（27）は層間絶縁膜、
（28）はオーバーコート層、（33）（34）は光学膜、
（35）は反射制御膜、（41）は遮光用Al層である。
Claims (2)
- 【請求項１】複数のフォトダイオードを内蔵し、上面に
プリズムが配される半導体装置において、 上記１のフォトダイオードの面上に第１及び第２の光学
膜が積層形成され、 上記他のフォトダイオードの面上に上記第１の光学膜が
形成されると共に、該フォトダイオードの周辺に上記第
２の光学膜が形成されて成る半導体装置。 - 【請求項２】複数のフォトダイオードを内蔵し、上面に
プリズムが配される半導体装置において、 上記フォトダイオードの周辺に形成された遮光用金属層
上に、 ストレスが小さく且つ上記プリズムとの接着性の良い絶
縁膜が被着形成されて成る半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2238099A JP2861340B2 (ja) | 1990-09-07 | 1990-09-07 | 半導体装置 |
| DE69126388T DE69126388T2 (de) | 1990-09-07 | 1991-08-22 | Optische Halbleiter-Aufnahmevorrichtung und deren Herstellungsprozess |
| EP91114088A EP0474051B1 (en) | 1990-09-07 | 1991-08-22 | Semiconductor device for optical pick-up and a method of manufacturing the same |
| KR1019910014712A KR100215302B1 (ko) | 1990-09-07 | 1991-08-24 | 반도체장치 |
| US07/753,659 US5262667A (en) | 1990-09-07 | 1991-08-30 | Semiconductor device for optical pick-up |
| US07/935,543 US5215928A (en) | 1990-09-07 | 1992-08-26 | Method of manufacturing a semiconductor device for optical pick-up |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2238099A JP2861340B2 (ja) | 1990-09-07 | 1990-09-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04119535A JPH04119535A (ja) | 1992-04-21 |
| JP2861340B2 true JP2861340B2 (ja) | 1999-02-24 |
Family
ID=17025160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2238099A Expired - Fee Related JP2861340B2 (ja) | 1990-09-07 | 1990-09-07 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5262667A (ja) |
| EP (1) | EP0474051B1 (ja) |
| JP (1) | JP2861340B2 (ja) |
| KR (1) | KR100215302B1 (ja) |
| DE (1) | DE69126388T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830587B2 (en) * | 1993-03-17 | 2010-11-09 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light with semiconductor substrate |
| US6674562B1 (en) | 1994-05-05 | 2004-01-06 | Iridigm Display Corporation | Interferometric modulation of radiation |
| US8014059B2 (en) | 1994-05-05 | 2011-09-06 | Qualcomm Mems Technologies, Inc. | System and method for charge control in a MEMS device |
| US7839556B2 (en) * | 1994-05-05 | 2010-11-23 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US8081369B2 (en) * | 1994-05-05 | 2011-12-20 | Qualcomm Mems Technologies, Inc. | System and method for a MEMS device |
| US7826120B2 (en) * | 1994-05-05 | 2010-11-02 | Qualcomm Mems Technologies, Inc. | Method and device for multi-color interferometric modulation |
| JP3016371B2 (ja) * | 1997-03-26 | 2000-03-06 | 日本電気株式会社 | 光検出器の製造方法 |
| US8928967B2 (en) * | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| KR100703140B1 (ko) | 1998-04-08 | 2007-04-05 | 이리다임 디스플레이 코포레이션 | 간섭 변조기 및 그 제조 방법 |
| JP2002151729A (ja) * | 2000-11-13 | 2002-05-24 | Sony Corp | 半導体装置及びその製造方法 |
| JP4920839B2 (ja) * | 2001-09-18 | 2012-04-18 | キヤノン株式会社 | 撮像装置 |
| KR100755629B1 (ko) * | 2001-11-14 | 2007-09-04 | 매그나칩 반도체 유한회사 | 포토다이오드의 제조 방법 |
| US7175777B1 (en) * | 2003-12-02 | 2007-02-13 | National Semiconductor Corporation | Method of forming a sub-micron tip feature |
| JP2005286094A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| US7916980B2 (en) | 2006-01-13 | 2011-03-29 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7007171A (ja) * | 1970-05-16 | 1971-11-18 | ||
| US4078243A (en) * | 1975-12-12 | 1978-03-07 | International Business Machines Corporation | Phototransistor array having uniform current response and method of manufacture |
| US4234792A (en) * | 1977-09-29 | 1980-11-18 | Raytheon Company | Scintillator crystal radiation detector |
| JPS57104275A (en) * | 1980-12-19 | 1982-06-29 | Nec Corp | Light receiving element |
| GB2095905B (en) * | 1981-03-27 | 1985-01-16 | Philips Electronic Associated | Infra-red radiation imaging devices and methods for their manufacture |
| JPS59143362A (ja) * | 1983-02-03 | 1984-08-16 | Fuji Xerox Co Ltd | パツシベ−シヨン膜 |
| US4621275A (en) * | 1983-04-30 | 1986-11-04 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device |
| US4694185A (en) * | 1986-04-18 | 1987-09-15 | Eastman Kodak Company | Light sensing devices with lenticular pixels |
| JP2757985B2 (ja) * | 1986-10-01 | 1998-05-25 | ソニー株式会社 | 受光装置とその製造方法 |
| JP2541249B2 (ja) * | 1987-11-24 | 1996-10-09 | ソニー株式会社 | 光集積回路装置 |
| JPH1136391A (ja) * | 1997-07-19 | 1999-02-09 | Toto Ltd | 水栓連結具及び水栓取付け具 |
-
1990
- 1990-09-07 JP JP2238099A patent/JP2861340B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-22 EP EP91114088A patent/EP0474051B1/en not_active Expired - Lifetime
- 1991-08-22 DE DE69126388T patent/DE69126388T2/de not_active Expired - Fee Related
- 1991-08-24 KR KR1019910014712A patent/KR100215302B1/ko not_active IP Right Cessation
- 1991-08-30 US US07/753,659 patent/US5262667A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0474051A2 (en) | 1992-03-11 |
| US5262667A (en) | 1993-11-16 |
| JPH04119535A (ja) | 1992-04-21 |
| KR100215302B1 (ko) | 1999-08-16 |
| DE69126388T2 (de) | 1998-01-22 |
| KR920007254A (ko) | 1992-04-28 |
| EP0474051A3 (en) | 1993-03-10 |
| EP0474051B1 (en) | 1997-06-04 |
| DE69126388D1 (de) | 1997-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861340B2 (ja) | 半導体装置 | |
| US7816748B2 (en) | Semiconductor device and method for manufacturing same | |
| EP0243170B1 (en) | Semiconductor laser apparatus | |
| EP0756333B1 (en) | Photodetector element containing circuit element and manufacturing method thereof | |
| JP2757985B2 (ja) | 受光装置とその製造方法 | |
| JP3366226B2 (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
| US5215928A (en) | Method of manufacturing a semiconductor device for optical pick-up | |
| US20070207564A1 (en) | Method for manufacturing a semiconductor device | |
| JP2007329323A (ja) | 半導体装置及びその製造方法 | |
| JPH0831582B2 (ja) | フオトセンサと信号処理回路を備えた半導体装置 | |
| JPH07273082A (ja) | 回路内蔵受光装置の作製方法 | |
| JPH1084102A (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| JP3287982B2 (ja) | 信号処理回路を内蔵する光導波路型光検出器およびその製造方法 | |
| JP4770864B2 (ja) | 半導体装置 | |
| JP2629720B2 (ja) | 発光・受光複合素子 | |
| JP4483542B2 (ja) | 受光素子の製造方法 | |
| JP2638039B2 (ja) | 光集積回路装置 | |
| JPH11214739A (ja) | 回路内蔵受光素子の製造方法 | |
| JPH0469825A (ja) | 光検知器 | |
| JPH01220480A (ja) | ホトセンサ | |
| JP2007242675A (ja) | 半導体装置及びその製造方法 | |
| JPH11283272A (ja) | 光ピックアップ装置 | |
| JPH04249380A (ja) | 回路内蔵受光素子 | |
| JP2006049601A (ja) | 照度センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |