KR100215302B1 - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR100215302B1 KR100215302B1 KR1019910014712A KR910014712A KR100215302B1 KR 100215302 B1 KR100215302 B1 KR 100215302B1 KR 1019910014712 A KR1019910014712 A KR 1019910014712A KR 910014712 A KR910014712 A KR 910014712A KR 100215302 B1 KR100215302 B1 KR 100215302B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- photodiode
- optical
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 230000003287 optical effect Effects 0.000 title abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 141
- 239000012788 optical film Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 4
- 239000002184 metal Substances 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 45
- 239000011229 interlayer Substances 0.000 description 15
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Optical Head (AREA)
Abstract
본원 발명은 광학식 기록 재생장치 등의 광학헤드에 사용하여 적합한 반도체장치에 관한 것이다. 본원 발명은 반도체 기판에 형성한 제 1포토 다이오드와, 적어도 한 개의 제 2포토 다이오드와, 상기 반도체기판 상에 프리즘을 배치한 반도체 장치에 있어서, 상기 제 1포토 다이오드, 및 상기 제 2포토 다이오드 상에 제 1광학막을 형성하고, 상기 제 1포토 다이오드 상에 제 2광학막을 형성하여 구성함으로써, 제조시의 다른 포토다이오드의 pn 접합의 보호를 확실하게 하여 반도체장치의 신뢰성을 향상시키도록 한 것이다. 또, 본원 발명은 복수의 포토다이오드를 내장하고, 상면에 프리즘이 배치되는 반도체장치에 있어서, 포토다이오드의 주변에 형성된 차광용 금속층상에 응력이 작고 또한 프리즘과의 접착성이 양호한 절연막을 피착 형성함으로써, 응력전달에 의한 차광용 금속층의 금속 소실을 방지하고, 또한 상면에 배치되는 프리즘과의 접착성을 개선하여 반도체장치의 신뢰성을 향상시키도록 한 것이다.
Description
제 1 도는 본원 발명에 의한 반도체장치의 일예를 도시한 구성도.
제 2 도 a~e는 그 제법예의 제조공정도.
제 3 도 a~c는 본원 발명에 의한 반도체장치의 다른 예를 도시한 제조공정순의 단면도.
제 4 도는 본원 발명을 설명하기 위한 참고예의 구성도.
제 5 도는 그 요부의 확대도.
제 6 도는 본원 발명을 설명하기 위한 요부의 단면도.
제 7 도는 광학헤드의 구성도.
제 8 도는 그 광집적회로의 사시도.
도면의 주요부분에 대한 부호의 설명
21 : 반도체기판 24, 25 : 포토다이오드
26 : 필드산화막 27 : 층간절연막
28 : 오버코트층 33, 34 : 광학막
35 : 반사제어막 41 : 차광용 Al층
본원 발명은 반도체장치에 관한 것이며, 특히 광학식 기록재생장치 등의 광학헤드에 사용하여 적합한 것이다.
본원 발명은 반도체 기판에 형성한 제 1포토 다이오드와, 적어도 한 개의 제 2포토 다이오드와, 상기 반도체 기판 상에 프리즘을 배치한 반도체 장치에 있어서, 상기 제 1포토 다이오드, 및 상기 제 2포토 다이오드 상에 제 1광학막을 형성하고, 상기 제 1포토 다이오드 상에 제 2광학막을 형성하여 구성함으로써, 제조시의 다른 포토다이오드의 pn 접합의 보호를 확실하게 하여 반도체장치의 신뢰성을 향상시키도록 한 것이다.
근래, 광학기록 재생장치등에서 사용되는 광학헤드 에를 들면 CD(콤팩트디스크)등의 피트 정보를 검출하기 위한 광학헤드(광픽업)가 여러가지로 개발되고 있다.
제 7도 및 제 8 도는 본 출원인이 앞서 일본국 특원평 1(1989)-99221호에서 제안한 광학헤드 및 그 광집적회로의 예를 도시한다. 이 도면에 있어서, (1)은 광학헤드를 전체로서 나타내며, (2)는 그 광집적 회로, (3)은 대물렌즈, (4)는 광디스크를 표시한다.
광집적회로(2)는 반도체(실리콘)기판(5)의 주면(主面)에 광신호 검출용의 제 1 및 제 2의 포토다이오드(6) 및 (7)과 포토다이오드(6) 및 (7)의 주변부에 포토다이오드(6) 및 (7)로부터의 신호가 입력되는 차동 앰프 등을 구성하는 트랜지스터회로(8)를 형성하여 이루어지는 반도체장치(9)를 가지며, 이 반도체기판(5)의 포토다이오드(6), (7) 및 트랜지스터회로(8)를 포함하는 표면상에 θ =45°의 반투과반사면(10a)을 가진 프리즘(10)이 접착 고정되고, 이 프리즘(10)의 반투과 반사면(10a)과 대향하는 위치에 모니터용 포토다이오드(11)를 형성한 실리콘칩(12)상에 반도체레이저(13)를 부착한 통칭 LOP(Laser on Photodiode)칩이 고정되어 이루어진다. 이 광학헤드(1)에서는 반도체레이저(13)로부터의 빛(14)이 프리즘(10)의 반투과반사면(10a)에 반사되어서 대물렌즈(3)를 거쳐 광디스크(4)상에 집광된다. 광디스크(4)에 반사된 귀환광빔은 대물렌즈(3)를 거쳐 프리즘(10)의 반투과 반사면(10a)에 있어서 굴절되어 프리즘(10)내에 들어가서 먼저 제 1의 포토다이오드(6)에서 검지되고, 이어서 반사하여 제 2의 포토다이오드(7)에서 검지된다. 모니터용 포토다이오드(11)에서 반도체레이저(13)로부터 사출되는 레이저광의 광강도가 검지된다.
또한, 광신호검출용의 제 1 및 제 2의 포토다이오드(6) 및 (7)은 각각 3분할된 다이오드구성을 가지며, 재생신호의 검출과 함께 포커스 오차 검출 및 트래킹 오차 검출이 행해진다.
그리고, 상기 포토다이오드(6) 및 (7)을 내장한 반도체장치(9)에 있어서는 프리즘(10)을 통하여 포토다이오드(6) 및 (7)에 입사되는 광량이 각각 같은 정도가 되도록 포토다이오드(6) 및 (7)의 면상에 반사제어막(소위 광학막)을 형성하고 있다. 이 반사제어막으로서는 통상 (i)필드 산화막(SiO2), (ii)다층배선시의 층간절연막, (iii)오버코트(passivation)층, (iv) 상기 (i)~(iii)을 복합한 2층구조막, (v) MIS 용량을 구성하는 산화막 등을 이용하여, 제조공정을 증가하지 않고 작성되고 있다.
또, 프리즘(10)을 통과하여 입사되는 빛이 포토다이오드(5) 및 (7) 이외의 트랜지스터회로(8)에 입사하지 않도록 트랜지스터회로(8)상에는 차광용의 Al 층이 형성되어 있다.
그런데, 상술한 바와 같이 반도체장치(9)에서는 그 포토다이오드(특히 제 1의 포토다이오드(6)상에 상기 (i)~ (v)에서 표시한 막을 이용하여 반사제어막을 형성하고 있으나, 반사제어막으로서 충분한 기능이 얻어져 있지 않다. 예를 들면 이들 막은 그 본래의 용도에서 막두께의 불균일이 크고, 반사제어막에서 필요로 하는 막두께의 정밀도를 얻기 어렵다. 또, 역으로 반사제어막으로서의 기능을 중시한 경우에는 본래의 필드산화막, 층간절연막, 오버코트층등으로서의 기능을 희생하지 않으면 안된다. 포토다이오드(6) 및 (7)를 단체(單體)로서 작성하는 경우에는 그다지 문제가 되지 않으나, 동일 반도체기판(9)상에 포토다이오드(6) 및 (7) 및 트랜지스터회로(8)를 형성하여 IC화(소위 칩화)했을 때는 성능을 손상시키고 만다.
한편, 차광용 Al층에 주목한 경우 이 Al층은 비교적 면적이 넓으므로, 이 위에 피착되는 오버코트층에 의해서 소위 응력 전달(stress migration)이 야기되어 Al소실이 발생할 염려가 있다.
이 Al 소실을 방지하기 위해 차광용 Al 층상의 오버코트층만을 선택적으로 제거하는 것을 생각할 수 있으나, 그 경우에는 프리즘(10)과의 접착성이 악화되어 신뢰성이 저하된다.
본원 발명은 상술한 점을 감안하여 하나의 포토다이오드의 면상에 최적의 반사제어막을 형성하는 동시에, 다른 포토다이오드의 보호를 확실하게 하고, 신뢰성을 향상시킬 수 있는 반도체장치를 제공하는 것이다.
또, 본원 발명은 차광용 금속층의 응력전달 방지와 프리즘과의 접착성을 개선하여, 신뢰성을 향상시킬 수 있는 반도체장치를 제공하는 것이다.
본원 발명은 복수의 포토다이오드(24) 및 (25)를 내장하고, 상면에 프리즘(10)이 배치되는 반도체장치에 있어서, 하나의 포토다이오드(24)의 면상에 제 1 및 제 2의 광학막(33) 및 (34)를 적층 형성하고, 다른 포토다이오드(25)의 면상에 제 1의 광학막(33)을 형성하는 동시에, 이 포토다이오드(25)의 주변에 제 2의 광학막(34)을 형성하여 구성한다.
또, 본원 발명은 복수의 포토다이오드(24) 및 (25)를 내장하고, 상면에 프리즘(10)이 배치되는 반도체장치에 있어서, 포토다이오드(24) 및 (25)의 주변에 형성된 차광용 금속층(41)상에, 응력이 작고 또한 프리즘(10)과의 접착성이 양호한 절연막인 제 1의 광학막(33)을 피착 형성하여 구성한다.
제 1의 발명에 있어서는 필드산화막, 층간절연막, 오버코트층등을 이용하지 않고, 하나의 포토다이오드(24)의 면상에 막두께 정밀도가 양호한 제 1 및 제 2의 광학막(33) 및 (34)를 형성하여 반사제어막(35)으로 하므로, 최적의 반사제어막이 얻어진다.
또, 다른 포토다이오드(25)에서는 상층의 제 2의 광학막(34)을 요하지 않으나, 이 제 2의 광학막(34)을 포토다이오드(25)의 주변에 남도록 형성함으로써, 포토다이오드(25) 주변의 단차부(段差部)에서의 커버리지(coverage)가 양호하지 못한 제 1의 광학막(33)을 보호할 수 있고, 제 2의 광학막(34)의 선택 에칭시에 다른 포토다이오드(25)가 확실히 보호된다.
제 2의 발명에 있어서는 포토다이오드(24) 및 (25)의 주변에 형성된 차광용 금속층(41)상에 응력이 작고 또한 프리즘(10)과의 접착성이 양호한 절연막인 제 1의 광학막(33)을 피착 형성함으로써, 차광용 금속층(41)의 응력전달에 의한 금속소실이 방지되고, 또한 프리즘(10)과의 접착성도 개선되어 신뢰성이 향상된다.
다음에, 도면을 참조하여 본원 발명에 의한 반도체장치의 실시예에 대해 설명한다. 그리고, 각 예는 제 7 도의 광집적회로에 사용하는 반도체장치에 적용한 경우이다.
제 1 도는 본원 발명의 일예를 도시한다. 본 예에 있어서는 제 1 도 전형 예를 들면 n형 에피택셜층(22)을 가진 반도체기판(21)의 주면에 복수의 제 2 도전형 즉 p형의 반도체층(23)을 형성하여 광신호검출용의 제 1 및 제 2의 포토다이오드(24) 및 (25)를 형성한다. 반도체기판(21)상에는 실리콘산화막(SiO2)에 의한 필드산화막(26), 플라즈마 SiN막(플라즈마 CVD에 의해서 형성한 실리콘질화막)에 의한 층간절연막(27) 및 마찬가지로 플라즈마 SiN막에 의한 오버코트층(28)을 형성하고, 그 제 1 및 제 2의 포토다이오드(24) 및(25)에 대응하는 부분을 선택적으로 제거하여 개구(31) 및 (32)를 형성한다. 그리고, 제 1의 포토다이오드(24)의 면상에 플라즈마 SiO막(플라즈마 CVD에 의해서 형성한 실리콘산화막)에 의한 제 1의 광학막(33)과 그 위의 플라즈마 SiN막에 의한 제 2의 광학막(34)으로 이루지는 반사제어막(35)을 형성하고, 제 2의 포토다이오드(25)의 면상에 제 1의 광학막(33)을 형성하는 동시에, 그 위의 광학막(34)을 포토다이오드(25)의 주변부 즉 단차주변에 대응하는 부분만을 남기도록 형성하여 반도체장치(36)를 구성한다.
여기서, 플라즈마 SiO막에 의한 제 1의 광학막(33)은 예를 들면 굴절율(n1)이 1.55, 막두께(d1)가 1259Å이며, 플라즈마 SiN막에 의한 제 2의 광학막(34)은 예를 들면 굴절율(n2)이 1.97, 막두께(d2)가 988Å이다.
제 2 도에 이러한 반도체장치의 제법예를 도시한다.
제 2 도a에 도시한 바와 같이, n형 에피택셜층(22)을 가진 반도체 기판(21)에 p형 반도체층(23)을 형성하여 제 1 및 제 2의 포토다이오드(24) 및 (25)를 형성한다. 이에서, 기판(21)상에 필드산화막(SiO2)(26) 및 플라즈마 SiN막에 의한 층간절연막(27)을 형성하고, 포토다이오드(24) 및 (25)에 대응하는 부분의 층간절연막(27)을 선택적으로 개구한 후, 전체면에 플라즈마 SiN막에 의한 오버코트층(28)을 형성한다.
다음에, 제 2 도b에 도시한 바와 같이, 레지스트마스크(38)를 통하여 포토다이오드(24) 및 (25)에 대응하는 부분의 오버코트층(28) 및 층간절연막(27)의 개구단부를 플라즈마에칭에 의해 선택적으로 제거하여 개구(311) 및 (321)을 형성한다. 이때, 소지(素地)인 필드산화막(26)이 남아 있기 때문에 포토다이오드(24) 및 (25)의 표면이 보호되고, 포토다이오드(24) 및 (25) 표면에 플라즈마에칭에 의한 손상을 주지 않는다.
다음에, 제 2 도c에 도시한 바와 같이, 같은 레지스트마스크(38)를 통하여 필드산화막(26)을 솔루션에칭에 의해 선택제거하고, 각각의 포토다이오드(24) 및 (25)이 면하는 개구(31) 및 (32)을 형성한다.
다음에, 제 2 도d에 도시한 바와 같이, 개구(31) 및 (32)에 면하는 포토다이오드(24) 및 (25)의 면상을 포함하여 전체면에 반사제어막을 구성하는 플라즈마 SiO막(굴절율(n1)=1.55, 막두께(d1)=1259Å)에 의한 제 1의 광학막(33)과, 플라즈마 SiN막(굴절율(n2)=1.97, 막두께(d2)=988Å)에 의한 제 2의 광학막(34)을 순차 형성한다.
다음에, 제 2 도e에 도시한 바와 같이, 상층의 제 2의 광학막(34)을 제 1의 포토다이오드(24)의 전체면상과, 제 2의 포토다이오드(25)의 주변부, 즉 제 2의 포토다이오드(25)의 면의 주변부로부터 개구(31)의 단차상면에 걸친 범위에 남도록 선택적으로 에칭 제거한다.
이 때의 에칭조건은 예를 들면 CF4/02/Ar 가스, 0.6torr의 플라즈마에칭이다. 선택비는 플라즈마 SiN막 : 플라즈마 SiO막 =10 : 1이며, 상기 에칭조건에 있어서의 에칭레이트는 플라즈마 SiN막이 4000Å/min 정도, 플라즈마 SiO막이 400Å/min 정도이다.
이와 같이하여, 제 1의 포토다이오드(24)의 면상에 제 1 및 제 2의 광학막(33) 및 (34)으로 이루어지는 2층막 구조의 반사제어막(35)이 형성되고, 제 2의 포토다이오드(25)의 면상에 제 1의 광학막(33)을 가지는 동시에, 단차주변부에만 광학막(34)이 잔존하여 이루어지는 목적하는 반도체장치(36)를 얻는다.
상술한 반도체장치(36)에 의하면, 막두께 변동이 큰 필드산화막(26), 층간절연막(27) 및 오버코트층(28)을 이용하지 않고, 각각 최적조건으로 설정한 제 1 및 제 2의 광학막(33) 및 (34)을 사용하여 제 1의 포토다이오드(24)의 반사제어막(35)을 구성하므로, 정밀도가 높고도 안정된 반사제어막이 얻어진다. 따라서 광신호(141)가 프리즘(10)을 통하여 제 1의 포토다이오드(24)에 입사하고, 다시 이것으로부터 반사하여 제 2의 포토다이오드(25)에 입사할 때 각각의 입사 광량을 같은 정도로 할 수 있다.
또, 제 2의 포토다이오드(25)에서는 그 면상에 제 1의 광학막(33)을 가지는 동시에 단차주변부에만 제 2의 광학막(34)이 남도록 구성되어 있으므로, 제 1의 광학막(33)이 제 2의 광학막(34)의 선택에칭시의 포토다이오드(25)에 대한 보호막으로서 작용하고, 또한 주변부의 제 2의 광학막(34)이 단차주변부에서의 커버리지가 양호하지 못한 제 1의 광학막(33)에 대한 보호막으로서 작용한다. 따라서, 상기 선택에칭시에 에칭의 영향은 제 2의 포토다이오드(25)에 미치지 않고, 제 2의 포토다이오드(25)를 확실히 보호할 수 있다.
이에 관련하여, 제 4 도에 도시한 바와 같이 특성적으로는 제 2의 포토다이오드(25)측에 있어서는 제 2의 광학막(34)을 전부 제거해도 지장없으나, 실제로는 단부(40)에 있어서의 플라즈마 SiO막(33)의 커버리지가 양호하지 못하여 (ℓ = 2.4㎛의 단차(40)에 0.1㎛ 정도의 플라즈마 SiO막(제 1의 광학막)(33)을 피착함), 평탄부에 비해 단부(40)에서 막두께가 얇게 되어 있으며, 이 때문에 제 5 도에 도시한 바와 같이 플라즈마 SiN막(제 2의 광학막)(34)의 선택에칭시 단부(40)의 플라즈마 SiO막인 제 1의 광학막(33)이 먼저 오버에칭되고, 제 2의 포토다이오드(25)의 pn 접합까지 에칭되어서 파괴된다.
그러나, 본 예와 같이 제 2의 포토다이오드(25)의 주변부에 제 2의 광학막(34)을 남김으로써, 플라즈마 SiN막(제 2의 광학막)(34)의 오버에칭에 대한 여유를 취할 수 있으므로, 프로세스적으로 안정되게 작업할 수 있는 동시에, pn 접합까지 에칭되지 않고 pn 접합의 보호가 확실하게 되며, 그 결과 이 종류의 반도체장치의 신뢰성을 향상시킬 수 있다.
한편, 제 2 도의 제법예에 있어서는 오버코트층(28), 층간절연막(27) 및 필드산화막(26)의 선택에칭에 있어서, 먼저 오버코트층(28)과 층간절연막(27)을 플라즈마에칭으로 개구하고, 이어서 최하층의 필드산화막(26)을 솔루션에칭으로 개구하므로, 포토다이오드(24), (25)의 표면에 플라즈마에칭에 의한 손상을 주지 않고, 포토다이오드(24) 및 (25)의 신뢰성 나아가서는 반도체장치(36)의 신뢰성을 향상시킬 수 있다. 또한, 이 플라즈마에칭과 솔루션에칭을 조합한 선택에칭기술은 반사제어막이 1층 구조인 경우에도 적용할 수 있다.
제 3 도는 본원 발병의 다른 실시예를 도시한 것이며, 그 제법과 함께 설명한다.
본 예에 있어서는 제 3 도a에 도시한 바와 같이, n형 에피택셜층(22)을 가진 반도체기판(21)의 주면에 p형 반도체층(23)을 형성하여 광신호 검출용의 제 1 및 제 2의 포토다이오드(24) 및 (25)를 성하는 동시에, 그 주변부에 차동앰프등의 트랜지스터회로(8)를 형성한다.
그리고, 이 기판(21)상에 필드산화막(26) 및 층간절연막(27)을 순차 형성하고, 이 층간절연막(27)의 트랜지스터회로(8)에 대응하는 영역상에 차광용의 Al 층(제 2층째 Al)(41)을 형성하고, 다시 상술한 바와 같이 포토다이오드(24) 및 (25)에 대응한 부분의 층간절연막(27)을 선택적으로 개구한 후, 전체면에 오버코트층(28)을 형성한다.
이어서, 제 1의 레지스트마스크(42)를 통하여 차광용 Al층(41)에 대응하는 오버코트층(28) 및 포토다이오드(24) 및 (25)에 대응하는 부분의 오버코트층(28)과 층간절연막(27)의 개구단부를 각각 플라즈마에칭에 의해 선택적으로 제거하여 개구(311) 및 (43)을 형성한다.
다음에, 제 3 도b에 도시한 바와 같이, Al층(41)이 면하는 개구(43)를 덮고, 포토다이오드(24) 및 (25)이 면하는 개구(311) 및 (321)에 대응하여 이 개구(311) 및 (321)의 폭 Wa1, Wb1보다 좁은 폭 Wa2Wb2의 개구를 가진 제 2의 레지스트마스크(44)를 통하여 필드산화막(26)을 솔루션에칭에 의해서 선택적으로 제거하고, 개구(312) 및 (322)를 형성한다. 이로써, 전체로서 계단형의 개구(47) 및 (48)가 된다.
다음에, 제 3 도c에 도시한 바와 같이, 제 2의 레지스트마스크(44)를 제거한 후 전체면에 플라즈마 SiO막에 의한 제 1의 광학막(33) 및 플라즈마 SiN막에 의한 제 2의 광학막(34)을 연속해서 피착 형성한다. 이어서, 제 1의 포토다이오드(24)의 전체면상 및 제 2의 포토다이오드(25)의 단차 주변부상에만 상층의 제 2의 광학막(34)이 남도록 제 2의 광학막(34)을 플라즈마에칭에 의해 패터닝하여 반도체장치(45)를 얻는다. 이 반도체장치(45)의 포토다이오드(24) 및 (25) 및 차광용 Al 층(41)을 포함하는 영역상에 프리즘(10)이 접착제를 통하여 실장(實裝)된다. 또한, 도시하지 않으나 본딩 패드부는 최후로 창열기를 행하여 플라즈마 SiO막을 솔루션에칭하고, 바로 아래의 오버코트층(플라즈마 SiN막)을 플라즈마 에칭하여 제거한다.
이러한 반도체장치(45)에 의하면, 특히 차광용 Al 층(41)상에는 포토다이오드(24)의 반사제어막(35)을 구성하는 제 1의 광학막 즉 얇은 플라즈마 SiO막(33)이 연장하여 형성되므로, 차광용 Al 층(41)에서의 응력전달에 의한 Al 소실을 방지할 수 있는 동시에 차광용 Al 층(41)의 패시베이션효과도 얻어지고, 또한 프리즘(10)의 실장에 있어서 프리즘(10)과의 접착성을 개선할 수 있다. 또, 포토다이오드(24) 및 (25)의 개구형성에 있어서, 제 1 및 제 2의 레지스트마스크(42) 및 (44)을 사용하여 계단형 개구(47) 및 (48)을 형성하므로, 제 1 및 제 2의 광학막(33) 및 (34)의 단(段)의 끊어짐이 없이 양호한 반사제어막을 형성할 수 있다. 따라서, 이 종류의 반도체장치(45)의 신뢰성을 향상시킬 수 있다.
또한, 제 2 도의 예와 같이, 공통의 레지스트마스크(38)를 사용하여 플라즈마에칭과 솔루션에칭을 행한 경우에는 제 6 도의 도시한 바와 같이 필드산화막(26)이 오버에칭되어서 차양부(49)가 형성되기 때문에, 제 1 및 제 2의 광학막(33) 및 (34)을 CVD로 형성했을 때에 단의 끊어짐이 발생될 염려가 있다. 그러나, 본 예에서는 계단형의 개구(47) 및 (48)에 의해서 이와 같은 결함은 회피되는 것이다.
상기 예에서는 차광용 Al 층(41)상에 형성하는 플라즈마 SiO막을 포토다이오드(24) 및 (25)의 제 1의 광학막(33)을 이용하여 동시에 형성하였으나, 별도공정으로 형성하는 것도 가능하다. 단, 공정이 추가된다. 또한, 플라즈마 SiO막에 한하지 않고 막두께 및 단위당 응력을 선정하면 플라즈마 SiN막이라도 가능하다.
제 1의 발명에 관한 반도체장치에 의하면, 하나의 포토다이오드의 면상에 막두께의 정밀도가 양호한 제 1 및 제 2의 광학막에 의해서 최적의 반사막을 형성할 수 있는 동시에, 다른 포토다이오드에 있어서 제 1의 광학막상에 주변부에 한해서 제 2의 광학막을 남기고 있으므로, 제 2의 광학막의 선택에칭시에 다른 포토다이오드가 에칭의 영향을 받지 않는다. 따라서, 신뢰성이 높은 반도체장치를 제공할 수 있다.
또, 제 2의 발명에 관한 반도체장치에 의하면 포토다이오드의 주변에 형성된 차광용 금속층상에 응력이 작고 또한 프리즘과의 접착성이 양호한 절연막을 가지므로, 응력전달에 의한 금속소실을 방지할 수 있고, 동시에 프리즘의 실장을 양호하게 할 수 있다. 따라서, 이 종류의 반도체장치의 신뢰성을 향상시킬 수 있다.
Claims (16)
- 반도체 기판에 형성한 제 1포토 다이오드와, 적어도 한 개의 제 2포토 다이오드와, 상기 반도체 기판 상에 프리즘을 배치한 반도체 장치에 있어서, 상기 제 1포토 다이오드,및 상기 제 2포토 다이오드 상에 제 1광학막을 형성하고, 상기 제 1포토 다이오드 상에 제 2광학막을 형성하는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 제 1 및 제 2 포토 다이오드 주변에, 트랜지스터를 배치하고, 상기 트랜지스터 상에 차광막을 형성하고, 상기 차광막 상에 상기 제 1광학막을 배치하는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 제 1도전형 반도체 기판의 주면 위에 두 개의 제 2 도전형 반도체 층을 형성하고, 상기 반도체 기판위에 제 1절연막을 형성하고, 상기 제 1절연막 위에 제 2절연막을 형성하고, 상기 제 2절연막 위에 오버코트막을 형성하고, 상기 제 2 도전형 반도체 기판에 적어도 제 1 및 제 2개구를 형성하기 위해, 상기 제 2 도전형 반도체 층으로부터 상기 오버코트막과 제 1 및 제 2절연막을 선택적으로 제거하고, 상기 반도체 기판 위에 제 1광학막을 형성하고, 상기 제 1광학막 위에 제 2광학막을 형성하고, 제 2개구 내부에 대응하고 상기 제 1 및 제 2개구 외부의 평탄부에 대응하는 제 2광학막의 해당 부분을 제거하는 것으로 이루어지는 반도체 장치.
- 제 3 항에 있어서, 상기 제 1절연막과 상기 제 2절연막의 에칭 특성이 서로 상이한 것을 특징으로 하는 반도체 장치.
- 제 3 항에 있어서, 상기 제 2 및 제 1절연막은 각각 이방성 에칭(enisotropic etching)과 등방성 에칭(isotropic etching)에 의해 제거되는 것을 특징으로 하는 반도체 장치.
- 제 3 항에 있어서, 상기 제 1절연막은 실리콘 산화막으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제 3항에 있어서, 상기 제 2절연막은 플라즈마 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제 3 항에 있어서, 상기 오버코트막은 플라즈마 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제 3 항에 있어서, 상기 제 1 및 제 2광학막은 각각 플라즈마 실리콘 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 제 1도전형 반도체 기판의 주면 위에 주변 회로 부분 뿐만 아니라 적어도 두 개의 제 2 도전형 반도체 층을 형성하고, 상기 반도체 기판 위에 제 1절연막을 형성하고, 상기 제 1절연막 위에 제 2절연막을 형성하고, 상기 주변 회로 부분에 대응하는 상기 제 2절연막 영역 위에 차광막을 형성하고, 제 1 및 제 2개구를 형성하기 위해, 상기 두 개의 제 2 도전형 반도체 층으로부터 상기 차광막과 상기 제 2절연막을 선택적으로 제거하고, 상기 반도체 기판 위에 오버코트 막을 형성하고, 제 3, 제 4, 및 제 5개구부를 형성하기 위해, 상기 차광막의 개구 부분과 상기 제 1 및 제 2 개구에 대응하는 상기 오버코트막의 해당 영역을 선택적으로 개구하고, 상기 제 1절연막의 상기 제 4 및 제 5개구에 각각 대응하고 상기 제 4 및 제 5개구의 직경보다 좀더 작게 제 6 및 제 7개구를 형성하고, 상기 반도체 기판 위에 제 1광학막을 형성하고, 상기 제 1광학막 위에 제 2광학막을 형성하고, 상기 제 7개구 내부와 상기 제 1 및 제 6개구 외부의 평탄부에 대응하는 상기 제 2광학막의 해당 부분을 제거하는 것으로 이루어지는 반도체 장치.
- 제 10 항에 있어서, 상기 제 1절연막과 상기 제 2절연막의 에칭 특성이 서로 상이한 것을 특징으로 하는 반도체 장치.
- 제 10 항에 있어서, 상기 제 2 및 제 1절연막은 각각 이방성 에칭과 등방성 에칭에 의해 제거되는 것을 특징으로 하는 반도체 장치.
- 제 10 항에 있어서, 상기 제 1절연막은 실리콘 산화막으로 이루어진 것을 특징으로 하는 반도체 장치.
- 제 10 항에 있어서, 상기 제 2절연막은 플라즈마 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제 10 항에 있어서, 상기 오버코트막은 플라즈마 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제 10 항에 있어서, 상기 제 1 및 제 2광학막은 각각 플라즈마 실리콘 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90-238099 | 1990-09-07 | ||
| JP2238099A JP2861340B2 (ja) | 1990-09-07 | 1990-09-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007254A KR920007254A (ko) | 1992-04-28 |
| KR100215302B1 true KR100215302B1 (ko) | 1999-08-16 |
Family
ID=17025160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910014712A KR100215302B1 (ko) | 1990-09-07 | 1991-08-24 | 반도체장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5262667A (ko) |
| EP (1) | EP0474051B1 (ko) |
| JP (1) | JP2861340B2 (ko) |
| KR (1) | KR100215302B1 (ko) |
| DE (1) | DE69126388T2 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674562B1 (en) | 1994-05-05 | 2004-01-06 | Iridigm Display Corporation | Interferometric modulation of radiation |
| US7830587B2 (en) * | 1993-03-17 | 2010-11-09 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light with semiconductor substrate |
| US7826120B2 (en) * | 1994-05-05 | 2010-11-02 | Qualcomm Mems Technologies, Inc. | Method and device for multi-color interferometric modulation |
| US7839556B2 (en) * | 1994-05-05 | 2010-11-23 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US8081369B2 (en) * | 1994-05-05 | 2011-12-20 | Qualcomm Mems Technologies, Inc. | System and method for a MEMS device |
| US8014059B2 (en) | 1994-05-05 | 2011-09-06 | Qualcomm Mems Technologies, Inc. | System and method for charge control in a MEMS device |
| JP3016371B2 (ja) * | 1997-03-26 | 2000-03-06 | 日本電気株式会社 | 光検出器の製造方法 |
| US8928967B2 (en) * | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| WO1999052006A2 (en) | 1998-04-08 | 1999-10-14 | Etalon, Inc. | Interferometric modulation of radiation |
| JP2002151729A (ja) * | 2000-11-13 | 2002-05-24 | Sony Corp | 半導体装置及びその製造方法 |
| JP4920839B2 (ja) * | 2001-09-18 | 2012-04-18 | キヤノン株式会社 | 撮像装置 |
| KR100755629B1 (ko) * | 2001-11-14 | 2007-09-04 | 매그나칩 반도체 유한회사 | 포토다이오드의 제조 방법 |
| US7175777B1 (en) * | 2003-12-02 | 2007-02-13 | National Semiconductor Corporation | Method of forming a sub-micron tip feature |
| JP2005286094A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| US7916980B2 (en) | 2006-01-13 | 2011-03-29 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7007171A (ko) * | 1970-05-16 | 1971-11-18 | ||
| US4078243A (en) * | 1975-12-12 | 1978-03-07 | International Business Machines Corporation | Phototransistor array having uniform current response and method of manufacture |
| US4234792A (en) * | 1977-09-29 | 1980-11-18 | Raytheon Company | Scintillator crystal radiation detector |
| JPS57104275A (en) * | 1980-12-19 | 1982-06-29 | Nec Corp | Light receiving element |
| GB2095905B (en) * | 1981-03-27 | 1985-01-16 | Philips Electronic Associated | Infra-red radiation imaging devices and methods for their manufacture |
| JPS59143362A (ja) * | 1983-02-03 | 1984-08-16 | Fuji Xerox Co Ltd | パツシベ−シヨン膜 |
| US4621275A (en) * | 1983-04-30 | 1986-11-04 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device |
| US4694185A (en) * | 1986-04-18 | 1987-09-15 | Eastman Kodak Company | Light sensing devices with lenticular pixels |
| JP2757985B2 (ja) * | 1986-10-01 | 1998-05-25 | ソニー株式会社 | 受光装置とその製造方法 |
| JP2541249B2 (ja) * | 1987-11-24 | 1996-10-09 | ソニー株式会社 | 光集積回路装置 |
| JPH1136391A (ja) * | 1997-07-19 | 1999-02-09 | Toto Ltd | 水栓連結具及び水栓取付け具 |
-
1990
- 1990-09-07 JP JP2238099A patent/JP2861340B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-22 DE DE69126388T patent/DE69126388T2/de not_active Expired - Fee Related
- 1991-08-22 EP EP91114088A patent/EP0474051B1/en not_active Expired - Lifetime
- 1991-08-24 KR KR1019910014712A patent/KR100215302B1/ko not_active IP Right Cessation
- 1991-08-30 US US07/753,659 patent/US5262667A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69126388D1 (de) | 1997-07-10 |
| JPH04119535A (ja) | 1992-04-21 |
| KR920007254A (ko) | 1992-04-28 |
| EP0474051B1 (en) | 1997-06-04 |
| EP0474051A3 (en) | 1993-03-10 |
| US5262667A (en) | 1993-11-16 |
| EP0474051A2 (en) | 1992-03-11 |
| DE69126388T2 (de) | 1998-01-22 |
| JP2861340B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215302B1 (ko) | 반도체장치 | |
| EP0756333B1 (en) | Photodetector element containing circuit element and manufacturing method thereof | |
| CA1277406C (en) | Semiconductor laser apparatus for optical head | |
| US6078707A (en) | Waveguide-photodetector, method for producing the same, waveguide usable in the waveguide-photodetector, and method for producing the same | |
| US7816748B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2757985B2 (ja) | 受光装置とその製造方法 | |
| JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
| KR100906475B1 (ko) | 마이크로 광학벤치 구조물 및 그 제조방법 | |
| US20070207564A1 (en) | Method for manufacturing a semiconductor device | |
| US5215928A (en) | Method of manufacturing a semiconductor device for optical pick-up | |
| US6947622B2 (en) | Wafer level testing of optical components | |
| TWI324803B (en) | Method for making integrated circuits | |
| JPH1084102A (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| JP3652095B2 (ja) | 回路内蔵受光素子の製造方法 | |
| JPH07273082A (ja) | 回路内蔵受光装置の作製方法 | |
| JP3799611B2 (ja) | 光導波路型光送受信モジュール及び該モジュール作成用基板 | |
| JP3287982B2 (ja) | 信号処理回路を内蔵する光導波路型光検出器およびその製造方法 | |
| JP2629720B2 (ja) | 発光・受光複合素子 | |
| KR100590534B1 (ko) | 마이크로 광학벤치 구조물 및 그 제조방법 | |
| JP3192580B2 (ja) | 導波路型光検出装置およびその製造方法 | |
| JPH05101476A (ja) | 光磁気情報記録再生装置及びその製造方法 | |
| JP2007242675A (ja) | 半導体装置及びその製造方法 | |
| JP2007227521A (ja) | 集積回路製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030418 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |