KR19990055460A - 반도체소자의 패드 형성방법 - Google Patents

반도체소자의 패드 형성방법 Download PDF

Info

Publication number
KR19990055460A
KR19990055460A KR1019970075405A KR19970075405A KR19990055460A KR 19990055460 A KR19990055460 A KR 19990055460A KR 1019970075405 A KR1019970075405 A KR 1019970075405A KR 19970075405 A KR19970075405 A KR 19970075405A KR 19990055460 A KR19990055460 A KR 19990055460A
Authority
KR
South Korea
Prior art keywords
layer
aluminum layer
barrier metal
pad
forming
Prior art date
Application number
KR1019970075405A
Other languages
English (en)
Other versions
KR100267778B1 (ko
Inventor
김일섭
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970075405A priority Critical patent/KR100267778B1/ko
Publication of KR19990055460A publication Critical patent/KR19990055460A/ko
Application granted granted Critical
Publication of KR100267778B1 publication Critical patent/KR100267778B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 패드용 알루미늄층의 표면이 변색되고, 식각가스와의 반응물질이 생기는 것을 방지하여 패드용 알루미늄층과 리드선과의 와이어 본딩시 불량이 일어나지 않도록하여 소자의 신뢰성을 향상시키기 위한 반도체소자의 패드 형성방법을 제공하기 하기 위한 것으로서, 제 1알루미늄층상에 베리어 메탈층을 형성하고, 상기 베리어 메탈층상에 층간절연막을 형성하는 공정과, 상기 층간절연막을 선택적으로 제거하여 베리어 메탈층의 표면을 노출시키는 공정과, 상기 노출된 베리어 메탈층을 포함한 층간절연막상에 제 2알루미늄층을 형성하는 공정과, 상기 제 2알루미늄층을 선택적으로 제거하여 상기 제 1알루미늄층, 베리어 메탈층, 그리고 제 2알루미늄층으로 구현되는 패드를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체소자의 패드 형성방법
본 발명은 반도체소자에 관한 것으로써 특히, 패드 오픈시 오버에치/언더에치등으로 인한 알루미늄 표면이 변색되어 와이어 본딩시 본딩불량이 발생하지 않도록하여 소자의 신뢰성을 향상시키는데 적당한 반도체소자의 패드 형성방법에 관한 것이다.
이하, 종래기술에 따른 반도체소자의 패드 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 1c는 종래기술에 따른 반도체소자의 패드 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 1a에 도시한 바와 같이, 패드로 사용되는 알루미늄층(11)상에 베리어 메탈층(12)을 형성한다.
그리고, 상기 베리어 메탈층(12)상에 PSG층(Phosphoro Silicate Glass)(13)을 차례로 형성한다.
도 1b에 도시한 바와 같이, 상기 PSG층(13)상에 포토레지스트(14)를 도포한다.
노광 및 현상공정으로 상기 포토레지스트(14)를 패터닝하고, 패터닝된 포토레지스트(14)를 마스크로 이용한 식각공정으로 도 1c에 도시한 바와같이, 상기 PSG층(13), 베리어 메탈층(12)을 선택적으로 제거하여 알루미늄층(11)의 표면을 노출시킨다.
이때, 상기 PSG층(13) 및 베리어 메탈층(12)은 CF4가스를 메인 에쳔트로 이용한 식각공정으로 패드로 사용되는 알루미늄층(11)을 노출시키는데 알루미늄층(11)의 표면에서 F기와 반응이 일어나고, 또한 식각에 따른 폴리머를 제거하기 위해 습식 클리닝을 실시함에 따라 알루미늄층(11)의 표면이 변색된다.
이후, 도면에는 도시되지 않았지만, 패키징(Packaging)공정을 수행하게 되는데 이때, 상기 노출된 알루미늄층(11)에 와이어 본딩(Wire bonding)을 실시한다.
그러나 상기와 같은 종래 반도체소자의 패드 형성방법은 다음과 같은 문제점이 있었다.
첫째, 패드용 알루미늄층을 노출시키기 위한 PSG층 및 베리어 메탈 식각시, 알루미늄층의 표면이 변색되고, 식각가스와의 반응에 의해 반응물질이 생성되어 불량을 유발한다.
둘째, 패드용 알루미늄층의 변색 및 반응물질로 인하여 후에 와이어 본딩시 확실한 본딩이 이루어지지 않아 본딩불량을 초래한다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로써, 패드로 사용되는 알루미늄층의 변색 및 반응물질이 생기지 않고, 이에따라 본딩불량또한 방지하는데 적당한 반도체소자의 패드 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1c는 종래기술에 따른 반도체소자의 패드 형성방법을 설명하기 위한 공정단면도.
도 2a 내지 2e는 본 발명에 따른 반도체소자의 패드 형성방법을 설명하기 위한 공정단면도.
<도면의 주요부분에 대한 부호의 설명>
21,21a : 제 1, 제 2알루미늄층 12,22 : 베리어 메탈층
13,23 : PSG층 24,24a : 제 1, 제 2포토레지스트
상기의 목적을 달성하기 위한 본 발명의 반도체소자의 패드 형성방법은 제 1알루미늄층상에 베리어 메탈층을 형성하고, 상기 베리어 메탈층상에 층간절연막을 형성하는 공정과, 상기 층간절연막을 선택적으로 제거하여 베리어 메탈층의 표면을 노출시키는 공정과, 상기 노출된 베리어 메탈층을 포함한 층간절연막상에 제 2알루미늄층을 형성하는 공정과, 상기 제 2알루미늄층을 선택적으로 제거하여 상기 제 1알루미늄층, 베리어 메탈층, 그리고 제 2알루미늄층으로 구현되는 패드를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 패드 형성방법을 설명하기로 한다.
도 2a 내지 2e는 본 발명에 따른 반도체소자의 패드 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 2a에 도시한 바와 같이, 제 1알루미늄층(21)상에 베리어 메탈층(22)을 차례로 형성한다.
그리고, 상기 베리어 메탈층(22)상에 층간절연막으로써 PSG층(23)을 적층형성한다.
이어, 도 2b에 도시한 바와같이, 상기 PSG층(23)상에 제 1포토레지스트(24)를 도포한다.
노광 및 현상공정으로 상기 제 1포토레지스트(24)를 패터닝하고, 상기 패터닝된 제 1포토레지스트(24)를 마스크로 이용한 식각공정으로 PSG층(23)을 선택적으로 제거하여 상기 베리어 메탈층(22)의 표면을 노출시킨다.
이어, 도 2c에 도시한 바와같이, 상기 제 1포토레지스트(24)를 제거한 후, 노출된 베리어 메탈층(22)을 포함한 PSG층(23)상에 스퍼터링(sputtering)공정을 이용하여 제 2알루미늄층(21a)을 형성한다.
그리고, 도 2d에 도시한 바와같이, 상기 제 2알루미늄층(21a)상에 제 2포토레지스트(24a)를 도포한다.
노광 및 현상공정으로 제 2포토레지스트(24a)를 패터닝한다.
이어서, 도 2e에 도시한 바와같이, 상기 패터닝된 제 2포토레지스트(24a)를 마스크로 이용한 식각공정으로 상기 제 2알루미늄층(21a)을 선택적으로 제거하면, 제 1알루미늄층(21)과 베리어 메탈층(22), 그리고 상기 제 2알루미늄층(21a)이 연결되어 결과적으로 제 2알루미늄층(21a)이 패드역할을 하게 된다.
이후, 도면에는 도시되지 않았지만, 상기 패드로 사용되는 제 2알루미늄층(21a)과 리드선을 연결시키는 와이어 본딩을 실시한다.
이상 상술한 바와 같이, 본 발명에 따른 반도체소자의 패드 형성방법은 다음과 같은 효과가 있다.
첫째, 베리어 메탈층을 제거하기 위한 식각공정이 필요치 않으므로 하부의 알루미늄층의 식각가스에 노출되지 않아 반응물질이 생기지 않고, 변색이 되지 않는다.
둘째, 종래에 비해 패드로 사용되는 알루미늄층의 면적이 확대되어 후에 와이어 본딩시, 마진을 확보할 수 있다.

Claims (3)

  1. 제 1알루미늄층상에 베리어 메탈층을 형성하고, 상기 베리어 메탈층상에 층간절연막을 형성하는 공정과,
    상기 층간절연막을 선택적으로 제거하여 베리어 메탈층의 표면을 노출시키는 공정과,
    상기 노출된 베리어 메탈층을 포함한 층간절연막상에 제 2알루미늄층을 형성하는 공정과,
    상기 제 2알루미늄층을 선택적으로 제거하여 상기 제 1알루미늄층, 베리어 메탈층, 그리고 제 2알루미늄층으로 구현되는 패드를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 패드 형성방법.
  2. 제 1항에 있어서,
    상기 층간절연막은 PSG(Phosphro Silicate Glass)로 이루어지는 것을 특징으로 하는 반도체소자의 패드 형성방법.
  3. 제 1항에 있어서,
    상기 제 2알루미늄층은 스퍼터링 공정으로 형성되는 것을 특징으로 하는 반도체소자의 패드 형성방법.
KR1019970075405A 1997-12-27 1997-12-27 반도체소자의 패드 형성방법 KR100267778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075405A KR100267778B1 (ko) 1997-12-27 1997-12-27 반도체소자의 패드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075405A KR100267778B1 (ko) 1997-12-27 1997-12-27 반도체소자의 패드 형성방법

Publications (2)

Publication Number Publication Date
KR19990055460A true KR19990055460A (ko) 1999-07-15
KR100267778B1 KR100267778B1 (ko) 2000-10-16

Family

ID=19528990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075405A KR100267778B1 (ko) 1997-12-27 1997-12-27 반도체소자의 패드 형성방법

Country Status (1)

Country Link
KR (1) KR100267778B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046388A (ko) * 1999-11-12 2001-06-15 박종섭 패드 형성방법
US7307342B2 (en) 2004-07-30 2007-12-11 Samsung Electronics Co., Ltd. Interconnection structure of integrated circuit chip

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295242A (ja) * 1990-04-13 1991-12-26 Hitachi Ltd 半導体装置
JPH04174522A (ja) * 1990-11-07 1992-06-22 Oki Electric Ind Co Ltd 半導体装置のバンプ形成メッキの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046388A (ko) * 1999-11-12 2001-06-15 박종섭 패드 형성방법
US7307342B2 (en) 2004-07-30 2007-12-11 Samsung Electronics Co., Ltd. Interconnection structure of integrated circuit chip
US7732319B2 (en) 2004-07-30 2010-06-08 Samsung Electronics Co., Ltd. Interconnection structure of integrated circuit chip

Also Published As

Publication number Publication date
KR100267778B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
KR960005870A (ko) 반도체 소자의 금속 배선 형성방법
US7008869B2 (en) Method for forming metal wiring without metal byproducts that create bridge between metal wires in a semiconductor device
KR100267778B1 (ko) 반도체소자의 패드 형성방법
JP2778996B2 (ja) 半導体装置の製造方法
US5506173A (en) Process of fabricating a dielectric film for a semiconductor device
KR100333726B1 (ko) 반도체소자제조방법
KR0172773B1 (ko) 반도체 소자의 패드 형성 방법
KR20030050790A (ko) 반도체 패드 영역 및 퓨즈 영역 형성방법
KR100475136B1 (ko) 반도체 소자의 콘택 영역 형성 방법
KR100197538B1 (ko) 반도체 소자의 금속 배선 형성방법
US7071101B1 (en) Sacrificial TiN arc layer for increased pad etch throughput
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR100247698B1 (ko) 입출력 패드부의 오픈 방법
KR100244755B1 (ko) 입출력 패드의 오픈 방법
KR100370121B1 (ko) 반도체소자의 공정단순화 방법
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
JPH08204015A (ja) 半導体装置の製造方法及び半導体装置
KR20010061546A (ko) 강유전체 메모리 소자의 콘택식각 방법
JP2001068545A (ja) 半導体装置の製造方法
JPH04180229A (ja) 半導体装置の製造方法
WO2003028084A1 (en) Method for forming a contact window in a semiconductor device
JPH03127827A (ja) 半導体装置の製造法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971227

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971227

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19991126

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000529

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000707

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000708

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030620

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040618

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050621

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060619

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070622

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20080619

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee