KR100475136B1 - 반도체 소자의 콘택 영역 형성 방법 - Google Patents

반도체 소자의 콘택 영역 형성 방법 Download PDF

Info

Publication number
KR100475136B1
KR100475136B1 KR10-2000-0072929A KR20000072929A KR100475136B1 KR 100475136 B1 KR100475136 B1 KR 100475136B1 KR 20000072929 A KR20000072929 A KR 20000072929A KR 100475136 B1 KR100475136 B1 KR 100475136B1
Authority
KR
South Korea
Prior art keywords
film
forming
metal film
terminal
barc
Prior art date
Application number
KR10-2000-0072929A
Other languages
English (en)
Other versions
KR20020043805A (ko
Inventor
이준현
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2000-0072929A priority Critical patent/KR100475136B1/ko
Publication of KR20020043805A publication Critical patent/KR20020043805A/ko
Application granted granted Critical
Publication of KR100475136B1 publication Critical patent/KR100475136B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 폴리머의 발생을 방지함과 동시에 리페어 단자상에 형성되는 층간 절연막의 제어를 용이하게 하도록 하여 소자의 수율을 향상시키도록 한 반도체 소자의 콘택 영역 형성방법에 관한 것으로서, 기판상의 일정영역에 리페어 단자를 형성하는 단계와, 상기 리페어 단자를 포함한 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 금속막을 형성하는 단계와, 상기 금속막상에 베리어 금속막을 형성하는 단계와, 상기 베리어 금속막상에 BARC막을 형성하는 단계와, 상기 BARC막, 베리어 금속막, 금속막을 선택적으로 제거하여 패드 단자를 형성하는 단계와, 상기 BARC막 및 베리어 금속막을 제거하는 단계와, 상기 패드 단자를 포함한 기판의 전면에 평탄화막을 형성하는 단계와, 상기 패드 단자의 표면이 소정부분 노출되도록 상기 평탄화막을 선택적으로 제거하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 콘택 영역 형성 방법{Method For Forming Contact Area of semiconductor Device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 소자의 수율(yield)을 향상시키는데 적당한 반도체 소자의 콘택 영역 형성 방법에 관한 것이다.
여기서 콘택 영역이란 반도체 소자와 소자끼리 혹은 반도체 소자와 외부 회로와의 배선 연결 부위를 말한다. 배선은 기판에 금속막을 증착한 후 포토 및 식각 공정을 통해 필요 없는 금속막을 선택적으로 제거하여 형성하는데 배선이 시행되는 배선 부위를 패드 영역이라 한다.
한편, 패드 단자가 불량할 경우 반도체 소자 자체를 못쓰게 되거나, 회로내에서 이상을 보이게 되는데, 이와 같이 패드 불량으로 인해 반도체 소자를 전체를 못쓰는 현상을 막기 위해서 리페어 단자를 형성한다.
즉, 패드 단자 이상시 패드 단자의 퓨즈를 끊고 리페어 단자를 레이저로 쏘아 리페어 단자를 패드 단자에 대체하여 연결한다.
여기서 리페어 단자는 금속의 다층 배선 형성시에 패드 단자로 쓰이지 않고 있다.
일반적으로 배선으로 금속막(예를 들면, Al 등)을 사용하고 있고, 노광 공정시 금속막의 표면에서 반사되는 빛에 의해 노광의 불량이 발생하고 있는데, 이를 방지하기 위하여 금속막상에 ARC(Anti Reflective Coating)막과 같은 유기 물질층을 형성한 후 노광 공정을 실시한다.
한편, 상기 ARC막의 성분은 TiN 또는 Ti/TiN를 사용하고 있다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 콘택 영역 형성 방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택 영역 형성 방법을 나타낸 공정단면도이다.
도 1a에서와 같이, 기판(11)상에 제 1 금속막(12)을 증착하고, 상기 제 1 금속막(12)상에 제 1 ARC(Anti Reflective Coating)막(13)을 증착한다.
이어, 포토 및 식각 공정을 통해 상기 제 1 ARC막(13) 및 제 1 금속막(12)을 선택적으로 제거하여 리페어 단자를 형성한다.
그리고 상기 리페어 단자를 포함한 기판(11)의 전면에 층간 절연막(14)을 형성하고, 상기 층간 절연막(14)상에 제 2 금속막(15) 및 제 2 ARC막(16)을 차례로 증착한다.
이어, 포토 및 식각공정을 통해 상기 제 2 ARC막(16) 및 제 2 금속막(15)을 선택적으로 제거하여 패드 단자를 형성한다.
이어, 상기 패드 단자를 포함한 기판(11)의 전면에 평탄화(passivation) 막(17)을 형성한다.
여기서 상기 평탄화막(17)은 절연막으로서 금속막과 금속막 사이를 절연시키고 후 공정인 패키지(package) 공정에서 기판(11)을 보호하기 위해 PE-TEOS 또는 PE-Nitride막을 사용한다.
도 1b에서와 같이, 상기 평탄화막(17)상에 감광막(18)을 도포한 후, 노광 및 현상 공정으로 감광막(18)을 패터닝하여 패드 오픈 영역(A)과 리페어 오픈 영역(B)을 정의한다.
도 1c에서와 같이, 상기 패터닝된 감광막(18)을 마스크로 이용하여 상기 제 2 금속막(15)의 표면이 노출되도록 상기 평탄화막(17)을 선택적으로 제거하여 콘택홀(19)을 형성한다.
여기서 상기 패드 영역(A)에 콘택홀(19)을 형성할 때 제 2 금속막(15)상에 형성된 제 2 ARC막(16)에 의해 과다 식각이 진행되어 리페어 오픈 영역(B)에 형성된 제 1 층간 절연막(14)이 제어되지 않아 제 1 금속막(12)의 표면이 노출되어 버린다.
그러나 상기와 같은 종래의 반도체 소자의 콘택 영역 형성방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 패드 단자위에 형성된 ARC막을 제거하기 위해 과다 식각을 진행함으로서 다량의 폴리머(polymer)가 발생하고 리페어 단자가 노출되어 수율을 저하시킨다.
둘째, 과다 식각에 의한 다량의 폴리머는 세정 공정후에 완전히 제거되지 않아 잔류하여 패드 본딩시 본딩이 불완전하게 되어 수율을 저하시킨다.
셋째, 과다 식각을 진행하지 않을 경우 ARC막이 완전히 제거되지 않아 패드 단자가 오픈 되지 않아 패드 본딩(pad bonding)이 되지 않는다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 폴리머의 발생을 방지함과 동시에 리페어 단자상에 형성되는 층간 절연막의 제어를 용이하게 함으로서 소자의 수율을 향상시키도록 한 반도체 소자의 콘택 영역 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 콘택 영역 형성 방법은 기판상의 일정영역에 리페어 단자를 형성하는 단계와, 상기 리페어 단자를 포함한 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 금속막을 형성하는 단계와, 상기 금속막상에 베리어 금속막을 형성하는 단계와, 상기 베리어 금속막상에 BARC막을 형성하는 단계와, 상기 BARC막, 베리어 금속막, 금속막을 선택적으로 제거하여 패드 단자를 형성하는 단계와, 상기 BARC막 및 베리어 금속막을 제거하는 단계와, 상기 패드 단자를 포함한 기판의 전면에 평탄화막을 형성하는 단계와, 상기 패드 단자의 표면이 소정부분 노출되도록 상기 평탄화막을 선택적으로 제거하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 콘택 영역 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 콘택 영역 형성 방법을 나타낸 공정단면도이다.
도 2a에서와 같이, 기판(21)상에 제 1 금속막(22)을 증착하고, 상기 제 1 금속막(22)상에 ARC(Anti Reflective Coating)막(23)을 증착한다.
이어, 포토 및 식각 공정을 통해 상기 ARC막(23) 및 제 1 금속막(22)을 선택적으로 제거하여 리페어 단자를 형성한다.
그리고 상기 리페어 단자를 포함한 기판(21)의 전면에 층간 절연막(24)을 형성하고, 상기 층간 절연막(24)상에 제 2 금속막(25)을 증착한다.
이어, 상기 제 2 금속막(25)에 UVAS(Ultra Violet Ashing System) 처리를 진행하여 O3과 반응시키어 상기 제 2 금속막(25)의 표면에 Al2O3막(26)을 형성하고, 상기 Al2O3막(26)상에 BARC(Bottom ARC)막(27)을 증착한다.
여기서 상기 Al2O3막(26)은 베리어(barrier) 역할을 하여 이후 현상(develop) 용액에 의한 제 2 금속막(25)의 부식(corrosion)을 방지한다.
도 2b에서와 같이, 상기 BARC막(27)상에 제 1 감광막(28)을 도포한 후, 노광 및 현상 공정으로 상기 제 1 감광막(28)을 패터닝하여 패드 영역을 정의한다.
이어, 상기 패터닝된 제 1 감광막(28)을 마스크로 이용하여 상기 BARC막(27) 및 Al2O3막(26) 그리고 제 2 금속막(25)을 선택적으로 제거하여 패드 단자를 형성한다.
도 2c에서와 같이, 상기 제 1 감광막(28) 및 상기 BARC막(27)을 제거하고, 상기 Al2O3막(26)을 제거한다.
여기서 상기 제 1 감광막(28)을 제거할 때 BARC막(27)도 함께 제거된다.
이어, 상기 패드 단자를 포함한 기판(21)의 전면에 평탄화막(29)을 형성한다.
여기서 상기 평탄화막(29)은 평탄화용 절연막으로서 금속막과 금속막 사이를 절연시키고 후 공정인 패키지(package) 공정에서 기판(21)을 보호하기 위해 PE-TEOS 또는 PE-Nitride막을 사용한다.
도 2d에서와 같이, 상기 평탄화막(29)상에 제 2 감광막(30)을 도포한 후, 노광 및 현상공정으로 제 2 감광막(30)을 패터닝하여 패드 오픈 영역(A)과 리페어 오픈 영역(B)을 정의한다.
도 2e에서와 같이, 상기 패터닝된 제 2 감광막(30)을 마스크로 이용하여 패드 단자인 상기 제 2 금속막(25)의 표면이 노출되도록 상기 평탄화막(29)을 선택적으로 제거하여 콘택홀(31)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 콘택 영역 형성 방법은 다음과 같은 효과가 있다.
첫째, 패드 단자용 금속막상에 Al2O3막을 형성함으로서 포토 공정중에 사용하는 현상 용액에 의한 금속막의 부식을 방지할 수 있다.
둘째, 패드 단자상에 형성된 BARC막을 제거함으로서 종래와 ARC막을 제거하기 위한 과도 식각이 필요 없어 과다 식각으로 인한 과다한 폴리머를 발생을 방지할 수 있다.
셋째, 과다 식각을 행하지 않음으로서 리페어 영역의 층간 절연막 손실을 막을 수 있어 패드 본딩 공정시 본딩 불량을 방지할 수 있다.
넷째, BARC막과 감광막과 함께 제거하기 때문에 전체적인 공정 시간을 단축할 수 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택 영역 형성 방법을 나타낸 공정단면도
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 콘택 영역 형성 방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 제 1 금속막
23 : ARC막 24 : 층간 절연막
25 : 제 2 금속막 26 : Al2O3막
27 : BARC막 28 : 제 1 감광막
29 : 평탄화막 30 : 제 2 감광막
31 : 콘택홀

Claims (2)

  1. 기판상의 일정영역에 리페어 단자를 형성하는 단계;
    상기 리페어 단자를 포함한 기판의 전면에 층간 절연막을 형성하는 단계;
    상기 층간 절연막상에 금속막을 형성하는 단계;
    상기 금속막상에 베리어 금속막을 형성하는 단계;
    상기 베리어 금속막상에 BARC막을 형성하는 단계;
    상기 BARC막, 베리어 금속막, 금속막을 선택적으로 제거하여 패드 단자를 형성하는 단계;
    상기 BARC막 및 베리어 금속막을 제거하는 단계;
    상기 패드 단자를 포함한 기판의 전면에 평탄화막을 형성하는 단계;
    상기 패드 단자의 표면이 소정부분 노출되도록 상기 평탄화막을 선택적으로 제거하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 콘택 영역 형성 방법.
  2. 제 1 항에 있어서, 상기 베리어 금속막은 상기 금속막에 UVAS 처리를 진행하여 O3과 반응시키어 형성하는 것을 특징으로 하는 반도체 소자의 콘택 영역 형성 방법.
KR10-2000-0072929A 2000-12-04 2000-12-04 반도체 소자의 콘택 영역 형성 방법 KR100475136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0072929A KR100475136B1 (ko) 2000-12-04 2000-12-04 반도체 소자의 콘택 영역 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0072929A KR100475136B1 (ko) 2000-12-04 2000-12-04 반도체 소자의 콘택 영역 형성 방법

Publications (2)

Publication Number Publication Date
KR20020043805A KR20020043805A (ko) 2002-06-12
KR100475136B1 true KR100475136B1 (ko) 2005-03-08

Family

ID=27679336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0072929A KR100475136B1 (ko) 2000-12-04 2000-12-04 반도체 소자의 콘택 영역 형성 방법

Country Status (1)

Country Link
KR (1) KR100475136B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805695B1 (ko) * 2005-08-17 2008-02-21 주식회사 하이닉스반도체 메탈퓨즈를 구비한 반도체소자의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881411B1 (ko) * 2002-10-15 2009-02-05 매그나칩 반도체 유한회사 Ｍｄｌ 소자의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153552A (ja) * 1995-11-29 1997-06-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11214389A (ja) * 1998-01-23 1999-08-06 Toshiba Corp 半導体装置の製造方法
US5985765A (en) * 1998-05-11 1999-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings
KR19990088152A (ko) * 1998-05-11 1999-12-27 비센트 비.인그라시아 집적회로형성방법
KR20000020312A (ko) * 1998-09-19 2000-04-15 김영환 반도체 소자 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153552A (ja) * 1995-11-29 1997-06-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11214389A (ja) * 1998-01-23 1999-08-06 Toshiba Corp 半導体装置の製造方法
US5985765A (en) * 1998-05-11 1999-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings
KR19990088152A (ko) * 1998-05-11 1999-12-27 비센트 비.인그라시아 집적회로형성방법
KR20000020312A (ko) * 1998-09-19 2000-04-15 김영환 반도체 소자 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805695B1 (ko) * 2005-08-17 2008-02-21 주식회사 하이닉스반도체 메탈퓨즈를 구비한 반도체소자의 제조 방법

Also Published As

Publication number Publication date
KR20020043805A (ko) 2002-06-12

Similar Documents

Publication Publication Date Title
JP2000150644A (ja) 半導体デバイスの製造方法
KR20030020240A (ko) 반도체 장치의 제조 방법 및 웨이퍼 구조체
KR100475136B1 (ko) 반도체 소자의 콘택 영역 형성 방법
JP4082812B2 (ja) 半導体装置の製造方法および多層配線構造の形成方法
KR100914450B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH0613346A (ja) 半導体装置の製造方法
KR100235959B1 (ko) 반도체소자의 금속배선 제조방법
KR100517910B1 (ko) 반도체소자의금속배선구조및그제조방법
KR100220796B1 (ko) 반도체 기판의 범프 에어리어 형성방법
KR20070034294A (ko) 듀얼 다마신 공정을 이용한 비아홀 형성방법
KR20030049563A (ko) 비아홀 형성방법
KR100290910B1 (ko) 반도체소자의 배선 형성방법
KR100688475B1 (ko) 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법
KR100342874B1 (ko) 이종 감광막을 이용한 콘택 형성방법
KR100282418B1 (ko) 반도체소자의 폴리머 제거 방법
KR0172553B1 (ko) 반도체 소자 제조방법
KR100607748B1 (ko) 반도체소자의 연결배선 제조 방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
JP2000269326A (ja) 半導体装置の製造方法
KR20030056793A (ko) 반도체 소자의 형성 방법
KR100309904B1 (ko) 반도체소자의금속배선제조방법
KR100763099B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR19990055784A (ko) 반도체 소자의 제조방법
KR19990055460A (ko) 반도체소자의 패드 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 16