KR100688475B1 - 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법 - Google Patents

텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100688475B1
KR100688475B1 KR1020000011239A KR20000011239A KR100688475B1 KR 100688475 B1 KR100688475 B1 KR 100688475B1 KR 1020000011239 A KR1020000011239 A KR 1020000011239A KR 20000011239 A KR20000011239 A KR 20000011239A KR 100688475 B1 KR100688475 B1 KR 100688475B1
Authority
KR
South Korea
Prior art keywords
film
fuse
tungsten
moisture absorption
insulating film
Prior art date
Application number
KR1020000011239A
Other languages
English (en)
Other versions
KR20010087492A (ko
Inventor
정규철
장성남
황덕성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000011239A priority Critical patent/KR100688475B1/ko
Publication of KR20010087492A publication Critical patent/KR20010087492A/ko
Application granted granted Critical
Publication of KR100688475B1 publication Critical patent/KR100688475B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명의 텅스텐 퓨즈 링크를 갖는 반도체 소자는, 반도체 기판 위에 절연막을 개재하여 형성된 텅스텐 퓨즈와, 이 텅스텐 퓨즈 위에 형성된 흡습 방지막과, 이 흡습 방지막 위에 형성된 금속간 절연막과, 이 금속간 절연막 위에 형성되되, 금속간 절연막 및 흡습 방지막을 관통하는 컨택을 통해 텅스텐 퓨즈와 연결되는 금속막 패턴, 및 이 금속막 패턴 위에서, 금속간 절연막의 일부를 노출시킴으로써 형성되는 퓨즈 윈도우를 갖는 보호막을 구비하는 것을 특징으로 한다.

Description

텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조 방법{Semiconductor device having tungsten fuse link and method for fabricating the same}
도 1은 종래의 텅스텐 퓨즈 링크를 갖는 반도체 소자를 나타내 보인 단면도이다.
도 2는 본 발명에 따른 텅스텐 퓨즈 링크를 갖는 반도체 소자를 나타내 보인 단면도이다.
도 3 내지 도 6은 본 발명에 따른 텅스텐 퓨즈 링크를 갖는 반도체 소자의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자를 제조하는 과정에서, 반도체 소자 내에는 결함을 갖는 단위 셀들이 발생되는 경우가 대부분이다. 이와 같이 결함을 갖는 단위 셀이 포함될 경우, 그 반도체 소자가 정상적으로 동작하지 않을 수도 있다.
따라서 이와 같은 문제를 해결하기 위한 방법으로서, 단위 셀들로 이루어진 메인 셀의 주변에 리던던시 셀(redundancy cell)을 형성하는 방법이 사용된다. 즉 반도체 소자가 제작된 후에 메인 셀의 동작 및 특성에 대한 평가를 하여 메인 셀 내의 단위 셀들 중에서 정상적인 동작 및 특성을 나타내는 단위 셀들과 비정상적인 동작 및 특성을 나타내는 단위 셀들을 구분한다. 구분이 끝나면, 비정상적인 동작 및 특성을 나타내는 단위 셀들의 퓨즈 링크들을 끊음으로써, 그 단위 셀들을 리던던시 셀들로 대체시킨다. 통상적으로 상기 퓨즈 링크들을 끊기 위하여 퓨즈 링크에 레이저 빔을 인가시키는 방법을 사용한다.
종래 상기 퓨즈 링크로는 금속 배선막 하부에 형성된 폴리실리콘막을 사용하였는데, 통상적으로 이 폴리실리콘막은 상기 금속 배선막과 텅스텐 컨택을 통하여 연결된다. 그리고 폴리실리콘막 상부의 층간 절연막은 레이저 빔이 폴리실리콘막을 끊을 수 있을 정도의 두께로 식각된다. 그러나 이와 같은 구조에서는 상기 식각된 층간 절연막 근처의 텅스텐 컨택이 외부의 습기 등에 의해 산화되는 현상이 발생되는 문제가 있다. 이와 같은 문제를 억제하기 위하여, 폴리실리콘막 대신에 폴리실리콘막보다 더 높이 배치되는 텅스텐막을 퓨즈로 이용하는 텅스텐 퓨즈 링크를 사용하는 경우도 있다.
도 1은 이와 같은 텅스텐 퓨즈 링크를 갖는 반도체 소자를 나타내 보인 단면도이다.
도 1에 도시된 바와 같이, 텅스텐 퓨즈(11)가 절연막(10) 상에 형성되어 있는데, 이 절연막(10)에 의해 반도체 기판(미도시)과 텅스텐 퓨즈(11)는 상호 절연된다. 텅스텐 퓨즈(11) 위에는 금속간 절연막(12)이 형성되고, 금속간 절연막(12) 위에는 금속막 패턴(13)이 형성된다. 이 금속막 패턴(13)은 금속간 절연막(12)을 관통하는 컨택에 의해 텅스텐 퓨즈(11)와 연결된다. 금속막 패턴(13) 및 금속간 절연막(12) 위에는 소자 전체의 보호를 위한 보호막(14)이 형성된다. 상부에 또 다른 금속 배선이 필요한 경우에는, 보호막(14) 대신에 또 다른 금속간 절연막이 형성될 수도 있다. 한편, 텅스텐 퓨즈(11)가 형성된 영역에서는 보호막(14) 및 금속간 절연막(12)의 일부가 식각되어 퓨즈 윈도우(fuse window)(15)가 형성되는데, 이 퓨즈 윈도우(15)는 레이저를 이용한 퓨징이 용이하도록 하기 위하여 형성되는 것이다.
그런데, 이와 같은 경우에도 퓨즈 윈도우(15)를 형성하는 식각 공정을 위해서는 별도의 마스크층이 필요하다는 문제가 있다. 별도의 마스크층을 사용하지 않기 위해서는 다른 식각 공정, 예컨대 패드 형성을 위한 식각 공정과 병행하여 퓨즈 윈도우(15)를 형성하여야 하는데, 이 경우 남아 있는 금속간 절연막(12)의 두께 조절이 어려워 그 두께가 얇은 경우에는 하부의 텅스텐 퓨즈(11)가 외부의 습기에 의해 산화되는 문제가 발생하고, 반대로 그 두께가 두꺼우면 텅스텐 퓨즈(11)가 끊어지지 않을 수 있다.
본 발명이 이루고자 하는 기술적 과제는 외부의 습기에 의한 산화가 발생되지 않는 텅스텐 퓨즈 링크를 갖는 반도체 소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 텅스텐 퓨즈 링크를 갖는 반도체 소자를 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 텅스텐 퓨즈 링크를 갖는 반도체 소자는, 반도체 기판 위에 절연막을 개재하여 형성된 텅스텐 퓨즈와, 상기 텅스텐 퓨즈 위에 형성된 흡습 방지막과, 상기 흡습 방지막 위에 형성된 금속간 절연막과, 상기 금속간 절연막 위에 형성되되, 상기 금속간 절연막 및 흡습 방지막을 관통하는 컨택을 통해 상기 텅스텐 퓨즈와 연결되는 금속막 패턴, 및 상기 금속막 패턴 위에서, 상기 금속간 절연막의 일부를 노출시킴으로써 형성되는 퓨즈 위도우를 갖는 보호막을 구비하는 것을 특징으로 한다.
상기 흡습 방지막은 질화막인 것이 바람직하다.
본 발명에 있어서, 상기 금속간 절연막 위에 형성된 난반사 방지막을 더 구비할 수도 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 텅스텐 퓨즈 링크를 갖는 반도체 소자의 제조 방법은, 반도체 기판 위에 절연막을 개재하여 텅스텐 퓨즈를 형성하는 단계와, 상기 텅스텐 퓨즈 위에 흡습 방지막, 금속간 절연막 및 난반사 방지막을 순차적으로 형성하는 단계와, 소정의 제1 마스크막 패턴을 식각 마스크로 사용하여 상기 난반사 방지막, 금속간 절연막 및 흡습 방지막을 관통하여 상기 턴스텐 퓨즈의 일부 표면을 노출시키는 컨택 홀을 형성하는 단계와, 상기 난반사 방지막 위에 금속막을 형성하되, 상기 컨택 홀이 완전히 채워져서 상기 금속막이 상기 텅스텐 퓨즈와 연결되도록 하는 단계와, 상기 금속막을 패터닝하여 상기 난반사 방지막의 일부를 노출시키는 금속막 패턴을 형성하는 단계와, 상기 금 속막 패턴 및 난반사 방지막 위에 보호막을 형성하는 단계, 및 소정의 제2 마스크막 패턴을 식각 마스크로 사용하여 상기 난반사 방지막의 일부 표면을 노출시키는 퓨즈 윈도우를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 흡습 방지막으로는 질화막을 사용하는 것이 바람직하다.
상기 제1 및 제2 마스크막 패턴은 리스그라피법을 이용하여 형성된 포토레지스트막 패턴인 것이 바람직하다.
이하 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명에 따른 텅스텐 퓨즈 링크를 갖는 반도체 소자를 나타내 보인 단면도이다.
도 2에 도시된 바와 같이, 텅스텐 퓨즈(110)가 절연막(100) 상에 형성되는데, 이 절연막(100)에 의해 반도체 기판(미도시)과 텅스텐 퓨즈(110)는 상호 절연된다. 따라서 상기 절연막(100)은 반도체 기판(미도시)과 텅스텐 퓨즈(110) 사이를 완전히 절연시킬 수 있을 정도의 두께이어야 한다. 텅스텐 퓨즈(110) 위에는 흡습 방지막, 예컨대 실리콘 질화막(120), 금속간 절연막 및 난반사 방지막(140)이 순차적으로 형성된다. 상기 금속간 절연막(130)은 산화막일 수 있다. 상기 난반사 방지막(140)은 ARL(Anti Reflect Layer)과 ARC(Anti Reflect Coating)를 순차적으로 적층하여 형성할 수 있다.
난반사 방지막(140) 위에는 금속 배선막 패턴(150)이 형성된다. 이 금속막 패턴(150)은 난반사 방지막(140), 금속간 절연막(130) 및 실리콘 질화막(120)을 관 통하는 컨택에 의해 텅스텐 퓨즈(110)와 연결된다. 금속막 패턴(150) 및 난반사 방지막(140) 위에는 소자 전체의 보호를 위한 보호막(160)이 형성된다. 상부에 또 다른 금속 배선이 필요한 경우에는, 보호막(160) 대신에 또 다른 금속간 절연막이 형성될 수도 있다. 한편, 텅스텐 퓨즈(110)가 형성된 영역에서는 보호막(160)이 제거되어 난반사 방지막(140)을 노출시키는 퓨즈 윈도우(170)가 형성되는데, 이 퓨즈 윈도우(170)는 레이저를 이용한 퓨징이 용이하도록 하기 위하여 형성되는 것이다.
이와 같은 구조의 반도체 소자에서 퓨즈 윈도우(170)를 형성하기 위한 식각 공정을 수행하더라도, 텅스텐 퓨즈(110) 위에 실리콘 질화막(120)이 있으므로 외부에 습기에 대하여 산화가 일어나지 않는다.
도 3 내지 도 6은 본 발명에 따른 텅스텐 퓨즈 링크를 갖는 반도체 소자의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 3을 참조하면, 트랜지스터 등의 하부 구조물이 형성된 반도체 기판(미도시) 위에 절연막(100)을 형성한 다음, 그 위에 텅스텐 퓨즈(110)를 형성한다. 그리고 텅스텐 퓨즈(100) 위에 질화막(120), 금속간 절연막(130) 및 난반사 방지막(140)을 순차적으로 형성한다. 상기 실리콘 질화막(120)은 하부의 텅스텐 퓨즈(11)가 외부의 습기에 의해 산화되는 것을 방지하기 위한 것이다. 상기 실리콘 질화막(120)은 화학 기상 증착법 또는 스퍼터링법을 사용하여 형성시킬 수 있으나, 이에 한정되는 것은 아니다. 금속간 절연막(130)은 실리콘 산화막을 사용하여 형성할 수 있다. 그리고 난반사 방지막(140)은 금속간 절연막(130) 위에 ARL 및 ARC를 순차적으로 적층하여 형성할 수 있다.
다음에 도 4를 참조하면, 난반사 방지막(140) 위에 포토레지스트막을 형성한다. 포토레지스트막을 형성한 후에는, 통상의 리소그라피법을 사용한 노광 및 현상을 수행하여 포토레지스트막 패턴(PR)을 형성한다. 상기 노광시에 난반사 방지막(140)에 의해 광의 난반사가 방지되므로 원하는 포토레지스트막 패턴(PR) 프로파일을 얻들 수 있다. 상기 포토레지스트막 패턴(PR)은 난반사 방지막(140)의 일부 표면들을 노출시키는 개구부(210)들을 갖는다. 이어서 상기 포토레지스트막 패턴(PR)을 식각 마스크로 하여 텅스텐 퓨즈(110)의 일부 표면들이 노출되도록 난반사 방지막(140), 금속간 절연막(130) 및 실리콘 질화막(120)의 일부를 순차적으로 식각한다. 그러면 텅스텐 퓨즈(110)의 일부 표면들이 노출되는 컨택 홀이 형성된다.
다음에 상기 포토레지스트막 패턴(도 4의 PR)을 제거한 후에, 도 5에 도시된 바와 같이, 상기 컨택 홀이 완전히 채워지도록 전면에 금속막(150')을 형성한다. 그리고 상기 금속막(150') 위에 포토레지스트막 패턴(PR)을 형성한다. 상기 포토레지스트막 패턴(PR)은 금속막(150')의 일부 표면들을 노출시키는 개구부(220)를 갖는다. 이어서, 상기 포토레지스트막 패턴(도 5의 PR)을 식각 마스크로 하여 상기 금속막(150')의 노출 부분을 식각한다. 그러면, 난반사 방지막(140)이 식각 저지막으로서의 역할을 수행하므로, 난반사 방지막(140)의 일부 표면이 노출되는 한편, 금속막 패턴(도 6의 150)이 형성된다. 이어서 상기 포토레지스트막 패턴(도 5의 PR)을 제거한다.
다음에 도 6에 도시된 바와 같이, 상기 금속막 패턴(150)이 형성되면, 전면에 보호막(160)을 형성한다. 상부에 다른 금속 배선막이 존재하는 경우, 상기 보호막(160) 대신에 다른 금속간 절연막을 형성시킬 수도 있다. 다음에 보호막(160)에 포토레지스트막 패턴(PR)을 형성한다. 이 포토레지스트막 패턴(PR)은 퓨즈 위도우가 만들어질 부분의 보호막(160)을 노출시키는 개구부(230)를 갖는다.
다음에 상기 포토레지스트막 패턴(PR)을 식각 마스크로 하여 상기 보호막(160)의 노출 부분을 제거한다. 이 경우에도, 난반사 방지막(140)이 식각 저지막으로서의 역할을 수행하므로, 난반사 방지막(140)의 일부 표면이 노출되는 한편, 퓨즈 윈도우가 형성된다. 이어서 상기 포토레지스트막 패턴(PR)을 제거하면, 도 2에 도시된 바와 같이, 텅스텐 퓨즈 링크를 갖고, 그 위에 퓨즈 윈도우(170)가 형성된 반도체 소자가 만들어진다.
이상의 설명에서와 같이, 본 발명에 따른 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조 방법에 의하면, 텅스텐 퓨즈 위에 실리콘 질화막 및 금속간 절연막이 순차적으로 적층된 구조를 가지므로 퓨즈 윈도우가 만들어진 후에도 외부의 습기에 의해 텅스텐 퓨즈가 산화되는 현상을 방지할 수 있다. 또한 금속간 절연막 위에 난반사 방지막을 형성하므로, 노광 공정시에 원하는 프로파일의 포토레지스트막 패턴을 얻을 수 있으며, 식각 공정시에 상기 난반사 방지막이 식각 저지막으로서 이용될 수 있으므로 식각되어 잔존하는 막들의 정확한 두께 조절이 가능하다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

Claims (6)

  1. 반도체 기판 위에 절연막을 개재하여 형성된 텅스텐 퓨즈;
    상기 텅스텐 퓨즈 위에 형성된 흡습 방지막;
    상기 흡습 방지막 위에 형성된 금속간 절연막;
    상기 금속간 절연막 위에 형성되되, 상기 금속간 절연막 및 흡습 방지막을 관통하는 컨택을 통해 상기 텅스텐 퓨즈와 연결되는 금속막 패턴; 및
    상기 금속막 패턴 위에서, 상기 금속간 절연막의 일부를 노출시킴으로써 형성되는 퓨즈 윈도우를 갖는 보호막을 구비하는 것을 특징으로 하는 텅스턴 퓨즈 링크를 갖는 반도체 소자.
  2. 제1항에 있어서,
    상기 흡습 방지막은 질화막인 것을 특징으로 하는 텅스텐 퓨즈 링크를 갖는 반도체 소자.
  3. 제1항에 있어서,
    상기 금속간 절연막 위에 형성된 난반사 방지막을 더 구비하는 것을 특징으로 하는 텅스텐 퓨즈 링크를 갖는 반도체 소자.
  4. 반도체 기판 위에 절연막을 개재하여 텅스텐 퓨즈를 형성하는 단계;
    상기 텅스텐 퓨즈 위에 흡습 방지막, 금속간 절연막 및 난반사 방지막을 순차적으로 형성하는 단계:
    소정의 제1 마스크막 패턴을 식각 마스크로 사용하여 상기 난반사 방지막, 금속간 절연막 및 흡습 방지막을 관통하여 상기 턴스텐 퓨즈의 일부 표면을 노출시키는 컨택 홀을 형성하는 단계;
    상기 난반사 방지막 위에 금속막을 형성하되, 상기 컨택 홀이 완전히 채워져서 상기 금속막이 상기 텅스텐 퓨즈와 연결되도록 하는 단계;
    상기 금속막을 패터닝하여 상기 난반사 방지막의 일부를 노출시키는 금속막 패턴을 형성하는 단계;
    상기 금속막 패턴 및 난반사 방지막 위에 보호막을 형성하는 단계; 및
    소정의 제2 마스크막 패턴을 식각 마스크로 사용하여 상기 난반사 방지막의 일부 표면을 노출시키는 퓨즈 윈도우를 형성하는 단계를 포함하는 것을 특징으로 하는 텅스텐 퓨즈 링크를 갖는 반도체 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 흡습 방지막으로는 질화막을 사용하는 것을 특징으로 하는 텅스텐 퓨즈 링크를 갖는 반도체 소자의 제조 방법.
  6. 제4항에 있어서,
    상기 제1 및 제2 마스크막 패턴은 리스그라피법을 이용하여 형성된 포토레지스트막 패턴인 것을 특징으로 하는 텅스텐 퓨즈 링크를 갖는 반도체 소자의 제조 방법.
KR1020000011239A 2000-03-07 2000-03-07 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법 KR100688475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000011239A KR100688475B1 (ko) 2000-03-07 2000-03-07 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000011239A KR100688475B1 (ko) 2000-03-07 2000-03-07 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010087492A KR20010087492A (ko) 2001-09-21
KR100688475B1 true KR100688475B1 (ko) 2007-03-08

Family

ID=19652809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011239A KR100688475B1 (ko) 2000-03-07 2000-03-07 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100688475B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192823B2 (en) 2015-09-08 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011974A (ko) * 1997-07-26 1999-02-18 윤종용 반도체장치의 퓨즈 제조방법 및 퓨즈를 가진 반도체장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011974A (ko) * 1997-07-26 1999-02-18 윤종용 반도체장치의 퓨즈 제조방법 및 퓨즈를 가진 반도체장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990011974 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192823B2 (en) 2015-09-08 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20010087492A (ko) 2001-09-21

Similar Documents

Publication Publication Date Title
JP2000150644A (ja) 半導体デバイスの製造方法
KR100258168B1 (ko) 퓨즈 절단을 위한 개구부를 가지는 반도체 장치
JPH09139431A (ja) 半導体装置とその製造方法
KR100688475B1 (ko) 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법
KR20040013613A (ko) 반도체 장치의 제조에서 콘택 형성 방법
US10892163B2 (en) Semiconductor device with side wall protection film for bond pad and wiring
US6096579A (en) Method for controlling the thickness of a passivation layer on a semiconductor device
JPH118305A (ja) 半導体装置およびその製造方法
US6200886B1 (en) Fabricating process for polysilicon gate
JPH0352254A (ja) Ｍｏｓ型半導体装置およびその製造方法
KR100475136B1 (ko) 반도체 소자의 콘택 영역 형성 방법
KR100267778B1 (ko) 반도체소자의 패드 형성방법
KR100356791B1 (ko) 반도체 소자의 퓨즈 형성 방법
KR20030050790A (ko) 반도체 패드 영역 및 퓨즈 영역 형성방법
KR100290910B1 (ko) 반도체소자의 배선 형성방법
KR100718803B1 (ko) 반도체 소자의 제조 방법
KR100257767B1 (ko) 반도체 장치 제조 방법
KR20030048870A (ko) 반도체 장치 제조 방법
KR100763099B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0137619B1 (ko) 반도체 장치 제조 방법
KR20020054888A (ko) 퓨즈를 포함하는 반도체 장치를 제조하는 방법
KR100604779B1 (ko) 자기정렬 콘택을 구비하는 반도체 장치 및 그 제조방법
KR20030049563A (ko) 비아홀 형성방법
KR100734695B1 (ko) 반도체 소자의 콘택홀 제조방법
KR100458472B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee