JPH118305A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH118305A
JPH118305A JP9156724A JP15672497A JPH118305A JP H118305 A JPH118305 A JP H118305A JP 9156724 A JP9156724 A JP 9156724A JP 15672497 A JP15672497 A JP 15672497A JP H118305 A JPH118305 A JP H118305A
Authority
JP
Japan
Prior art keywords
opening
layer
semiconductor device
film
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9156724A
Other languages
English (en)
Inventor
Takahiro Kawasaki
孝博 河崎
Shigeru Harada
繁 原田
Hiroshi Tobimatsu
博 飛松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP9156724A priority Critical patent/JPH118305A/ja
Priority to TW086115858A priority patent/TW356586B/zh
Priority to DE19750896A priority patent/DE19750896B4/de
Priority to US08/985,218 priority patent/US6046488A/en
Publication of JPH118305A publication Critical patent/JPH118305A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 製造プロセスを簡略化しながら微細な構造の
形成が容易な半導体装置およびその製造方法を提供す
る。 【解決手段】 半導体装置において、第１の開口部１０
０を形成するためのエッチングにおけるマスクとして、
導電層６ａ、６ｂを用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、より特定的には、導電層を備える
半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来、製造プロセスにおける欠陥の発生
による半導体装置の歩留りの低下を防止するため、冗長
回路を予め設けておき、検査によって欠陥が発生した回
路を冗長回路に切換える欠陥救済方法が行なわれてい
る。この救済方法において、欠陥が発生した回路から冗
長回路に切換える際、冗長回路への切換用配線（ヒュー
ズ）をレーザビームの照射により溶断する方法（レーザ
ヒューズ方式）が用いられる。図１６は、従来のレーザ
ヒューズ方式を実施するためのヒューズ層を備える半導
体装置の、ヒューズ部分およびその近傍を示した断面構
造図である。図１６を参照して、従来のヒューズ層を備
える半導体装置は、半導体基板１０１と、ヒューズ層と
なる第１の配線層１０２と、第１および第２の層間絶縁
膜１０３、１０５と、第２の配線層１０４ａ、１０４ｂ
と、第３の配線層１０６ａ、１０６ｂと、パッシベーシ
ョン膜１０７と、バッファコート膜１０８と、開口部７
００とを備えている。
【０００３】半導体基板１０１の表面上に、ヒューズ層
となる第１の配線層１０２が形成されている。第１の配
線層１０２を覆うように、第１の層間絶縁膜１０３が形
成されている。第１の層間絶縁膜１０３上には、第２の
配線層１０４ａ、１０４ｂが形成されている。第１の層
間絶縁膜１０３と第２の配線層１０４ａ、１０４ｂとの
上には、第２の層間絶縁膜１０５が形成されている。第
２の層間絶縁膜１０５の、第２の配線層１０４ａ、１０
４ｂ上に位置する領域には、スルーホール５００、６０
０が形成されている。スルーホール５００、６００にお
いて第２の配線層１０４ａ、１０４ｂと接触するととも
に、第２の層間絶縁膜１０５上に延びるように、第３の
配線層１０６ａ、１０６ｂが形成されている。第３の配
線層１０６ａ、１０６ｂと第２の層間絶縁膜１０５との
上には、パッシベーション膜１０７が形成されている。
パッシベーション膜１０７上には、バッファコート膜１
０８が形成されている。バッファコート膜１０８とパッ
シベーション膜１０７と第２の層間絶縁膜１０５と第１
の層間絶縁膜１０３との一部を除去することにより開口
部７００が形成されている。開口部７００の幅Ｌは１０
μｍ程度である。
【０００４】ここで、ヒューズ層となる第１の配線層１
０２は、欠陥が発生した回路から冗長回路への切換を行
なう際、外部からのレーザ照射により溶断される。この
レーザ照射の際、第１の配線層１０２上に位置する第１
および第２の層間絶縁膜１０３、１０５などの膜厚が厚
いと、照射されたレーザが第１の配線層１０２に到達で
きないため、第１の配線層１０２の溶断ができない場合
がある。そのため、開口部７００のような構造を形成
し、ヒューズ層である第１の配線層１０２の溶断される
部分上に位置する第２の層間絶縁膜１０５を全て除去す
るとともに、第１の層間絶縁膜１０３の膜厚を薄くする
必要がある。
【０００５】図１７〜２０は、図１６に示した従来のヒ
ューズ層を備える半導体装置の製造プロセスを説明する
ための断面構造図である。
【０００６】図１７〜２２を参照して、図１６に示した
従来のヒューズ層を備える半導体装置の製造プロセスに
ついて説明する。
【０００７】まず、図１７に示すように、半導体基板１
０１の表面上に、ヒューズ層となる第１の配線層１０２
を形成する。第１の配線層１０２を覆うように、第１の
層間絶縁膜１０３を形成する。第１の層間絶縁膜１０３
上に、第２の配線層１０４ａ、１０４ｂを形成する。第
２の配線層１０４ａ、１０４ｂと第１の層間絶縁膜１０
３との上に、第２の層間絶縁膜１０５を形成する。そし
て、第２の層間絶縁膜１０５上にレジストパターン（図
示せず）を形成する。このレジストパターンをマスクと
して、第２の層間絶縁膜１０５の一部をエッチングによ
り除去することにより、スルーホール５００、６００を
形成する。その後、上記レジストパターンを除去する。
そして、スルーホール５００、６００において第２の配
線層１０４ａ、１０４ｂと接触するとともに第２の層間
絶縁膜１０５の上面に沿って延びるように第３の配線層
１０６ａ、１０６ｂを形成する。そして、第３の配線層
１０６ａ、１０６ｂ上と第２の層間絶縁膜１０５上とに
レジストパターン１１１を形成する。
【０００８】次に、レジストパターン１１１をマスクと
して、第１および第２の層間絶縁膜１０３、１０５の一
部を異方性エッチングにより除去することにより、図１
８に示すような、開口部３００を形成する。その後、レ
ジストパターン１１１（図１７参照）を除去する。
【０００９】次に、図１９に示すように、第２の配線層
１０６ａ、１０６ｂ上と第２層間絶縁膜１０５上と開口
部３００の内部とにパッシベーション膜１０７を形成す
る。このパッシベーション膜１０７上にレジストパター
ン１１２を形成する。
【００１０】次に、レジストパターン１１２をマスクと
して、開口部３００の内部のパッシベーション膜１０７
を異方性エッチングにより除去する。その後、レジスト
パターン１１２を除去する。このようにして、図２０に
示すような構造を得る。
【００１１】次に、図２１に示すように、パッシベーシ
ョン膜１０７上と開口部３００の内部とに感光性ポリイ
ミド樹脂からなるバッファコート膜１０８を形成する。
このバッファコート膜１０８は、後述するように熱処理
を実施して最終形態へと変化させるが、その際、膜厚が
減少する。そのため、熱処理後にも必要な膜厚を確保す
るため、バッファコート膜１０８の膜厚は、１０〜２０
μｍとする必要がある。
【００１２】次に、図２２に示すように、バッファコー
ト膜１０８にマスクパターンを露光した後、現像処理を
行なうことにより、開口部３００（図１８参照）上に位
置するバッファコート膜１０８の部分を除去する。この
ようにして、開口部７００を形成する。
【００１３】その後、熱処理を実施し、バッファコート
膜１０８を最終形態へと変化させ、図１６に示すような
構造を得る。
【００１４】このように、従来のヒューズ層を備える半
導体装置は製造されていた。しかし、図１７〜２２に示
した従来のヒューズ層を備えた半導体装置の製造プロセ
スでは、所定の構造を得るために、第１および第２の層
間絶縁膜１０３、１０５と、パッシベーション膜１０７
と、バッファコート膜１０８とについてそれぞれパター
ニングが必要である。そのため、製造工程数が多くな
り、製造コストが上昇するなどの問題が発生していた。
【００１５】このような問題に対する対策として、従
来、図２３〜２５に示すような製造プロセスが提案され
ている。
【００１６】図２３〜２５を参照して、以下に従来の提
案されたヒューズ層を備える半導体装置の製造プロセス
を説明する。
【００１７】まず、開口部３００（図１８参照）を形成
する工程までは、図１７と１８とに示した従来の製造プ
ロセスと同様である。そして、図２３に示すように、第
３の配線層１０６ａ、１０６ｂ上と第２の層間絶縁膜１
０５上と開口部３００の内部とにパッシベーション膜１
０７を形成する。パッシベーション膜１０７上に、感光
性ポリイミド樹脂からなるバッファコート膜１０８を、
１０〜２０μｍ程度の膜厚を有するように形成する。
【００１８】次に、図２４に示すように、バッファコー
ト膜１０８にマスクパターンを露光した後、現像処理を
行なうことにより、開口部３００上の領域に位置するバ
ッファコート膜１０８を除去する。
【００１９】次に、バッファコート膜１０８をマスクと
して、開口部３００（図２４参照）の内部に位置するパ
ッシベーション膜１０７を異方性エッチングにより除去
することにより、図２５に示すような開口部７００を形
成する。ここで、この提案されたヒューズ層を備える半
導体装置の製造プロセスでは、開口部３００の内部に位
置するパッシベーション膜１０７を除去するための異方
性エッチングにおいて、バッファコート膜１０８をマス
クとして用いているので、上記異方性エッチングのため
のマスクパターンの形成および除去を行なう必要はな
い。その結果、図１７〜２２に示した製造プロセスより
パターニングの回数を削減することができ、それによ
り、製造プロセスを簡略化することができる。
【００２０】その後、熱処理を実施し、バッファコート
膜１０８を最終形態へと変化させ、図１６に示すような
構造を得る。
【００２１】
【発明が解決しようとする課題】上記のように、図２３
〜２５に示した従来の提案されたヒューズ層を備える半
導体装置の製造プロセスでは、開口部３００（図２４参
照）の内部に位置するパッシベーション膜１０７を除去
するための異方性エッチングにおいて、バッファコート
膜１０８をマスクとして用いている。しかし、このバッ
ファコート膜１０８は、前述したように１０〜２０μｍ
程度の膜厚を有するように形成する必要がある。一方、
ヒューズ層となる第１の配線層１０２上の開口部７００
（図１６参照）の幅Ｌは前述したように１０μｍ程度で
ある。そのため、このような開口部７００の微細な構造
に対応して、図２４に示したようなバッファコート膜１
０８の加工を行なう場合、バッファコート膜１０８の膜
厚が厚いことに起因して、アスペクト比が大きくなるた
め、図２６に示すようにパターンの未形成が不完全にな
ったり、パターンが形成できてもその寸法がばらつくな
どといった問題が発生していた。ここで、アスペクト比
とは、開口部の幅と深さとの比であり、開口部の幅が同
一の場合、開口部の深さが深くなるほど大きな値を示
す。また、図２６は、図２４に示した製造プロセスにお
いて、バッファコート膜１０８のパターン形成が不完全
となった場合を示す断面構造図である。そして、このよ
うな問題のため、図２３〜２５に示した従来の提案され
たヒューズ層を備える半導体装置の製造プロセスを実際
に使用することは困難であった。
【００２２】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の１つの目的は、
製造プロセスを簡略化しながら微細な構造の形成が容易
な半導体装置を提供することである。
【００２３】この発明のもう１つの目的は、製造プロセ
スを簡略化しながら微細な構造の形成が容易な半導体装
置の製造方法を提供することである。
【００２４】
【課題を解決するための手段】請求項１における半導体
装置は、第１の導電層と、少なくとも１つの絶縁層と、
第２の導電層と、第１の開口部とを備えている。この絶
縁層は、第１の導電層を覆うように形成されている。第
２の導電層は、絶縁層上に形成されている。第１の開口
部は、第１の導電層上に、絶縁層の一部を介在して形成
されている。この第１の開口部の側面は、第２の導電層
の側面と、上記絶縁層の側面とを含むように形成されて
いる。請求項１に記載の発明では、このように、第１の
開口部の側面を、第２の導電層の側面と絶縁層の側面と
を含むように形成することにより、上記第１の開口部の
形成のためのエッチングの際、第２の導電層をマスクと
して使用できる。このため、第１の開口部を形成するた
めのエッチングのみに用いるレジストパターンを形成す
る必要がなく、その結果、製造工程数を削減することが
できる。また、第１の開口部は第２の導電層をマスクと
して形成されるので、膜厚の厚いバッファコート膜など
の保護膜を第１の開口部形成のためのマスクとする必要
がない。したがって、容易に微細な第１の開口部を形成
することができる。
【００２５】請求項２における半導体装置は、請求項１
の構成において、第１の保護膜と、第２の保護膜と、第
２の開口部とをさらに備えている。第１の保護膜は、上
記第２の導電層上に形成されている。第２の保護膜は、
第１の保護膜上に形成されている。第２の開口部は、上
記第１の開口部上に位置する領域に形成されている。ま
た、第２の開口部は、第１の開口部の幅の大きさ以上の
大きさの幅を有するように形成されている。この第２の
開口部の側面は、第１の保護膜の側面と、第２の保護膜
の側面とを含むように形成されている。請求項２に記載
の発明では、このように、第２の開口部の側面を、第１
および第２の保護膜の側面を含むように形成することに
より、第２の開口部の形成のために第１の保護膜をエッ
チングする際、第２の保護膜をマスクとして使用でき
る。このため、第２の開口部を形成するために、第１の
保護膜の一部を除去するエッチングにのみ用いるレジス
トパターンを形成する必要がない。その結果、製造工程
数を削減することができる。
【００２６】また、第２の保護膜を第１の保護膜のエッ
チングに用いるマスクとして使用し、上記第２の導電層
を第１の開口部を形成するためのエッチングに用いるマ
スクとして使用することで、第１の開口部と第２の開口
部とを連続的に形成することができる。その結果、さら
に工程数を削減することが可能となる。さらに、第１の
開口部の幅は第２の導電層のパターンにより決定される
ため、第２の開口部の幅の大きさを第１の開口部の幅の
大きさよりも大きくすることが可能となる。そのため、
後述する製造プロセスにおいて、アスペクト比が十分低
減できる程度に第２の開口部の径を大きくすることが可
能となる。その結果、第１および第２の開口部を形成す
る工程において、パターンの未形成やエッチング残りと
いった不良の発生を防止することが可能となり、容易に
微細な構造を形成することができる。
【００２７】請求項３における半導体装置は、請求項１
または２の構成において、第１の導電層がヒューズ層で
ある。ヒューズ層上の領域に位置する第１の開口部の幅
は、１０μｍ程度であり、半導体装置における構造の中
でも、特に微細な加工を要求される。そのため、従来よ
りこの加工工程においては、パターンの未形成やエッチ
ング残りなどの不良の発生が問題となっていた。このた
め、製造工程数を削減し、かつ、容易に微細な構造を形
成することができる本発明が特に有効である。
【００２８】請求項４における半導体装置は、請求項１
〜３のいずれか１項の構成において、第２の導電層がガ
ードリングである。ここで、ガードリングとは、開口部
のように半導体素子に対する保護膜の厚みが十分でない
ような領域において、ナトリウムイオンなどの汚染物質
をトラップし、半導体素子領域への不純物質の侵入を防
止するために設置される導電体である。請求項４に記載
の発明では、このように、第２の導電体をガードリング
とするので、第１および第２の開口部における不純物質
の半導体素子領域への侵入を防止することができる。そ
の結果、半導体装置の誤動作などの不良の発生を防止す
ることが可能となる。
【００２９】請求項５における半導体装置の製造方法で
は、第１の導電層を形成した後、第１の導電層上に、少
なくとも１つの絶縁層を形成する。この絶縁層上に第２
の導電層を形成する。第２の導電層をマスクとして用い
たエッチングを行ない、絶縁層の一部を除去することに
より、第１の開口部を形成する。この第１の開口部は、
第１の導電層上の領域に、絶縁層のその他の一部を介在
して形成されている。そして、第１の開口部の側面は、
第２の導電層の側面と絶縁層の側面とを含んでいる。請
求項５に記載の発明では、このように、第１の開口部を
形成するためのエッチングの際のマスクとして、第２の
導電層を用いている。そのため、第１の開口部を形成す
るために用いるレジストパターンを形成する必要はな
い。その結果、製造工程数を削減することが可能とな
る。また、第１の開口部は第２の導電層をマスクとして
形成されるので、膜厚の厚いバッファコート膜などの保
護膜を第１の開口部形成のためのマスクとする必要がな
い。したがって、容易に微細な第１の開口部を形成する
ことができる。
【００３０】請求項６における半導体装置の製造方法で
は、請求項５の構成において、第２の導電層上に第１の
保護膜を形成する。第１の保護膜上に第２の保護膜を形
成する。第２の保護膜をマスクとして、第２の導電層上
に位置する領域に存在する第１の保護膜をエッチングに
より除去することにより、第２の開口部を形成する。こ
の第２の開口部は、第１の開口部の径と同等以上の径を
有するように形成する。そして、第１の開口部と、第２
の開口部とを、連続的に形成する。
【００３１】請求項６に記載の発明では、このように、
第１の保護膜をエッチングする際、第２の保護膜をマス
クとして使用する。このため、第１の保護膜の一部を除
去するエッチングにのみ用いるレジストパターンを形成
する必要はない。その結果、製造工程数を削減すること
ができる。また、第２の保護膜を第１の保護膜のエッチ
ングにおけるマスクとして使用し、上記第２の導電層を
第１の開口部を形成するためのエッチングにおけるマス
クとして使用することで、第１および第２の開口部を連
続的に形成することができる。その結果、さらに製造工
程数を削減することが可能となる。さらに、第１の開口
部の幅の大きさは第２の導電層のパターンにより決定さ
れるため、第２の開口部の幅の大きさを第１の開口部の
幅の大きさよりも大きくすることが可能となる。そのた
め、アスペクト比が十分低減できる程度に、第２の開口
部の幅を大きくすることが可能となる。その結果、第１
および第２の開口部を形成する工程において、パターン
の未形成やエッチング残りといった不良の発生を防止す
ることが可能となり、容易に微細な構造を形成すること
ができる。
【００３２】請求項７における半導体装置の製造方法で
は、請求項５の構成において、第１の開口部を形成した
後、第２の導電層上と第１の開口部の内部とに第１の保
護膜を形成する。第１の保護膜上に第２の保護膜を形成
する。第２の保護膜をマスクとして、第２の導電層上に
位置する第１の保護膜の一部をエッチングにより除去す
ることにより、第２の開口部を形成する。また、第２の
導電膜をマスクとして、第１の開口部の内部に位置する
第１の保護膜をエッチングにより除去する。ここで、第
２の開口部を形成する工程と、第１の開口部の内部に位
置する第１の保護膜を除去する工程とを、連続的に実施
する。
【００３３】請求項７に記載の発明では、このように、
第２の開口部の形成と、第１の開口部の内部に位置する
第１の保護膜の除去とを連続的に実施するので、その結
果、製造工程数を削減することが可能となる。また、第
１の開口部の内部に位置する第１の保護膜の除去のため
のエッチングに用いるマスクとして、第２の導電層を使
用するので、第２の開口部の幅の大きさは第１の開口部
の内部に存在する第１の保護膜を除去する工程には影響
を与えない。そのため、第２の開口部の幅の大きさを、
第１の開口部の幅の大きさよりも大きくすることが可能
となる。それにより、アスペクト比を十分低減できる程
度に、第２の開口部の幅を大きくすることが可能とな
る。その結果、第１の開口部の内部に位置する第１の保
護膜を除去する工程において、エッチング残りといった
不良の発生を防止することが可能となり、容易に微細な
構造を形成することができる。
【００３４】請求項８における半導体装置の製造方法で
は、請求項５〜７のいずれか１項の構成において、第１
の導電層がヒューズ層である。ヒューズ層上の領域に位
置する第１の開口部の幅の大きさは、通常１０μｍ程度
であり、半導体装置における構造の中でも、特に微細な
加工を要求される。そのため、従来よりこの加工工程に
おいては、パターンの未形成やエッチング残りなどの不
良の発生が問題となっていた。このため、製造プロセス
を簡略化し、かつ微細な構造の形成が容易である本発明
が特に有効である。
【００３５】請求項９における半導体装置の製造方法で
は、請求項５〜８のいずれか１項の構成において、第２
の導電層がガードリングである。このように、第２の導
電体をガードリングとするので、第１および第２の開口
部における不純物質の半導体素子領域への侵入を防止す
ることができる。その結果、半導体装置の誤動作などの
不良の発生を防止することが可能となる。
【００３６】
【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。
【００３７】（実施の形態１）図１は、本発明の実施の
形態１による、ヒューズ層を備える半導体装置の断面構
造図である。図１を参照して、本発明の実施の形態１に
よるヒューズ層を備える半導体装置は、半導体基板１
と、ヒューズ層となる第１の配線層２と、第１および第
２の層間絶縁膜３、５と、第２の配線層４ａ、４ｂと、
第３の配線層６ａ、６ｂと、パッシベーション膜７と、
バッファコート膜８と、第１の開口部１００および第２
の開口部２００からなる第３の開口部８００とを備えて
いる。
【００３８】半導体基板１上に、第１の配線層２が形成
されている。第１の配線層２上に、第１の層間絶縁膜３
が形成されている。第１の層間絶縁膜３上に、第２の配
線層４ａ、４ｂが形成されている。第１の層間絶縁膜３
と第２の配線層４ａ、４ｂとの上には、第２の層間絶縁
膜５が形成されている。第２の層間絶縁膜５の、第２の
配線層４ａ、４ｂの上に位置する領域には、スルーホー
ル５００、６００が形成されている。第２の層間絶縁膜
５上には、スルーホール５００、６００において第２の
配線層４ａ、４ｂと接触するように、第３の配線層６
ａ、６ｂが形成されている。第３の配線層６ａ、６ｂと
第２の層間絶縁膜５との上には、パッシベーション膜７
が形成されている。パッシベーション膜７上には、バッ
ファコート膜８が形成されている。第１の配線層２上の
所定領域には、第１の開口部１００が形成されている。
第１の開口部の上に位置する領域には、第２の開口部２
００が形成されている。そして、第１の開口部１００お
よび第２の開口部２００により、バッファコート膜８の
表面から第１の層間絶縁膜３にまで到達する第３の開口
部８００が構成されている。そして、第１の開口部１０
０の側面は、第３の配線層６ａ、６ｂの側面と、第１の
層間絶縁膜３の側面と、第２の層間絶縁膜５の側面とを
含んでいる。第２の開口部２００の側面は、パッシベー
ション膜７の側面と、バッファコート膜８の側面とを含
んでいる。
【００３９】このように、第１の開口部１００の側面
を、第２の配線層６ａ、６ｂの側面と、第１および第２
の層間絶縁膜３、５の側面とを含むように構成するの
で、後述する製造プロセスにおいて、上記第１の開口部
１００の形成のためのエッチングの際、第３の配線層６
ａ、６ｂをマスクとして使用することができる。このた
め、第１の開口部１００を形成するためのエッチングに
のみ用いるレジストパターンを形成する必要がない。そ
の結果、製造工程数を削減することが可能となる。ま
た、第２の開口部２００の側面は、パッシベーション膜
７の側面と、バッファコート膜８の側面とを含んでいる
ので、後述する製造プロセスにおいて、第２の開口部２
００の形成のためにパッシベーション膜７をエッチング
する際、バッファコート膜８をマスクとして使用でき
る。このため、第２の開口部２００を形成するために、
パッシベーション膜７の一部を除去するエッチングにの
み用いるレジストパターンを形成する必要がない。その
結果、製造工程数を削減することが可能となる。また、
バッファコート膜８をパッシベーション膜７のエッチン
グに用いるマスクとして使用し、第３の配線層６ａ、６
ｂを第１の開口部１００を形成するためのエッチングに
用いるマスクとして使用することで、第１の開口部１０
０と第２の開口部２００とを連続的に形成することがで
きる。その結果、さらに製造工程数を削減することが可
能となる。
【００４０】さらに、第１の開口部１００の幅Ｌは第３
の配線層６ａ、６ｂのパターンにより決定されるため、
第２の開口部２００の幅の大きさを第１の開口部１００
の幅Ｌよりも大きくすることが可能となる。そのため、
後述する製造プロセスにおいて、アスペクト比を十分低
減できる程度に、第２の開口部２００の幅を大きくする
ことが可能となる。その結果、第１の開口部１００と第
２の開口部２００とを形成する工程において、パターン
の未形成やエッチング残りといった不良の発生を防止す
ることが可能となる。これにより、容易に微細な構造を
形成することが可能となる。なお、図１０に示すよう
に、第１の開口部１００の側面を、第３の配線層６ａ、
６ｂの側面と、第２の層間絶縁膜５の側面とを含むよう
に形成しても、同様の効果が得られる。ここで図１０
は、本発明の実施の形態１によるヒューズ層を備える半
導体装置の変形例の断面構造図であり、第１の開口部１
００以外は、図１に示した実施の形態１によるヒューズ
層を備える半導体装置とほぼ同じ構造を備えている。
【００４１】図２〜７は、図１に示した本発明の実施の
形態１による、ヒューズ層を備える半導体装置の製造プ
ロセスを説明するための断面構造図である。
【００４２】図２〜７を参照して、以下に本発明の実施
の形態１による、ヒューズ層を備える半導体装置の製造
プロセスを説明する。
【００４３】まず、図２に示すように、半導体基板１上
に、ヒューズ層となる第１の配線層２を形成する。第１
の配線層２上に、第１の層間絶縁膜３を形成する。第１
の層間絶縁膜３上に、第２の配線層４ａ、４ｂを形成す
る。第２の配線層４ａ、４ｂと第１の層間絶縁膜３との
上に、第２の層間絶縁膜５を形成する。第２の層間絶縁
膜５の、第２の配線層４ａ、４ｂ上に位置する領域に、
スルーホール５００、６００を形成する。このスルーホ
ール５００、６００において、第２の配線層４ａ、４ｂ
と接触するように、金属層１０を形成する。金属層１０
の材料としては、アルミニウム、アルミニウム合金、タ
ングステンなどを用いる。
【００４４】次に、図３に示すように、金属層１０上に
レジストパターン９を形成する。このとき、後述する工
程において、第３の配線層６ａ、６ｂ（図１参照）を、
第１の開口部１００（図１参照）を形成するための異方
性エッチングにおけるマスクとして使用できるように、
レジストパターン９を形成する。
【００４５】次に、レジストパターン９をマスクとし
て、金属層１０の一部を異方性エッチングにより除去す
ることにより、第３の配線層６ａ、６ｂ（図１参照）を
形成する。その後、レジストパターン９を除去する。こ
のようにして、図４に示すような構造を得る。
【００４６】次に、図５に示すように、第３の配線層６
ａ、６ｂ上と第２の層間絶縁膜５上とにシリコン酸化膜
からなるパッシベーション膜７を形成する。パッシベー
ション膜７としては、シリコン窒化膜を用いてもよい。
パッシベーション膜７上に１０〜２０μｍ程度の膜厚を
有する感光性ポリイミド樹脂からなるバッファコート膜
８を形成する。バッファコート膜８としては、他の感光
性樹脂あるいはシリコン系樹脂を用いてもよい。
【００４７】次に、図６に示すように、バッファコート
膜８にマスクパターンを露光した後、現像処理を行なう
ことにより、第１の開口部１００（図１参照）上の領域
に位置するバッファコート膜８を除去する。
【００４８】次に、パッシベーション膜７に対するマス
クとしてバッファコート膜８を、第１および第２の層間
絶縁膜３、５に対するマスクとして第３の配線層６ａ、
６ｂをそれぞれ用いる異方性エッチングを行なう。これ
により、１回の異方性エッチングによって、図７に示す
ように、第１の開口部１００と第２の開口部２００とか
らなる第３の開口部８００を形成する。この異方性エッ
チングにおいて使用するガスとしては、ＣＨＦ3 、ＣＦ
4 、Ａｒ、Ｏ2 などを用いる。ここで、第１の開口部１
００を形成するためのマスクとして、第３の配線層６
ａ、６ｂを用いるので、第１の開口部１００を形成する
ために用いるレジストパターンを形成する必要がない。
また、第２の開口部２００を形成するためにパッシベー
ション膜７の一部を除去するためのマスクとして、バッ
ファコート膜８を用いるので、パッシベーション膜７の
一部を除去するためのマスクとして、レジストパターン
を形成する必要がない。さらに、バッファコート膜８と
第３の配線層６ａ、６ｂとをそれぞれマスクとして用い
るので、１回の異方性エッチングによって第１の開口部
１００と第２の開口部２００とを形成することが可能と
なる。その結果、製造工程数を削減することが可能とな
る。また、第１の開口部１００を形成するためのマスク
として第３の配線層６ａ、６ｂを用いるので、第１の開
口部１００の幅Ｌに関係なく、第２の開口部２００の幅
を大きくすることができる。そのため、第３の開口部８
００のアスペクト比を低減することが可能となる。
【００４９】その後、熱処理を実施し、バッファコート
膜８を最終形態へと変化させ、図１に示すような構造を
得る。ここで、この熱処理の際、上記異方性エッチング
においてバッファコート膜８の内部に侵入したフッ素な
どの不純物を、バッファコート膜８の内部より除去する
ことができる。そのため、上記不純物による半導体装置
の性能の劣化を防止することが可能となる。このように
して、本発明の実施の形態１によるヒューズ層を備える
半導体装置は製造される。
【００５０】なお、第２の配線層４ａ、４ｂと第３の配
線層６ａ、６ｂとを、たとえばアルミニウムからなるガ
ードリングとすれば、第３の開口部８００におけるナト
リウムイオンおよびカリウムイオンなどの不純物質の侵
入を防止することが可能となる。ここで、ガードリング
の材質としては、アルミニウム合金およびタングステン
などを用いてもよい。
【００５１】さらに、本発明の実施の形態１によるヒュ
ーズ層を備えた半導体装置の製造プロセスの変形例とし
ては、図８、９に示すような製造プロセスがある。以
下、図８、９を参照して、本発明の実施の形態１による
ヒューズ層を備える半導体装置の製造プロセスの変形例
を説明する。
【００５２】まず、バッファコート膜８（図５参照）を
形成する工程までは、図２〜５に示した実施の形態１に
よる製造プロセスと同様である。その後、熱処理を実施
し、バッファコート膜８を最終形態とすることにより、
図８に示すような構造を得る。このように、第３の開口
部８００（図１参照）を形成する前に、バッファコート
膜８を最終形態にするための熱処理を行なうので、バッ
ファコート膜８の強度が向上するとともに、パッシベー
ション膜７との密着性も向上し、その結果、マスクとし
ての性質が向上する。
【００５３】次に、バッファコート膜８上にレジストパ
ターン（図示せず）を形成した後、このレジストパター
ンをマスクとして異方性エッチングを行ない、開口部１
００（図１参照）上の領域に位置するバッファコート膜
８を除去することにより、図９に示すような構造を得
る。
【００５４】その後、パッシベーション膜７に対するマ
スクとしてバッファコート膜８を、第１および第２の層
間絶縁膜３、５に対するマスクとして第３の配線層６
ａ、６ｂをそれぞれ用いる異方性エッチングを行なう。
これにより、１回の異方性エッチングにより開口部８０
０（図１参照）を形成することができる。このようにし
て、図１に示すようなヒューズ層を備える半導体装置を
製造する。
【００５５】（実施の形態２）図１１は、本発明の実施
の形態２によるヒューズ層を備える半導体装置の断面構
造図である。図１１を参照して、本発明の実施の形態２
によるヒューズ層を備える半導体装置は、図１に示した
本発明の実施の形態１によるヒューズ層を備える半導体
装置と同様の構造を備えている。
【００５６】図１２〜１５は、図１１に示した本発明の
実施の形態２による、ヒューズ層を備える半導体装置の
製造プロセスを説明するための断面構造図である。
【００５７】図１２〜１５を参照して、以下に本発明の
実施の形態２によるヒューズ層を備える半導体装置の製
造方法を説明する。
【００５８】まず、第３の配線層６ａ、６ｂを形成する
工程までは、図２〜４に示した実施の形態１による製造
プロセスと同様である。この第３の配線層６ａ、６ｂを
マスクとして、第１および第２の層間絶縁膜３、５の一
部を異方性エッチングにより除去することにより、第１
の開口部１００を形成する。このようにして、図１２に
示すような構造を得る。ここで、第１の開口部１００を
形成するためのマスクとして、第３の配線層６ａ、６ｂ
を用いるので、第１の開口部１００を形成するために用
いるレジストパターンを形成する必要がない。
【００５９】次に、図１３に示すように、第３の配線層
６ａ、６ｂ上と、第２の層間絶縁膜５上と、第１の開口
部１００の内部とにパッシベーション膜７を形成する。
【００６０】次に、パッシベーション膜７上に感光性の
ポリイミド樹脂からなるバッファコート膜８を形成す
る。そして、バッファコート膜８にマスクパターンを露
光した後、現像処理を行なうことにより、第１の開口部
１００（図１３参照）上の領域に位置するバッファコー
ト膜８を除去する。このようにして、図１４に示すよう
な構造を得る。
【００６１】次に、バッファコート膜８をマスクとし
て、第３の配線層６ａ、６ｂ上に位置するパッシベーシ
ョン膜７の一部を異方性エッチングにより除去する。こ
れにより、第２の開口部２００を形成する。また、この
異方性エッチングにおいて、第３の配線層６ａ、６ｂを
マスクとして用い、第１の開口部１００の内部に位置す
るパッシベーション膜７を除去する。このようにして、
図１５に示すような構造を得る。このように、第２の開
口部２００の形成と、第１の開口部１００の内部に位置
するパッシベーション膜７の除去とを連続的に実施する
ことができるので、その結果、製造工程数を削減するこ
とが可能となる。
【００６２】また、第１の開口部１００の内部に位置す
るパッシベーション膜７を除去するためのマスクとして
第３の配線層６ａ、６ｂを用いるので、第１の開口部１
００の幅Ｌの大きさと無関係に第２の開口部２００の幅
の大きさを設定できる。そのため、第２の開口部２００
の幅の大きさを第１の開口部１００の幅Ｌより大きく設
定することが可能となり、第３の開口部８００のアスペ
クト比を低減することが可能となる。その結果、第１の
開口部１００の内部に位置するパッシベーション膜７を
除去するエッチングの際、エッチング残りが発生すると
いった問題の発生を防止することが可能となる。
【００６３】そして、図１５に示した工程の後、熱処理
を実施し、バッファコート膜８を最終形態へと変化さ
せ、図１１に示すような構造を得る。
【００６４】なお、第２の配線層４ａ、４ｂと第３の配
線層６ａ、６ｂとを、たとえばアルミニウムからなるガ
ードリングとすれば、第３の開口部８００におけるナト
リウムイオンやカリウムイオンなどの不純物質の侵入を
防止することが可能となる。
【００６５】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべて変更が含まれることが意図
される。
【００６６】
【発明の効果】以上のように、請求項１〜３および５〜
８に記載の発明によれば、第１の導電層の上に位置する
開口部を形成する際のエッチングマスクとして、第２の
導電層を使用することができる。その結果、製造プロセ
スを簡略化しながら微細な構造の形成が容易な半導体装
置およびその製造方法を提供することができる。
【００６７】また、請求項４および９に記載の発明によ
れば、第１の導電層の上に位置する開口部を形成する際
のエッチングマスクとして、ガードリングを使用する。
その結果、製造プロセスを簡略化しながら微細な構造の
形成が容易であり、かつ上記開口部における不純物質の
半導体素子領域への侵入を防止することが可能な半導体
装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１によるヒューズ層を備
える半導体装置を示した断面構造図である。
【図２】 図１に示した実施の形態１によるヒューズ層
を備える半導体装置の製造プロセスの第１工程を説明す
るための断面構造図である。
【図３】 図１に示した実施の形態１によるヒューズ層
を備える半導体装置の製造プロセスの第２工程を説明す
るための断面構造図である。
【図４】 図１に示した実施の形態１によるヒューズ層
を備える半導体装置の製造プロセスの第３工程を説明す
るための断面構造図である。
【図５】 図１に示した実施の形態１によるヒューズ層
を備える半導体装置の製造プロセスの第４工程を説明す
るための断面構造図である。
【図６】 図１に示した実施の形態１によるヒューズ層
を備える半導体装置の製造プロセスの第５工程を説明す
るための断面構造図である。
【図７】 図１に示した実施の形態１によるヒューズ層
を備える半導体装置の製造プロセスの第６工程を説明す
るための断面構造図である。
【図８】 図１に示した実施の形態１によるヒューズ層
を備える半導体装置の製造プロセスの変形例の第１工程
を説明するための断面構造図である。
【図９】 図１に示した実施の形態１によるヒューズ層
を備える半導体装置の製造プロセスの変形例の第２工程
を説明するための断面構造図である。
【図１０】 図１に示した実施の形態１によるヒューズ
層を備える半導体装置の変形例を示した断面構造図であ
る。
【図１１】 本発明の実施の形態２によるヒューズ層を
備える半導体装置を示した断面構造図である。
【図１２】 図１１に示した実施の形態２によるヒュー
ズ層を備える半導体装置の製造プロセスの第１工程を説
明するための断面構造図である。
【図１３】 図１１に示した実施の形態２によるヒュー
ズ層を備える半導体装置の製造プロセスの第２工程を説
明するための断面構造図である。
【図１４】 図１１に示した実施の形態２によるヒュー
ズ層を備える半導体装置の製造プロセスの第３工程を説
明するための断面構造図である。
【図１５】 図１１に示した実施の形態２によるヒュー
ズ層を備える半導体装置の製造プロセスの第４工程を説
明するための断面構造図である。
【図１６】 従来のヒューズ層を備える半導体装置を示
した断面構造図である。
【図１７】 図１６に示した従来のヒューズ層を備える
半導体装置の製造プロセスの第１工程を説明するための
断面構造図である。
【図１８】 図１６に示した従来のヒューズ層を備える
半導体装置の製造プロセスの第２工程を説明するための
断面構造図である。
【図１９】 図１６に示した従来のヒューズ層を備える
半導体装置の製造プロセスの第３工程を説明するための
断面構造図である。
【図２０】 図１６に示した従来のヒューズ層を備える
半導体装置の製造プロセスの第４工程を説明するための
断面構造図である。
【図２１】 図１６に示した従来のヒューズ層を備える
半導体装置の製造プロセスの第５工程を説明するための
断面構造図である。
【図２２】 図１６に示した従来のヒューズ層を備える
半導体装置の製造プロセスの第６工程を説明するための
断面構造図である。
【図２３】 従来のヒューズ層を備える半導体装置のも
う１つの製造プロセスの第１工程を説明するための断面
構造図である。
【図２４】 従来のヒューズ層を備える半導体装置のも
う１つの製造プロセスの第２工程を説明するための断面
構造図である。
【図２５】 従来のヒューズ層を備える半導体装置のも
う１つの製造プロセスの第３工程を説明するための断面
構造図である。
【図２６】 図２４に示した製造プロセスにおいて、バ
ッファコート膜のパターン形成が不完全となった場合を
示す断面構造図である。
【符号の説明】
１ 半導体基板、２ 第１の配線層、３ 第１の層間絶
縁膜、４ａ，４ｂ 第２の配線層、５ 第２の層間絶縁
膜、６ａ，６ｂ 第３の配線層、７ パッシベーション
膜、８ バッファコート膜、９，１１，１２ レジスト
パターン、１０金属層、１００，２００，３００，７０
０，８００ 開口部、５００，６００スルーホール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 繁 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 飛松 博 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１の導電層と、 第１の導電層を覆うように形成された少なくとも１つの
    絶縁層と、 前記絶縁層上に形成された第２の導電層と、 前記第１の導電層上に前記絶縁層の一部を介在して位置
    する第１の開口部とを備え、 前記第１の開口部の側面は、前記第２の導電層の側面
    と、前記絶縁層の側面とを含む、半導体装置。
  2. 【請求項２】 前記第２の導電層上に形成された第１の
    保護膜と、 前記第１の保護膜上に形成された第２の保護膜と、 前記第１の開口部上に形成された、前記第１の開口部の
    幅の大きさ以上の大きさの幅を有する第２の開口部とを
    備え、 前記第２の開口部の側面は、前記第１の保護膜の側面
    と、前記第２の保護膜の側面とを含む、請求項１に記載
    の半導体装置。
  3. 【請求項３】 前記第１の導電層が、ヒューズ層であ
    る、請求項１または２に記載の半導体装置。
  4. 【請求項４】 前記第２の導電層が、ガードリングであ
    る、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 【請求項５】第１の導電層を形成する工程と、 前記第１の導電層上に少なくとも１つの絶縁層を形成す
    る工程と、 前記絶縁層上に第２の導電層を形成する工程と、 前記第２の導電層をマスクとして、前記絶縁層の一部を
    エッチングにより除去することにより、前記第１の導電
    層上に位置する領域に前記絶縁層の残余された部分を介
    在して第１の開口部を形成する工程とを備える、半導体
    装置の製造方法。
  6. 【請求項６】 前記第２の導電層上に第１の保護膜を形
    成する工程と、 前記第１の保護膜上に第２の保護膜を形成する工程と、 前記第２の保護膜をマスクとして、前記第２の導電層上
    に位置する領域に存在する前記第１の保護膜をエッチン
    グにより除去することにより、前記第１の開口部の幅の
    大きさ以上の大きさの幅を有する第２の開口部を形成す
    る工程とを備え、 前記第１の開口部と前記第２の開口部とを、連続的に形
    成することを特徴とする、請求項５に記載の半導体装置
    の製造方法。
  7. 【請求項７】 前記第１の開口部を形成した後、前記第
    ２の導電層上と前記第１の開口部の内部とに第１の保護
    膜を形成する工程と、 前記第１の保護膜上に第２の保護膜を形成する工程と、 前記第２の保護膜をマスクとして、前記第２の導電層上
    に位置する領域に存在する前記第１の保護膜をエッチン
    グにより除去することにより、第２の開口部を形成する
    工程と、 前記第２の導電層をマスクとして、前記第１の開口部の
    内部に位置する前記第１の保護膜をエッチングにより除
    去する工程とを備え、 前記第２の開口部を形成する工程と、前記第１の開口部
    の内部に位置する前記第１の保護膜を除去する工程と
    を、連続的に行なうことを特徴とする、請求項５に記載
    の半導体装置の製造方法。
  8. 【請求項８】 前記第１の導電層が、ヒューズ層であ
    る、請求項５〜７のいずれか１項に記載の半導体装置の
    製造方法。
  9. 【請求項９】 前記第２の導電層が、ガードリングであ
    る、請求項５〜８のいずれか１項に記載の半導体装置の
    製造方法。
JP9156724A 1997-06-13 1997-06-13 半導体装置およびその製造方法 Pending JPH118305A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9156724A JPH118305A (ja) 1997-06-13 1997-06-13 半導体装置およびその製造方法
TW086115858A TW356586B (en) 1997-06-13 1997-10-27 Semiconductor device having conductive layer and manufacturing method thereof
DE19750896A DE19750896B4 (de) 1997-06-13 1997-11-17 Halbleitereinrichtung mit einer leitenden Schicht und ihr Herstellungsverfahren
US08/985,218 US6046488A (en) 1997-06-13 1997-12-04 Semiconductor device having conductive layer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9156724A JPH118305A (ja) 1997-06-13 1997-06-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH118305A true JPH118305A (ja) 1999-01-12

Family

ID=15633954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9156724A Pending JPH118305A (ja) 1997-06-13 1997-06-13 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6046488A (ja)
JP (1) JPH118305A (ja)
DE (1) DE19750896B4 (ja)
TW (1) TW356586B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268068B2 (en) 2000-09-14 2007-09-11 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3049001B2 (ja) * 1998-02-12 2000-06-05 日本電気アイシーマイコンシステム株式会社 ヒューズ装置およびその製造方法
JP3239843B2 (ja) * 1998-05-11 2001-12-17 関西日本電気株式会社 半導体装置の製造方法
KR100351050B1 (ko) * 1999-11-26 2002-09-10 삼성전자 주식회사 반도체소자의 퓨즈부 형성방법
US7238620B1 (en) 2004-02-18 2007-07-03 National Semiconductor Corporation System and method for providing a uniform oxide layer over a laser trimmed fuse with a differential wet etch stop technique
JP4584657B2 (ja) * 2004-09-13 2010-11-24 Ｏｋｉセミコンダクタ株式会社 半導体装置
DE102006046790B4 (de) * 2006-10-02 2014-01-02 Infineon Technologies Ag Integriertes Bauelement und Verfahren zum Trennen einer elektrisch leitfähigen Verbindung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877246A (ja) * 1981-11-02 1983-05-10 Hitachi Ltd 多層配線構造の形成方法
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
US5235205A (en) * 1991-04-23 1993-08-10 Harris Corporation Laser trimmed integrated circuit
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
US5365104A (en) * 1993-03-25 1994-11-15 Paradigm Technology, Inc. Oxynitride fuse protective/passivation film for integrated circuit having resistors
US5747868A (en) * 1995-06-26 1998-05-05 Alliance Semiconductor Corporation Laser fusible link structure for semiconductor devices
US5538924A (en) * 1995-09-05 1996-07-23 Vanguard International Semiconductor Co. Method of forming a moisture guard ring for integrated circuit applications
JPH09153552A (ja) * 1995-11-29 1997-06-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5652175A (en) * 1996-07-19 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a fuse structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268068B2 (en) 2000-09-14 2007-09-11 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW356586B (en) 1999-04-21
DE19750896A1 (de) 1998-12-17
DE19750896B4 (de) 2004-09-16
US6046488A (en) 2000-04-04

Similar Documents

Publication Publication Date Title
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US4997746A (en) Method of forming conductive lines and studs
JPH118305A (ja) 半導体装置およびその製造方法
US6589712B1 (en) Method for forming a passivation layer using polyimide layer as a mask
US7785997B2 (en) Method for fabricating semiconductor device
KR20010014923A (ko) 반도체 장치 및 그 제조 방법
JPH1056021A (ja) 半導体装置及びその製造方法
JP2001284458A (ja) 半導体装置およびその製造方法
KR950003224B1 (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR100688475B1 (ko) 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법
JPH0350756A (ja) 半導体集積回路の製造方法
KR100244293B1 (ko) 반도체 소자의 제조 방법
KR20020054888A (ko) 퓨즈를 포함하는 반도체 장치를 제조하는 방법
KR0185478B1 (ko) 보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법
KR19980054486A (ko) 반도체 장치의 퓨즈 박스 개구방법
KR20030048870A (ko) 반도체 장치 제조 방법
JPS6149439A (ja) 半導体装置の製造方法
JPS60227440A (ja) 半導体装置の製造方法
JP2000353748A (ja) 半導体装置の製造方法
JPH06342850A (ja) 半導体集積回路装置およびその製造方法
JP2000294647A (ja) 半導体装置とその製造方法
JPH0531301B2 (ja)
JPH0778817A (ja) 半導体装置及びその製造方法
JPS58155A (ja) 半導体装置の製造方法
JPH04324681A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040608