KR0185478B1 - 보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법 - Google Patents
보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법 Download PDFInfo
- Publication number
- KR0185478B1 KR0185478B1 KR1019950064429A KR19950064429A KR0185478B1 KR 0185478 B1 KR0185478 B1 KR 0185478B1 KR 1019950064429 A KR1019950064429 A KR 1019950064429A KR 19950064429 A KR19950064429 A KR 19950064429A KR 0185478 B1 KR0185478 B1 KR 0185478B1
- Authority
- KR
- South Korea
- Prior art keywords
- protective layer
- mask pattern
- forming
- reticle
- layer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/48—Protective coatings
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 생산 공정에서 제품을 보호하기 위한 보호층 형성을 위한 레티클에 있어서, 콘택을 형성을 위한 마스크 패턴(1)과 상기 콘택홀을 따라 형성될 전도층의 패터닝을 위한 마스크 패턴(2) 사이로 디자인된 제 1 마스크 패턴(10), 프로덕트 다이 패턴의 경계로부터 스크라이브 라인(3) 내부로 소정 기리 이격된 제 2 마스크 패턴(10), 주위 단차에 영향을 받지 않도록 하기 위하여 하부 패턴 중 퓨즈 박스(4) 안쪽으로 소정 거리 이격된 제 3 마스크 패턴 및 및 레이저 리페어 키(5)지역이 오픈 되도록 디자인된 제 4 마스크 패턴을 구비하는 것을 특징으로 하는 보호층 형성을 위한 레티클에 관한 것으로, 감광성 보호 물질을 패터닝하기 위한 마스킹 작업 하나만으로도 2 층 구조의 보호층을 형성할 수 있으며, 이에 따른 공정 수의 감소로 생산 비용과 시간을 감소시킬 수 있도록 한 것이다.
Description
제 1a 도 내지 제 1d 도는 반도체 소자 제조시 각 지역에 적용되는 본 발명의 일실시예에 따른 보호층 형성을 위한 레티클의 평면도,
제 2a 도 내지 제 2d 도는 본 발명의 일실시예에 따른 보호층 형성 방법에 따라 제 1a 도 내지 제 1d 도의 레티클을 이용하여 보호층을 형성하는 과정을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 내지 5, 10 : 마스크 패턴 11 : 금속층
12 : 질화층 13 : 감광성 폴리이미드층
14 : 산화층 15 : 퓨즈 박스
16 : 레이저 리페어 키
본 발명은 보호층 형성을 위한 레티클 및 그를 이용한 보호층 형성 방법에 관한 것으로, 특히 반도체 생산 공정에서 제품을 보호하기 위한 보호층 형성을 위한 레티클 및 그를 이용한 보호층 형성 방법에 관한 것이다.
일반적으로, 하부층의 보호를 목적으로 형성되는 질화층과 같은 보호층은 형성 후, 외부 연결에 필요한 부분을 선택적으로 제거하는 공정이 필요하다.
이를 위하여 종래에는 보호층인 질화층의 선택적 제거를 위하여 마스킹 공정, 식각 공정, 감광층 제거 공정 등을 거쳐왔다.
그러나, 이러한 보호층은 하부층 보호의 효과 증대를 위하여 보통 적어도 2층이 형성되며, 이를 위해서 종래에는 각각의 보호층을 형성할 때마다 전술한 바와 같은 여러 공정(마스킹 공정, 식각 공정, 검광층 제거공정 등)을 거쳐야 하는 번거로움이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 감광성 물질을 이용하여 보호층을 형성함으로써, 전체 보호층 형성을 위한 공정 수를 줄일 수 있는 보호층 형성을 위한 레티클 및 그를 이용한 보호층 형성 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 생산 공정에서 제품을 보호하기 위한 보호층 형성을 위한 레티클에 있어서, 콘택홀 형성을 위한 마스크 패턴과 상기 콘택홀을 따라 형성될 전도층의 패터닝을 위한 마스크 패턴 사이로 디자인된 제 1 마스크 패턴, 프로덕트 다이 패턴의 경계로부터 스크라이브 라인 내부로 소정 거리 이격된 제 2 마스크 패턴, 주위 단차에 영향을 받지 않도록 하기 위하여 하부 패턴 중 퓨즈 박스 안쪽으로 소정 거리 이격된 제 3 마스크 패턴 및 레이저 리페어 키 지역이 오픈 되도록 디자인된 제 4 마스크 패턴을 구비하는 것을 특징으로 한다.
또한, 본 발명은 감광성 보호 물질을 패터닝하기 위한 레티클을 이용한 보호층 형성 방법에 있어서, 하부층의 보호를 위하여 제 1 보호층, 감광성 보호 물질인 제 2 보호층을 차례로 전체구조 상부에 형성하는 제 1 단계, 상기 감광성 보호 물질을 패터닝하기 위한 레티클을 이용하여 상기 제 2 보호층을 노광한 후 현상하는 제 2 단계, 알파 파티클의 발생을 방지하고, 스트레스를 완화하기 위해서 상기 제 2 보호층에 대하여 큐어링을 수행하는 제 3 단계 및 패드 식각 공정을 수행하여 노출된 상기 제 1 보호층을 제거하는 제 4 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제 1a 도 내지 제 1d 도는 반도체 소자 제조시 각 지역에 적용되는 본 발명의 일실시예에 따른 보호층 형성을 위한 레티클의 평면도이다.
먼저, 패드(PAD) 지역에 있어서, 본 실시예의 마스크 패턴(10)은 제 1a 도에 도시된 바와 같이 금속층의 패터닝을 위한 마스크 패턴(2)과 금속층 콘택을 위한 마스크 패턴(1) 사이로 디자인되어 감광성 보호 물질(본 실시예에서는 감광성 폴리이미드를 사용)이 바닥에 스컴(scum)으로 남지 않도록 한다.
스크라이브 라인(scribe line) 지역에 있어서, 본 실시예의 마스크 패턴(10)은 제 1b 도에 도시된 바와 같이 프로덕트 다이(product die)패턴(3)의 경계로부터 적어도 10㎛(A) 이격시켜 디자인됨으로써, 감광성 폴리이미드 패턴의 측벽 부분에 의한 어택(attack)이 발생하지 않도록 한다.
퓨즈 박스 지역에 있어서, 본 실시예의 마스크 패턴(10)은 제 1c 도에 도시된 바와 같이 퓨즈 박스(4) 한쪽으로 적어도 3㎛(C) 이격시켜 주위 단차(topology)에 영향을 받지 않도록 하고, 가로/세로 적어도 5㎛의 크기를 유지시켜 레이저 리페어가 가능하도록 함으로써 패드 식각시 측벽 어택을 방지한다.
레이저 리페어 키 지역에 있어서, 본 실시예의 마스크 패턴(10)은 레이저 리페어 키(5) 지역이 오픈 되도록 디자인되어 레이저 리페어 정렬에 어려움이 발생하지 않도록 한다.
본 실시예에 따른 레티클은 상기와 같이 디자인된 마스크 패턴(10)을 구비한다. 여기서, 마스크 패턴(10)은 보호 물질인 감광성 폴리이미드층을 패터닝하기 위해 사용된다.
제 2a 도 내지 제 2d 도는 본 발명의 일실시예에 따른 보호층 형성방법에 따라 상기 제 1a 도 내지 제 1d 도에 도시된 마스크 패턴(10)을 갖는 레티클을 이용하여 보호층을 형성하는 과정을 설명하기 위한 단면도로서, 1점 쇄선은 패드 식각시 제거되는 영역을 나타내며, 점선은 감광성 폴리이미드층의 현상시 제거되는 영역을 나타낸다.
본 실시예에 따른 보호층 형성 방법은 먼저, 하부층(11, 13, 15, 16)의 보호를 위하여 질화층(12), 감광성 폴리이미드층(13)을 차례로 전체구조 상부에 형성한다.
이어서, 상기 마스크 패턴(10)을 갖는 레티클을 이용하여 감광성 폴리이미드층(13)을 노광한 후 현상한다. 이때, 노광되기 않은 부위(점선부위)의 감광성 폴리이미드층(13)이 현상시 제거된다.
계속해서, 알파(α) 파티클의 발생을 방지하고, 스트레스를 완화하기 위해서 상기 감광성 폴리이미드층(13)에 대하여 큐어링(curing)을 수행한다.
끝으로, 패드 식각 공정을 수행하여 노출된 질화층(12 : 1점 쇄선으로 표시된 부위)을 제거한다.
참고적으로, 제 2a 도에는 패드 지역에서의 콘택을 위한 금속층(11)의 일부 상부에 형성되는 보호층이, 제 2b 도에는 스크라이브 라인 지역에 진존하는 산화층(14)의 일부 상부에 형성되는 보호층이, 제 2c 도에는 퓨즈 박스(15)의 일부 상부에 형성되는 보호층이, 제 2d 도에는 레이저 리페어 키(16)의 상부에 모두 제거되는 보호층이 각각 도시되어 있다.
상기와 같이 이루어지는 본 발명은 단지 감광성 보호 물질을 패터닝하기 위한 마스킹 작업 하나만으로도 2 층 구조의 보호층을 형성할 수 있으며, 이에 따른 공정 수의 감소로 생산 비용과 시간을 감소시킬 수 있는 특유의 효과가 있다.
Claims (11)
- 반도체 성산 공정에서 제품을, 보호하기 위한 보호층 형성을 위한 레티클에 있어서, 콘택홀 형성을 위한 마스크 패턴과 상기 콘택홀을 따라 형성될 전도층의 패터닝을 위한 마스크 패턴 사이로 디자인 된 제 1 마스크 패턴 및 프로덕트 다이 패턴의 경계로부터 스크라이브 라인 내부로 소정 거리 이격된 제 2 마스크 패턴을 구비하는 것을 특징으로 하는 보호층 형성을 위한 레티클.
- 제 1 항에 있어서, 주위 단차에 영향을 받지 않도록 하기 위하여 하부 패턴 중 퓨즈 박스 안쪽으로 소정 거리 이격된 제 3 마스크 패턴을 더 구비하는 것을 특징으로 하는 보호층 형성을 위한 레티클.
- 제 2 항에 있어서, 상기 제 3 마스크 패턴은 상기 퓨즈 박스 안쪽으로 적어도 3㎛ 이격된 것을 특징으로 하는 보호층 형성을 위한 레티클.
- 제 3 항에 있어서, 상기 제 3 마스크 패턴은 레이저 리페어를 위하여 가로/세로 적어도 5㎛의 크기가 유지되는 것을 특징으로 하는 보호층 형성을 위한 레티클.
- 제 2 항에 있어서, 레이저 리페어 키 지역이 오픈 되도록 디자인된 제 4 마스크 패턴을 더 구비하는 것을 특징으로 하는 보호층 형성을 위한 레티클.
- 제 5 항에 있어서, 상기 제 2 마스크 패턴은 프로덕트 다이 패턴의 경계로부터 적어도 10㎛ 이격시켜 디자인되는 것을 특징으로 하는 보호층 형성을 위한 레티클.
- 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 마스크 패턴은 감광성 보호 물질을 패터닝하기 위하여 사용되는 것을 특징으로 하는 보호층 형성을 위한 레티클.
- 제 7 항에 있어서, 상기 감광성 보호 물질은 감광성 폴리이미드인 것을 특징으로 하는 보호층 형성을 위한 레티클.
- 감광성 보호 물질을 패터닝하기 위한 레티클을 이용한 보호층 형성방법에 있어서, 하부층의 보호를 위하여 제 1 보호층, 감광성 보호 물질인 제 2 보호층을 차례로 전체구조 상부에 형성하는 제 1 단계, 상기 감광성 보호 물질을 패터닝하기 위한 레티클을 이용하여 상기 제 2 보호층을 노광한 후 현상하는 제 2 단계, 알파 파티클의 발생을 방지하고, 스트레스를 완화하기 위해서 상기 제 2 보호층에 대하여 큐어링을 수행하는 제 3 단계 및 패드 식각 공정을 수행하여 노출된 상기 제 1 보호층을 제거하는 제 4 단계를 포함하는 것을 특징으로 하는 보호층 형성 방법.
- 제 9 항에 있어서, 상기 제 2 보호층은 감광성 폴리이미드층인 것을 특징으로 하는 보호층 형성 방법.
- 제 10 항에 있어서, 상기 제 1 보호층은, 질화층인 것을 특징으로 하는 보호층 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064429A KR0185478B1 (ko) | 1995-12-29 | 1995-12-29 | 보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064429A KR0185478B1 (ko) | 1995-12-29 | 1995-12-29 | 보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051908A KR970051908A (ko) | 1997-07-29 |
| KR0185478B1 true KR0185478B1 (ko) | 1999-04-15 |
Family
ID=19446915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950064429A KR0185478B1 (ko) | 1995-12-29 | 1995-12-29 | 보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0185478B1 (ko) |
-
1995
- 1995-12-29 KR KR1019950064429A patent/KR0185478B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970051908A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1074694A (ja) | 半導体素子製造用コンタクトマスク | |
| KR970007822B1 (ko) | 반도체 장치의 제조 방법 | |
| KR0185478B1 (ko) | 보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법 | |
| KR100410812B1 (ko) | 반도체장치의제조방법 | |
| KR0171919B1 (ko) | 노광마스크 | |
| JPS633453B2 (ko) | ||
| JPH118305A (ja) | 半導体装置およびその製造方法 | |
| KR100249889B1 (ko) | 반도체 장치 | |
| JPH10106971A (ja) | 半導体装置の製造方法 | |
| KR100373365B1 (ko) | 반도체 장치 제조 방법 및 그를 위한 레티클 | |
| KR100505414B1 (ko) | 정렬 키 형성 방법 | |
| KR100187654B1 (ko) | 반도체 소자의 제조방법 | |
| KR100196421B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
| KR100687852B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100244296B1 (ko) | 반도체소자의 제조방법. | |
| KR100437621B1 (ko) | 반도체소자의제조방법 | |
| KR950005439B1 (ko) | 반도체 장치의 금속층 패턴 분리방법 | |
| KR100365752B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| KR0138963B1 (ko) | 금속배선 형성방법 | |
| KR100192548B1 (ko) | 캐패시터 제조방법 | |
| KR100367488B1 (ko) | 반도체소자제조방법 | |
| KR19980045163A (ko) | 반도체장치의 제조방법 | |
| KR19990012266A (ko) | 포토 마스크의 리페어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |