KR970007822B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR970007822B1
KR970007822B1 KR1019930024234A KR930024234A KR970007822B1 KR 970007822 B1 KR970007822 B1 KR 970007822B1 KR 1019930024234 A KR1019930024234 A KR 1019930024234A KR 930024234 A KR930024234 A KR 930024234A KR 970007822 B1 KR970007822 B1 KR 970007822B1
Authority
KR
South Korea
Prior art keywords
pattern
photosensitive film
semiconductor device
light
inclined surface
Prior art date
Application number
KR1019930024234A
Other languages
English (en)
Other versions
KR950015591A (ko
Inventor
배상만
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930024234A priority Critical patent/KR970007822B1/ko
Priority to DE4440821A priority patent/DE4440821C2/de
Priority to JP28064494A priority patent/JPH07219206A/ja
Priority to CN94118243A priority patent/CN1118456A/zh
Priority to US08/339,826 priority patent/US5508133A/en
Publication of KR950015591A publication Critical patent/KR950015591A/ko
Application granted granted Critical
Publication of KR970007822B1 publication Critical patent/KR970007822B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof

Abstract

요약없음

Description

반도체 장치의 제조 방법
제1도는 종래 콘택홀 상에 형성되는 감광막패턴의 일실시예의 평면도.
제2도는 (A) 및 (B)는 감광막 패턴을 형성하되, 제1도에서의 선 Ⅱ-Ⅱ의 단면에 따라 도시한 제조공정도.
제3도는 종래 콘택홀 상에 형성되는 감광막패턴의 다른 실시예의 평면도.
제4도는 본 발명에 따른 감광막 패턴 형성을 위한 노광 마스크의 일실시예의 평면도.
제5도는 제4도에서의 선Ⅴ-Ⅴ에 따른 단면도.
제6도는 제4도의 노광 마스크를 사용한 반도체 장치의 단면도.
제7도는 본 발명에 따른 감광막 패턴 형성을 위한 노광 마스크의 다른 실시예의 평면도.
제8도는 제7도에서의 선Ⅷ-Ⅷ에 따른 단면도.
제9도는 제7도의 노광 마스크를 사용한 반도체 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체 기판12,22 : 감광막
13,23 : 콘택 홀15,25 : 하부층
16,26 : 중간층17,27 : 상부층
18,28 : 석영기판19,29,39 : 크롬 패턴
20,30,40 : 노광 마스크31 : 도트 패턴
41 : 보조 패턴
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 반도체 장치의 상하 배선을 연결시키는 콘택홀 형성시 장치 표면의 심한 굴곡이나, 난반사에 의해 감광막이 손상되는 나칭 현상을 방지하여 미세한 콘택홀을 정확하게 형성하여 신뢰성을 향상시킬 수 있는 반도체 장치의 제조 방법에 관한 것이다.
최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있으며, 특히 감광막 패턴은 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정등의 마스크로 매우 폭 넓게 사용되고 있다. 따라서 감광막 패턴의 미세화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되어 많은 연구가 진행되고 있다.
반도체 장치의 고집적화에 따라 상하의 도전선을 연결하는 콘택과 주변 배선과의 간격이 감소되어 콘택홀의 크기는 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트 비(aspect ratio)는 감소한다. 따라서, 다층의 도전선을 구비하는 반도체 장치에서 콘택을 형성하기 위하여 제조 공정의 정확하고 엄격한 정렬이 요구된다. 또한 콘택 크기의 감소는 반도체 제조 장비의 고정밀성을 요구하게 되며, 어느 정도 이하 크기의 미세패턴, 예를들어 0.4㎛이하의 패턴 형성이 현재의 장비로는 매우 어려운 문제점이 있다.
이러한 콘택 홀의 간격 유지를 위하여 콘택 설계시 상부 도전선 식각 마스크와 콘택 홀 식각 마스크는 일정한 설계규칙에 따르며, 이때 다음과같은 요소들을 고려하여야 한다.
첫째, 패턴 형성시의 오배열 여유(misalignment tolerance), 렌즈 왜곡(lens distortion), 임계크기 변화(critical dimention variation).
둘째, 마스크간의 정합(registration).
세째, 콘택 홀 내의 절연막 두께등과 같은 요인들을 고려하여야 한다.
일반적인 감광막 패턴 형성 공정은 감광제 및 수지(resin)등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 도포한 후, 선택적으로 광을 조사하고, 현상하여 감광막 패턴을 형성한다.
상기와 같은 습식 공정(wet process)에 의한 미세 패턴화의 한계를 극복하기 위하여 다층 감광막 방법이나, 위상 반전 마스크를 사용하거나 실리레이션(silylation)방법등이 연구되고 있다.
종래 반도체 장치는 라인간의 간격은 감소되고 라인 자체의 폭도 감소되어 몇차례의 공정을 거치게 되면 표면의 굴곡이 심해지다. 따라서 제1도에 도시되어 있는 바와같이 굴곡이 심한 반도체 기판(11)상에 감광막(12) 패턴을 형성할 경우, 콘택홀(13)부군의 감광막(12) 패턴이 손상되는 나칭 현상이 일어나게 되며, 심할 경우 패턴이 단선되는등의 문제점이 있다.
이러한 제조과정을 제2도 (A) 및 (B)를 참조하여 살펴보면 다음과 같다. 먼저, 반도체 기판(11)상에 순차적으로 형성되어 있는 하부층(15)및 중간층(16)의 소정 부분이 순차적으로 제거되어 콘택홀(13)이 형성되어 있으며, 상기 구조의 전표면에 상부층(17)이 도포되어 있다. 상기 상부층(17)상에 패턴을 형성하고자 하는 감광막(12)을 도포한다. 이때 상기 감광막(12)은 비노광영역이 패턴이 되는 포지티브형 감광액으로 형성된다.
그다음, 상기 콘택홀(13)을노출시키는 크롬 패턴(18)이 석영기판(19)상에 형성되어 있는 노광 마스크(20)를 사용하여 상기 감광막(12)을 노광한다. 이때 상기 상부층(17)이 광반사율이 높은 물질, 예를들어 알루미늄 일때, 상기 상부층(17)의 경사면에서 난반사된 빛에 의해 상기 감광막(12)의 패턴으로 예정된 부분의 에지 상측이 노광된다.(제2도(A)참조).
그후, 상기 감광막(12)을 현상하여 상기 콘택홀(13) 상부를 노출시키는 감광막(12) 패턴을 형성한다. 이때 난반사된 광에 노광된 상기 감광막(12)패턴의 에지 상측이 함께 제거되어 전체적인 패턴의 형상이 불완전하게 된다.(제2도 (B)참조).
상기와 같이 콘택홀 및 배선등과 같은 기판의 경사면에서 반사된 광에 의해 감광막의 비노광 영역으로 예정된 부분이 노광되며, 이러한 현상은 반사면이 광반사율이 높은 금속 물질일 경우 더욱 심하게 일어난다.
또한 다른 실시예로서, 제3도에 도시되어 있는 바와 같이 반도체 기판(11)상에 형성되어 있는 감광막(12)패턴이 콘택홀(13)과 중첩되어 있는 경우에도 감광막(12)의 에지 부분이 손상된다.
상술한 바와같이 종래 반도체 장치에서 하부층들의 기복에 의해 경사면에서 반사되는 광이 감광막의 비노광 영역으로 예정된 부분을 노광시켜 감광막 패턴의 에지 상측이 제거되어 손상되는 나칭(notching)형상이 발생되는 문제점이 있다. 특히 상기 경사면이 광반사율이 높은 물질이면 이러한 문제점이 더욱 증가되어 패턴이 단락되기도 한다.
이러한 문제점을 해결하기 위하여 비.피.에스.지(boro phopho silicate glass; BPSG)등과 같은 유동성이 강한 물질을 도포하여 기판의 기복을 평탄화 하거나, 금속층상에 광반사율이 낮은 물질(anti reflection coating)을 도포한 후 감광막 패턴을 형성하거나, 감광막상에 저반사 물질을 도포한 후 패턴잉하는 등의 방법에 의해 난반사 현상을 줄이고 있다.
그러나 이러한 방법들을 통상의 감광막 패턴 형성 공정에 비해 별도의 공정들이 추가되어 반도체 장치의 생산성을 떨어뜨리고, 제조 단가를 상승되며, 공정이 복잡해지는 등의 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 별도의 매트릭스형 광차단막 패턴들이 형성되어 있는 노광 마스크를 사용하여 경사면에서의 광반사를 감소시켜, 별도의 추가 공정없이 감광막 패턴의 나칭 현상을 방지하여 공정을 간편하게 하며, 생산성을 향상시킬 수 있는 반도체 장치의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치 제조방법의 특징은, 경사면을 갖는 기판의 상측에 감광막 패턴을 형성하는 반도체 장치의 제조방법에 있어서, 상기 기판의 경사면에 대응되는 부분에 소정 크기로된 매트릭스 형상의 도트 패턴을 구비하는 노광 마스크로 감광막을 노광하여 경사면에서 반사되는 광의 세기를 감소시켜 광반사에 의한 감광막 패턴의 손상을 방지함에 있다.
또한 본발명에 따른 반도체 장치 제조 방법의 다른 특징은, 경사면을 갖는 기판의 상측에 감광막 패턴을 형성하는 반도체 장치의 제조방법에 있어서, 상기 기판의 경사면에서 반사되는 광에 노출되는 부분에 노광되는 광을 차단하는 광차단막 패턴을 구비하는 노광 마스크로 노광하여 광반사에 의한 감광막 패턴의 손상을 방지함에 있다.
이하, 본 발명에 따른 반도체 장치의 제조 방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제4도 및 제5도는 본 발명에 따른 반도체 장치의 제조공정에 사용되는 노광 마스크의 일실시예를 설명하기 위한 도면들로서, 서로, 연관시켜 설명한다.
상기의 노광 마스크(31)는 포지티브 감광막용으로서, 석영기판(28)상에 패턴으로 예정된 부분의 광을 차단하는 크롬으로된 광차단막 패턴(29)이 일려로 형성되어 있다. 또한 상기 광차단막 패턴(29)들 사이의 중앙부분에 광반사 제어용으로 정사각 형상의 도트 패턴(31)들이 형성되어 있으며, 상기 도트 패턴(31)들은 크롬등과 같은 광차단 물질이거나, 석영, 에스.오.지(spin on glass;SOG)등과 같은 위상반전 물질로 형성되어 있다. 상기 도트 패턴(31)들이 광차단 물질로 형성될 경우 도트 패턴(31)자체에 의한 상을 감광막에 남기지 않을 정도의 작은 크기, 예를들어 0.1~0.3㎛정도의 크기로 형성하여 반사되는 빛의 량을 감소시킨다. 상기 도트 패턴(31)을 위상반전 물질로 형성할 경우에는 위상이 반전된 광과 그렇지 않은 광과의 간섭에 의해 경사면에서의 광반사를 방지한다. 또한 상기 도트 패턴(31)은 빛을 어느정도, 예를들어 50% 이하로 투과시키는 하프 톤형 패턴일 수도 있다.
따라서 도트 패턴(31)을 구비하는 노광 마스크(30)를 사용하여 노광 공정을 진행하면, 제6도에 도시되어 있는 바와같은 정확한 감광막 패턴(22)이 형성된다. 즉 반도체 기판(21)상에 하부층(25), 중간층(26)이 소정부분 제거되어 콘택홀(23)이 형성되어 있다. 또한 상기 중간층(26)상에 상기 콘택홀(23)을 메우는 상부층(27)이 도포되어 있으며, 상기 상부층(27)상에 에지부분이 손상되지 않는 감광막(23)패턴이 형성된다.
또한 콘택홀의 일측이 감광막 패턴과 증첩되는 경우에는 제7도 및 제8도에 도시되어 있는 노광 마스크(40)를 사용한다. 상기 노광 마스크(40)는 석영 기판(38)상에 노광 영역을 정의하는 크롬 패턴(39)들이 소정 간격으로 형성되어 있으며, 상기 크롬 패턴(39)의 일측에 콘택홀과 중첩되는 부분에 보조패턴(41)이 형성되어 있다. 상기 보조 패턴(41)은 크롬등과 같은 광차단 물질이나, 에스.오.지 등과 같은 위상 반전 물질로, 경사면의 광 반사에 의해 손상이 예정되는 부분 즉 콘택홀(23)부분을 완전히 덮도록 형성되며, 상기 코롬패턴(39)들은 보조 패턴(41)에 의해 단락되지 않을 정도로 충분한 간격을 유지한다.
따라서, 반도체 기판(21)상에 콘택홀(23)을 구비하는 상부층(27), 중간층(26)및 하부층(25)이 순차적으로 형성되어 있으며, 상기 보조 패턴(41)에 의해 상기 상부층(27)상에 상기 콘택홀(23)쪽으로 돌출된 감광막 패턴(22)이 형성되어 나칭 현상을 방지한다.
이상에서 설명한 바와같이, 본 발명에 따른 반도체 장치의 제조방법은 경사면을 갖는 반도체 기판의 노광 공정시 경사면에 해당되는 부분에 도트 패턴을 구비하는 노광 마스크를 사용하거나, 경사면에 해당되는 부분으로의 노광을 방지하기 위한 보조 패턴이 크롬 패턴들의 사이에 형성한 노광 마스크를 사용하여 경사면에서의 반사광에 의해 감광막의 예정되지 않은 부분이 노광되어 감광막이 손상되는 것을 방지하였으므로, 종래의 삼층 레지스트 법이나, 저반사물질을 이용하는 방법에 비해 공정이 간단하여 공정 수율을 증가시키고, 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 경사면을 갖는 기판의 상측에 감광막 패턴을 형성하는 반도체 장치의 제조방법에 있어서, 상기 기판의 경사면에 대응되는 부분에 패턴이 되지 않을 정도의 크기로된 도트 패턴들을 구비하는 노광 마스크로 감광막을 노광하여 경사면에서 반사되는 광의 세기를 감소시켜 광반사에 의한 감광막 패턴의 손상을 방지하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 도트 패턴이 광차단 물질이나 위상 반전 물질로 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 도트 패턴이 0.1~0.3㎛정도 크기로 형성되는 것을 특징으로 하는 반도체 장치의 방법.
  4. 경사면을 갖는 기판의 상측에 감광막 패턴을 형성하는 반도체 장치의 제조방법에 있어서, 상기 기판의 경사면에서 반사되는 광에 노출되는 부분에 노광되는 광을 차단하는 별도의 보조 패턴을 구비하는 노광 마스크로 노광하여 광반사에 의한 감광막 패턴의 손상을 방지하는 반도체 장치의 제조방법.
KR1019930024234A 1993-11-15 1993-11-15 반도체 장치의 제조 방법 KR970007822B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019930024234A KR970007822B1 (ko) 1993-11-15 1993-11-15 반도체 장치의 제조 방법
DE4440821A DE4440821C2 (de) 1993-11-15 1994-11-15 Photomaske zur Vermeidung von unregelmäßigen Lichtreflexionen
JP28064494A JPH07219206A (ja) 1993-11-15 1994-11-15 フォトマスク
CN94118243A CN1118456A (zh) 1993-11-15 1994-11-15 光掩膜
US08/339,826 US5508133A (en) 1993-11-15 1994-11-15 Photo mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024234A KR970007822B1 (ko) 1993-11-15 1993-11-15 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR950015591A KR950015591A (ko) 1995-06-17
KR970007822B1 true KR970007822B1 (ko) 1997-05-17

Family

ID=19368080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024234A KR970007822B1 (ko) 1993-11-15 1993-11-15 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US5508133A (ko)
JP (1) JPH07219206A (ko)
KR (1) KR970007822B1 (ko)
CN (1) CN1118456A (ko)
DE (1) DE4440821C2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08314113A (ja) * 1995-05-17 1996-11-29 Fujitsu Ltd マスク及びこれを使用して形成されるプリント基板
US5866913A (en) * 1995-12-19 1999-02-02 International Business Machines Corporation Proximity correction dose modulation for E-beam projection lithography
US6228279B1 (en) * 1998-09-17 2001-05-08 International Business Machines Corporation High-density plasma, organic anti-reflective coating etch system compatible with sensitive photoresist materials
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6835504B2 (en) * 2002-05-13 2004-12-28 Macronix International Co., Ltd. Photomask with illumination control over patterns having varying structural densities
US6811933B2 (en) * 2002-07-01 2004-11-02 Marc David Levenson Vortex phase shift mask for optical lithography
CN100442475C (zh) * 2003-12-30 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于制造半导体晶片的半色调掩模的制造方法和结构
JP6795323B2 (ja) 2016-04-07 2020-12-02 日東電工株式会社 配線回路基板およびその製造方法
JP6787693B2 (ja) 2016-06-07 2020-11-18 日東電工株式会社 配線回路基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611672B2 (ja) * 1985-02-08 1994-02-16 秀之 川村 人造鉱物質繊維成形体
JPS6220844U (ko) * 1985-07-22 1987-02-07
JPS62135837A (ja) * 1985-12-10 1987-06-18 Matsushita Electric Ind Co Ltd ホトマスクおよびそれを用いた写真蝕刻法
JPS62276552A (ja) * 1986-05-26 1987-12-01 Hitachi Micro Comput Eng Ltd パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
US4902899A (en) * 1987-06-01 1990-02-20 International Business Machines Corporation Lithographic process having improved image quality
JPH02151862A (ja) * 1988-12-05 1990-06-11 Omron Tateisi Electron Co フォトリソグラフィ用マスクおよびその作製方法
JPH03142466A (ja) * 1989-10-30 1991-06-18 Hitachi Ltd 半導体装置の製造方法及びそれに用いられるマスク
JPH03186845A (ja) * 1989-12-15 1991-08-14 Mitsubishi Electric Corp 半導体集積回路用フオトマスク
JPH04268556A (ja) * 1991-02-25 1992-09-24 Oki Electric Ind Co Ltd レジストパターン形成方法
JP2771907B2 (ja) * 1991-05-24 1998-07-02 三菱電機株式会社 フォトマスクおよびその製造方法
JPH05142748A (ja) * 1991-11-25 1993-06-11 Mitsubishi Electric Corp 位相シフトマスク及びその製造方法
US5411824A (en) * 1993-01-21 1995-05-02 Sematech, Inc. Phase shifting mask structure with absorbing/attenuating sidewalls for improved imaging

Also Published As

Publication number Publication date
US5508133A (en) 1996-04-16
DE4440821A1 (de) 1995-05-18
CN1118456A (zh) 1996-03-13
KR950015591A (ko) 1995-06-17
DE4440821C2 (de) 1997-05-28
JPH07219206A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
US5302477A (en) Inverted phase-shifted reticle
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
US5300379A (en) Method of fabrication of inverted phase-shifted reticle
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
US6153361A (en) Method of removing photoresist at the edge of wafers
KR970007822B1 (ko) 반도체 장치의 제조 방법
US5556725A (en) Method for fabricating a half-tone type phase shift mask
KR970009822B1 (ko) 하프톤형 위상반전 마스크 및 그 제조방법
KR0171919B1 (ko) 노광마스크
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
US5551584A (en) Method of producing lambda/4-shifted diffraction grating
US4612274A (en) Electron beam/optical hybrid lithographic resist process in acoustic wave devices
KR100390963B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0148610B1 (ko) 반도체 소자의 패턴 형성방법
KR0135695B1 (ko) 반도체소자
KR0137997B1 (ko) 반도체 소자의 콘택홀 제조방법
KR100326430B1 (ko) 감광막패턴형성방법
KR100212011B1 (ko) 패턴 형성용 마스크 및 이를 이용한 노광방법
KR0130168B1 (ko) 미세 패턴 형성방법
KR940001503B1 (ko) 자기정렬 위상시프트 마스크 제조방법
KR100289664B1 (ko) 노광 마스크의 제조방법
KR100333537B1 (ko) 반도체소자의콘택제조방법
KR100278908B1 (ko) 반도체소자의 감광막패턴 제조방법
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법
KR100239435B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 16

EXPY Expiration of term