CN1118456A - 光掩膜 - Google Patents

光掩膜 Download PDF

Info

Publication number
CN1118456A
CN1118456A CN94118243A CN94118243A CN1118456A CN 1118456 A CN1118456 A CN 1118456A CN 94118243 A CN94118243 A CN 94118243A CN 94118243 A CN94118243 A CN 94118243A CN 1118456 A CN1118456 A CN 1118456A
Authority
CN
China
Prior art keywords
photomask
photoresist film
quartz substrate
depression
chromium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN94118243A
Other languages
English (en)
Inventor
裵相满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1118456A publication Critical patent/CN1118456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof

Abstract

一种用来在一限于邻近待刻图层上形成的凹陷的区域上形成正光刻胶膜图形的光掩摸,包括在石英衬底上形成的铬图形及在该石英衬底上形成的设在邻近铬图形的与待构图层的凹陷相重合部位的多个斑点图形,该斑点图形适于减弱入射到石英衬底的与待刻图层的凹陷相重合部位的光强,因而能防止在光刻胶膜图形上出现因凹陷倾斜表面产生的无规则的光反射导致残蚀现象。该光掩模能防止光刻胶膜图案形状由于光刻胶膜的非预定部位被倾斜表面反射的光曝光而受损伤。

Description

光掩模
本发明涉及一种用于制造半导体器件的光掩模,特别涉及一种能防止暴光时在光刻胶(光致抗蚀剂)膜图形上出现因在待刻图层凹陷倾斜表面产生无规则的光反射而导致的残缺现象的光掩模。
随着半导体器件集成度的增大,使得用于连接上、下导线的接触孔及接触孔周围的布线间的间隔变窄。而且集成度的增大又导致径深比(即接触孔的直径与深度之比)的变大
当在径深比大的接触孔上深敷导电支时,在导电层与接触孔重叠的表面上会形成大的凹陷。当在导电层上涂敷光刻胶膜的情况下进行暴光工艺时,透过光刻胶膜的光会在导电层的凹陷表面部位发生无规则的反射。结果是即使光刻胶膜的不要求暴光部位也被暴了光。当将暴了光的光刻胶膜显影后,会出现光刻胶膜图形的侧壁被局部去掉的残蚀现象。
图1是半导体器件的常规结构的包括在光刻胶膜图形上出现残蚀现象的平面图。当在半导体衬底1上淀积一上层时,由于位于该上层之下的半导体衬底结构的断面形状,会在上层形成凹陷3。在上层之上形成光刻胶膜图形2使上层构图时,在光刻胶膜图形2邻近凹陷3的部位会出现残蚀现象。在严重的情况下,会切断光刻胶膜图形。这种残蚀现象是指,甚至在要保留的部位,由于透过光刻胶膜的光会在上层凹陷表面部位发生无规则反射而导致在光刻胶膜的部位不希望有的暴光,未按要求地去掉了光刻胶膜。
现在结合图1A和2B所示的制造半导体器件的方法详细描述这种在光刻胶膜出现的残蚀现象。两图均是沿图1的II—II线的剖面图。
根据所示的方法,首先在半导体衬底11上形成一下层图形15,如图2A所示。在所得到的结构上形成与该结构预定部位相重合的中间层图形16,因而露出该半导体衬底11的预定部位。然后在所得到的结构上淀积一预定厚度的上层17,例如金属层。在上层17上涂敷一正光刻胶膜18。此后,使用包括石英衬底的由铬图形形成的光掩模20,使光刻胶膜18暴光。因为在位于未设置下层图形15和中间层图形16的区域的上方,上层17的表面部位形成了凹陷,在暴光过程中,使透射光刻胶膜的光被上层17的邻近凹陷的倾斜表面部位无规则地反射,如图2A所示。结果在不打算暴光的部位使光刻胶膜18暴了光。
此后,进行显影以去掉光刻胶膜18的暴光部分,形成光刻胶膜图形18A,如图2B所示。参照图2B,可以发现,未按要求地去掉了光刻胶膜图形18A的内侧部位,即出现了残蚀现象。
随后,腐蚀上层17的裸露部位,形成上层的图形。因为上层图形的形状与意外残蚀的光刻胶膜图形相同,使上层图形的宽度小于预定宽度。结果会使电阻增大,在严重的情况下,会出现断路。
换言之,因为上层在由于下层而形成台阶的区域有严重倾斜表面部位,当为形成上层图形暴光时,使光刻胶膜的非暴光部位未按要求地被上层倾斜表面反射的光暴光。这种现象在由高反射率金属制成的反射表面尤为严重。
图3是又一种包括在光刻胶膜图形出现残蚀现象的半导体器件的常规结构平面图。在图3中,对应于图1的各部件用相同的标号代表。在一半导体衬底1上淀积一上层。由于位于该上层之下的半导体衬底结构的断面形状,使得在上层形成凹陷3。当在上层上形成光刻胶膜图形2,使上层构成图形时,在光刻胶膜图形2邻近凹陷3的部位出现残蚀现象。在严重的情况下,会切断光刻胶膜图形2。换言之,即使在显影过程中要保留的部位也未按要求地去掉了光刻胶膜。那是因为透射光刻胶膜的光被上层凹陷表面部位无规则地反射,在光刻胶膜的该部位引起的未按要求地暴光所致,如参照图1所述。
现在参照图4A和图4B所示的制造半导体器件的方法,详细描述在光刻胶膜上发生的这种残蚀现象,两图均为沿图3的III—III线的剖面图。图4A和4B所示的结构基本上与图2A和2B所示相同,只是光刻胶膜的部位由于光掩模的位置偏移而偏移。在图4A和4B中,各个与图2A和2B中相对应的部件均以相同的标号代表。
根据本方法,首先在半导体衬底11上形成一下层图形15,如图4A所示。然后在所得到的结构上形成与该结构预定部位相重合的中间层图形16,因而露出半导体衬底11的预定部位。在所得到的结构上,淀积一预定厚度的上层17,例如金属层。然后在该上层17上涂敷一正光刻胶膜18。此后,用包括石英衬底的由铬图形形成的光掩模20使光刻胶胶膜18暴光。因为在位于未设置下层图形15和中间层图形16的区域的上方,在上层17的表面部位出现了凹隐,甚至在非暴光部位,使光刻胶膜18在暴光过程中被透射光刻胶膜又被邻近凹陷处上层17的倾斜表面部位反射的光暴光,如图4A所示。
此后,经显影去掉光刻胶膜18的暴光部位,而形成光刻胶膜图形18B,如图4B所示。参照图4B,可以看到,在光刻胶膜图形18B与凹陷重合的部分出现了残蚀现象。
随后,腐蚀上层17的裸露部位形成上层图形。因为上层图形具有与意外残蚀的光刻胶膜图形相同的形状,使得上层图形的宽度小于预定的宽度。结果会增加电阻。在严重的情况下,会出现断路。
由上面的描述显而易见,常规结构存在一个出现残蚀现象的问题,即光刻胶膜图形的一部分未按要求地被去掉,那是因为,当为形成上层图形而暴光时,光刻胶膜的非暴光部位未按要求地被由于下层图形而形成的上层倾斜表面反射的光所暴光。此类问题在由高反射率的金属制成的倾斜表面尤为严重。
为解决上述问题,曾有人提出一种方法,在衬底上的下层图形之上涂敷一层流动性大的材料,如BPSG(硼磷硅玻璃),因而减少光的无规则反射。还有人提出另一方法,由低反射率材料制成一抗反射层。在此情况下,在形成光刻胶膜图形之前,先在上层或光刻胶膜上涂敷该抗反射层。然而这些与普通光刻胶膜的形成相比需要额外的工艺步骤。这带来了另一些问题,如降低产生率、增加制作成本及制作的复杂性。
所以,本发明之目的在于提供一种防止在形成凹陷的区域产生无规则的光反射而导致的在光刻胶膜上出现残蚀现象的光掩模,并提供制作该光掩模的方法。
图5和图6分别表明用于制造本发明第一实施例的半导体器件的光掩模及使用该光掩模形成的光刻胶膜图形。
图5是表明光掩模的平面图。如图5所示,该光掩模包括在石英衬底6形成的铬图形4如线条图形,与常规情况相同。该光掩模还包括在石英衬底上在待刻图层上形成凹陷3的区域上所形成的多个斑点图形5。即使当用透过光掩模的光使光刻胶膜暴光时,每个斑点图形5均有能防止形成光刻胶膜图形的尺度。最好每个斑点图形5是方形的,每边尺寸为0.1~0.3μm。斑点图形5可由铬层或反相材料层,诸如石英层或80G(玻璃上生成的硅)层构成。
当用带有斑点图形5的光掩模使光刻胶膜暴光时,即使对位于斑点图形5下方的光刻胶膜部位暴光,在显影时也能被完全去掉。然而,光刻胶膜位于非暴光区的部位未被暴光,因为由在待刻图层形成的凹陷无规则反射光的强度已借助斑点图形5的作用而被减弱。
图6是图5沿II—II线的剖面图,未明使用图5所示的光掩模,在待构图层上,形成正光刻膜图形。在图6中,与图2A和2B相对应的各部件用相同的标号代表。
首先,在一半导体衬底11上依次形成下层图形15和中间层图形16。在所得结构上,淀积上层17,例如一金属层。在上层17上涂敷一层光刻胶膜18。然后使用具有图5所示之结构的光掩模30,使光刻胶膜18暴光。通过显影工艺,去掉光刻胶膜18的暴光部位,形成光刻胶膜图形18C。在上层17形成之后,由于下层和中间层图形15和16使得在上层17的表面形成一凹陷13。然后,因为透过光刻胶膜18的光由凹陷13所产生的无规则反射已借助斑点图形5的作用被减弱,使得在暴光过程中,光刻胶膜18不受凹陷13的影响。结果是,在显影之后所形成的光刻胶膜图形18C是有预定的宽度。
另一方面,图7和图8分别表明根据本发明的第二实施例制作的光掩模,及使用该光掩模形成的光刻胶膜图形。在图7和图8中,各个与图5和图6相对应的部件用相同的标号代表。
图7是表明具有本发明第二实施例结构的光掩模的平面图。如图7所示,由标号40标明的光掩模包括在石英衬底6上形成的铬图形4,如线条图形,与普通情况相同。该光掩模40还包括在石英衬底6上在与铬图形4相重合的待刻图层上形成凹陷3的区域所形成的非透射膜图形7。非透射膜图形7可以与铬图形4同时形成。
非透射膜图形7与铬图形4的线条部分(同非透射膜图形7是分开的)间的间隔被确定在由暴光装置的波长可完全分辨的空间范围内。由该光掩模40所得到的上层图形相邻部位间的间隔为1μm时,可得到0.5μm的线分辨率。因此,额外图形的形成未给半导体器件的制作带来任何问题。
图8是图7沿II—II线的剖面图,表明使用根据本发明第二实施例制作的光掩模40形成的正光刻胶膜图形。
首先,在半导体衬底11上依次形成上层层图形15和中间层图16。在所得的结构上,淀积上层17,例如一金属层。在上层17上涂敷光刻胶膜18。然后用光掩模40在光掩模40的非透射膜图形41与上层17的凹陷部位重合的条件下,将光刻胶膜18暴光。通过显影工艺,去掉光刻胶膜18的暴光的部位,因而形成光刻胶膜18D。
虽然入射到光掩模40上表面的光被非透射膜图形41掩蔽,但位于非透射膜图形41下方的光刻胶膜18的部位18E仍被暴光,因为在暴光区透过光刻胶膜18的光已被上层17的凹陷倾斜表面无规则地反射。当实施显影工艺,去掉光刻胶膜18设在暴光区的部位时,同时也去掉了设在非透射膜图形41下方的光刻胶膜部位18E。结果得到了断面形状良好的光刻胶膜图形18D。
图9是根据本发明第二实施例制作的光掩模40的剖面图。在此情况下,非透射膜图形不是在形成铬图形42的步骤形成的,而是用了单独的工艺步骤形成的。
图10是表明根据本发明第三实施例制作的光掩模59的平面图。如图10所示,由标号50代表的光掩模包括形成在石英衬底6上的铬图形4及在该石英衬底6上、在邻近该铬图形4的待刻图层上设置了凹陷的暴光区部位形成的非透射膜图形7A。该非透射膜图形7A适于防止待刻图层(即光刻胶膜)被残蚀。用非透射膜图形7A来掩蔽入射到光掩模50上表面的光。然而,光刻胶膜位于非透射膜图形7A下方的部位,在暴光时,被位于光刻胶膜下方的上层凹陷倾斜表面无规则反射的光暴光。经过显影工艺,去掉位于非透射膜图形7A下方的光刻胶膜部分。在这种情况下,因为位于非透射区下方的光刻胶部位未被暴光,而不发生残蚀现象。
图11是表明根据本发明第四实施例制作的光掩模的平面图。如图11所示,由标号60所代表的光掩模包括在石英衬底6上形成的铬图形4及在该石英衬底6上、在邻近该铬图形4的待刻图层上设置了凹陷的暴光区部位形成的多个斑点图形5A。该斑点图形5A适于防止设在上层之上的光刻胶膜被残蚀。用斑点图形5A来减弱入射到光掩模60上表面的光的强度。然而,位于该斑点图形5A下方的光刻胶膜部位,在暴光时,位于光刻胶膜下方的上层的凹陷倾斜表面无规则反射的光充分暴光。在此情况下,斑点图形5A防止了光刻胶膜位于非暴光区的部位被暴光。
综上所述,显而易见,本发明提供了一种能防止在光刻胶膜图形出现由凹陷倾斜表面产生无规则的光反射所导致的残蚀现象。
当使用依本发明的光掩模时,三层抗蚀法和使用低反射率材料的方法(使用这些方法均能防止出现残蚀现象)相比,简化了半导体器件的制作。因而可以实现增加生产率亦致改善可靠性。
为便于说明,虽然介绍了本发明的优选实施例,本领域的技术人员会明了,在不脱离所附权利要求记载的本发明的范畴和精神的前提下,可以实现各种各样的改型、增添及替换。

Claims (13)

1.一种用于在规定的与待刻图层上所形成的凹陷邻近的区域形成正光刻胶膜图形的光掩模,包括:
一石英衬底,及
在石英衬底上形成的,适于减弱入射到光掩模的与待刻图层凹陷相重合的部位的光强度的多个斑点图形。
2.一种根据权利要求1的光掩模,其中的每个斑点图形均为方形,各边尺寸为0.1~0.3μm。
3.一种根据权利要求1的光掩模,其中的每个斑点图形均由铬或移相材料制成。
4.一种用于在规定的与待刻图层上所形成的凹陷邻近的区域形成正光刻胶膜图形的光掩模,包括:
一石英衬底;
一在石英衬底上形成的铬图形;以及
在石英衬底上形成的,在邻近光刻胶膜与待刻图层凹陷相重合的部位设置的多个斑点图形,该斑点图形适于减弱入射到石英衬底的与待刻图层凹陷重合的部位的光强度。
5.一种根据权利要求4的光掩模,其中的每个斑点图形均为方形,各边尺寸为0.1~0.3μm。
6.一种根据权利要求4的光掩模,其中的每个斑点图形均由铬或移相材料制成。
7.一种用于在规定的与待刻图层上所形成的凹陷邻近的区域形成光刻胶膜图形的光掩模,包括:
一石英衬底;
一在石英衬底上形成的铬图形;以及
一在石英衬底上形成的,且适于掩蔽入射到设在与待刻图层凹陷相重合的铬图形部位邻近的光掩模部位上的光的非透射膜图形。
8.一种根据权利要求7的光掩模,其中的非透射膜图形是由铬制成的。
9.一种根据权利要求7的光掩模,其中的非透射膜图形被设置在与待刻图层凹陷相重合的区域。
10.一种根据权利要求7的光掩模,其中的非透射膜图形的尺度正比于被待刻图层凹陷无规则反射的光暴光的光刻胶膜的厚度。
11.一种用于在规定的与待刻图层上所形成的凹陷邻近的区域形成正光刻胶膜图形的光掩模,包括:
一石英衬底;
一在石英衬底上形成的铬图形;以及
一在石英衬底上形成的,且适用于减弱经光掩模入射到暴光区的限定在邻近凹陷区域设置的铬图形的一侧的预定部位上的光强的图形。
12.一种根据权利要求11的光掩模,其中的图形包括非透射膜图形。
13.一种根据权利要求11的光掩膜,其中的图形是由移相材料制成的。
CN94118243A 1993-11-15 1994-11-15 光掩膜 Pending CN1118456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-24234 1993-11-15
KR1019930024234A KR970007822B1 (ko) 1993-11-15 1993-11-15 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN1118456A true CN1118456A (zh) 1996-03-13

Family

ID=19368080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94118243A Pending CN1118456A (zh) 1993-11-15 1994-11-15 光掩膜

Country Status (5)

Country Link
US (1) US5508133A (zh)
JP (1) JPH07219206A (zh)
KR (1) KR970007822B1 (zh)
CN (1) CN1118456A (zh)
DE (1) DE4440821C2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294454C (zh) * 2002-07-01 2007-01-10 大日本印刷株式会社 光刻技术中的漩涡相移掩模
CN1303475C (zh) * 2002-05-13 2007-03-07 旺宏电子股份有限公司 具有照度偏光控制的光罩
CN100399193C (zh) * 2002-04-17 2008-07-02 Lg.飞利浦Lcd有限公司 掩模
CN100442475C (zh) * 2003-12-30 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于制造半导体晶片的半色调掩模的制造方法和结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08314113A (ja) * 1995-05-17 1996-11-29 Fujitsu Ltd マスク及びこれを使用して形成されるプリント基板
US5866913A (en) * 1995-12-19 1999-02-02 International Business Machines Corporation Proximity correction dose modulation for E-beam projection lithography
US6228279B1 (en) * 1998-09-17 2001-05-08 International Business Machines Corporation High-density plasma, organic anti-reflective coating etch system compatible with sensitive photoresist materials
JP6795323B2 (ja) 2016-04-07 2020-12-02 日東電工株式会社 配線回路基板およびその製造方法
JP6787693B2 (ja) 2016-06-07 2020-11-18 日東電工株式会社 配線回路基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611672B2 (ja) * 1985-02-08 1994-02-16 秀之 川村 人造鉱物質繊維成形体
JPS6220844U (zh) * 1985-07-22 1987-02-07
JPS62135837A (ja) * 1985-12-10 1987-06-18 Matsushita Electric Ind Co Ltd ホトマスクおよびそれを用いた写真蝕刻法
JPS62276552A (ja) * 1986-05-26 1987-12-01 Hitachi Micro Comput Eng Ltd パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
US4902899A (en) * 1987-06-01 1990-02-20 International Business Machines Corporation Lithographic process having improved image quality
JPH02151862A (ja) * 1988-12-05 1990-06-11 Omron Tateisi Electron Co フォトリソグラフィ用マスクおよびその作製方法
JPH03142466A (ja) * 1989-10-30 1991-06-18 Hitachi Ltd 半導体装置の製造方法及びそれに用いられるマスク
JPH03186845A (ja) * 1989-12-15 1991-08-14 Mitsubishi Electric Corp 半導体集積回路用フオトマスク
JPH04268556A (ja) * 1991-02-25 1992-09-24 Oki Electric Ind Co Ltd レジストパターン形成方法
JP2771907B2 (ja) * 1991-05-24 1998-07-02 三菱電機株式会社 フォトマスクおよびその製造方法
JPH05142748A (ja) * 1991-11-25 1993-06-11 Mitsubishi Electric Corp 位相シフトマスク及びその製造方法
US5411824A (en) * 1993-01-21 1995-05-02 Sematech, Inc. Phase shifting mask structure with absorbing/attenuating sidewalls for improved imaging

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399193C (zh) * 2002-04-17 2008-07-02 Lg.飞利浦Lcd有限公司 掩模
CN1303475C (zh) * 2002-05-13 2007-03-07 旺宏电子股份有限公司 具有照度偏光控制的光罩
CN1294454C (zh) * 2002-07-01 2007-01-10 大日本印刷株式会社 光刻技术中的漩涡相移掩模
CN100442475C (zh) * 2003-12-30 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于制造半导体晶片的半色调掩模的制造方法和结构

Also Published As

Publication number Publication date
DE4440821C2 (de) 1997-05-28
KR970007822B1 (ko) 1997-05-17
DE4440821A1 (de) 1995-05-18
KR950015591A (ko) 1995-06-17
US5508133A (en) 1996-04-16
JPH07219206A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
KR100255699B1 (ko) 반사방지층 및 이를 리소그래피로 패턴화하는 방법
CN1042776C (zh) 用以形成抗蚀图形的方法
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
CN1118456A (zh) 光掩膜
JPS62276552A (ja) パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
CN1036102C (zh) 制造半导体器件的方法
KR0171919B1 (ko) 노광마스크
JPH01246833A (ja) 半導体基板
US6492701B1 (en) Semiconductor device having anti-reflective cap and spacer, method of manufacturing the same, and method of manufacturing photoresist pattern using the same
JP3108172B2 (ja) レジストパターン形成方法
JPH0697065A (ja) 微細レジストパターンの形成方法
KR100214261B1 (ko) 반도체 소자의 금속배선 제조방법
KR100399441B1 (ko) 반도체 소자의 미세패턴 형성방법
CN1485691A (zh) 定义防护环的光罩及其方法
JPH04144230A (ja) 半導体装置及びその製造方法
JPH09129852A (ja) 半導体素子のワード線製造方法
KR0172279B1 (ko) 콘택 마스크 및 그를 이용한 콘택홀 형성 방법
KR100197983B1 (ko) 원자외선을 이용한 삼층 감광막 패턴 형성방법
JPH07326674A (ja) 多層配線形成方法
KR0144019B1 (ko) 반도체 소자의 금속배선 형성방법
JP2875123B2 (ja) レジストパターン形成方法
JP2762500B2 (ja) 半導体装置
KR950009920A (ko) 반도체 장치의 금속배선 제조방법
JPH0314257A (ja) 半導体装置の製造方法
JPH02105158A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1034074

Country of ref document: HK