KR100197983B1 - 원자외선을 이용한 삼층 감광막 패턴 형성방법 - Google Patents

원자외선을 이용한 삼층 감광막 패턴 형성방법 Download PDF

Info

Publication number
KR100197983B1
KR100197983B1 KR1019950050462A KR19950050462A KR100197983B1 KR 100197983 B1 KR100197983 B1 KR 100197983B1 KR 1019950050462 A KR1019950050462 A KR 1019950050462A KR 19950050462 A KR19950050462 A KR 19950050462A KR 100197983 B1 KR100197983 B1 KR 100197983B1
Authority
KR
South Korea
Prior art keywords
layer
peoxide
forming
pattern
ultraviolet rays
Prior art date
Application number
KR1019950050462A
Other languages
English (en)
Other versions
KR970051845A (ko
Inventor
김영식
허철
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950050462A priority Critical patent/KR100197983B1/ko
Publication of KR970051845A publication Critical patent/KR970051845A/ko
Application granted granted Critical
Publication of KR100197983B1 publication Critical patent/KR100197983B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 원자외선을 이용한 삼층 감광막 패턴 형성방법에 관한 것으로, 단파장의 원자외선을 사용하여 삼층감광막 패턴을 형성함에 있어서, 중간층으로 사용되는 PEOXIDE 층 형성후 그 상부에 곧바로 산소 플라즈마 처리를 하는 공정을 추가 삽입시킴으로써, 단파장의 원자외선을 사용하는 TLR 공정에서 PEOXIDE층과 같은 저밀도층 위에 감광막 패턴을 형성시킬 경우 불규칙한 빛의 반사에 의하여 패턴 CD의 변화가 심하고 프로파일이 나빠지게 되는 등의 문제점을 해결할 수 있으며, 아울러 미세패턴의 균일한 선폭의 구현을 가능하게 한다.

Description

원자외선을 이용한 삼층 감광막패턴 형성방법
제1도는 종래의 방법에 따라 형성된 삼층 감광막패턴의 리웍조건에 따른 선폭의 변화를 도시한 그래프.
제2a도 내지 제2c도는 본 발명에 따른 삼층 감광막패턴 형성공정단계를 도시한 단면도.
제3도는 본 발명의 방법에 따라 형성된 삼층 감광막패턴의 선폭의 변화를 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 2 : 하부 포토레지스트
3 : 중간층(PEOXIDE; Plasma Ehanced Oxide)
5 : 상부 포토레지스트 패턴
본 발명은 원자외선(DUV)을 이용한 삼층 감광막(Tri Layer Resist ; 이하 TLR 이라 칭함.)패턴 형성방법에 관한 것으로, 특히 원자외선을 이용한 삼층 감광막패턴 형성공정에서 중간층인 PEOXIDE(Plasma Enhanced Oxide)층 상부에 산소 플라즈마(O2Plasma)로 리웍(Rework) 처리후 상부 감광막패턴(Top Photoresist Pattern)을 형성시킴으로써 선폭(Critical Demision) 변화 및 노광 에너지의 변화를 줄이며 패턴 프로파일을 향상시킬 수 있는 원자외선을 이용한 삼층 감광막패턴 형성방법에 관한 것이다.
반도체 소자 제조 공정중 리소 그라피(Lithography)공정에 있어서, 종래의 i-line TLR공정에서는 중간층으로 SOG(Spin on Glass)옥사이드층을 이용하였다. 상기 공정에서 상부 감광막 패턴을 리웍 할 경우에는 기존의 단층 레지스트(Single-Layer Resist; SLR) 공정에서의 기본 공정인 산소 플라즈마(O2Plasma)로 리웍하면 옥사이드층 표면에 균열이 생기기 때문에 신너(Thinner)를 이용하여 상기 SOG 대신 옥사이드를 프라즈마 처리하여 도포하는 PEOXIDE를 중간층으로 사용하고 있다.
그러나 DUV TLR 공정에서 리웍을 산소 플라즈마로 할 경우, 리웍한 한 웨이퍼와 리웍하지 않은 웨이퍼와의 노광량 및 패턴 형성 정도는 다르게 된다.
따라서 보통 동일한 롯트(Lot)라 하여도 공정조건이 다르면 형성된 패턴의 신뢰성도 나쁘게 된다.
제1도는 종래의 방법에 따라 형성된 삼층 감광막패턴의 리웍조건에 따른 CD 의 변화를 도시한 그래프이다.
상기 제1도에 도시된 바와같이, 리웍과정없이 바로 진행된 포토레지스트 패턴은 상대적으로 CD 변화가 크게 나타나고 있고, 공정 여유도 역시 작은 것을 보이고 있다.
또한 종래의 리웍공정도 별반 다른 것을 발견할 수 없는 반면, 개발된 공정은 상대적으로 큰 공정 여유도를 보이고 있다.(도면상의 A 부 참조)
원자외선을 이용한 TLR 공정에서 중간층으로 사용하는 PEOXIDE는 공정시 저온에서 플라즈마로 옥사이드층을 형성시키므로 산소 배열의 밀도가 낮은 편이다. 따라서 i-line(파장=365㎚)보다 단파장을 사용하는 원자외선(KrF Laser, 파장=248㎚) 공정에서 PEOXIDE층과 같은 저밀도층 위에 감광막 패턴을 형성시킬 경우 불규칙한 빛의 반사에 의하여 패턴 CD의 변화가 심하고 프로파일 역시 나쁘게 된다.
또한 반사율이 작으므로 많은 에너지가 필요하게 되고 샘플 웨이퍼를 리웍한 후 다시 감광막 패턴을 형성시킬 경우 산소로 리웍한 것은 적정에너지가 처음과 비교하여 약 반정도로 줄어들기 때문에 다시 조건을 잡아야 하는 번거로움이 따르는 문제점이 있다.
따라서 본 발명은 기존의 공정을 크게 변화시키지 않고 쉽게 상기와 같은 문제점을 해결할 수 있는 것으로 PEOXIDE후 바로 에칭 장비에서 산소 플라즈마(일반적인 P/R Strip 공정)처리를 해주면 표면에 산소의 밀도를 간단히 높일 수 있으므로 상기한 문제점들을 해결할 수 있다.
상기 목적을 달성하기 위한 본 발명은 웨이퍼의 상부에 소정 두께의 감광막을 도포하여 하부 감광막층을 형성하는 단계와, 상기 하부 감광막층 상부에 소정 두께의 PEOXIDE 중간층을 형성하는 단계와, 상기 PEOXIDE 중간층 형성후 산소 플라즈마 처리를 실시하는 단계와, 상기 PEOXIDE 중간층 상부에 소정 두께의 감광막을 도포하여 상부 감광막층을 형성하는 단계와, 상기 상부 감광막층을 노광 및 현상공정을 실시하여 상부 감광막 패턴을 형성하는 단계를 구비하는 것을 특징으로 한다.
첨부도면을 참조하여 본 발명의 설명을 보다 상세히 하면 다음과 같다.
제2a도 내지 제2c도는 본 발명에 따른 삼층 감광막패턴 형성공정단계를 도시한 단면도로서, 제2a도는 웨이퍼(1)의 상부에 하부 감광막(1)을 형성하고 그 상부에 PEOXIDE 중간층(3)을 형성한 상태를 도시한 단면도이고, 제2b도는 상기 PEOXIDE 중간층(3) 형성후 곧바로 산소 플라즈마 처리를 하는 상태를 도시한 도면이다.
이때, PEOXIDE 표면에 산소 플라즈마 처리를 함으로써 PEOXIDE 표면의 산소의 밀도를 높여주게 된다.
제2c도는 상기 산소 플라즈마 처리된 PEOXIDE 층 상부에 상부 감광막을 증착한 후, 노광 및 현상공정을 통해 상부 감광막 패턴(5)을 형성한 상태를 도시하고 있다.
따라서 상기와 같은 원자외선을 이용한 TLR 공정에 있어서, 중간층으로 사용되는 PEOXIDE 층을 형성한 후, 곧바로 산소 플라즈마처리 공정을 실시함으로써 단파장을 사용하는 원자외선 공정에서 PEOXIDE층과 같은 저밀도층 위에 감광막 패턴을 형성시킬 경우 불규칙한 빛의 반사에 의하여 패턴 CD의 변화가 심하고 프로파일 역시 나쁘게 되는 문제점을 해결하여 미세패턴의 균일한 선폭의 구현이 가능하게 된다.
아울러, 초고집적 소자인 1G DRAM 제품의 양산을 가능하게 하기 위해서는 원자외선을 이용한 화학증폭형 레지스트를 사용하는 것이 필수적인데, 상기 화학증폭형 레지스트를 사용하는 공정에 있어서, 중간층인 질화막이나 BPSG층 상부에 상부 감광막을 증착하기 전 산소 플라즈마처리를 한 후, 상부 감광막 패턴을 형성하게 되면 얻어지는 패턴의 프로파일을 좋게 할 수 있다.
제3도는 본 발명의 방법에 따라 형성된 삼층 감광막패턴의 리웍조건에 선폭의 변화를 도시한 그래프이다.
상기 제3도에서 알 수 있는 바와같이, 본 발명의 개발된 공정을 이용하여 형성된 P/R패턴에 있어서는 공정 여유도 및 CD 변화가 상당히 개선됨을 보이고 있다.(그래프 상의 B 부 참조)
이상, 상술한 바와 같이 본 발명에 따른 원자외선을 이용한 삼층 감광막 패턴 형성방법은 중간층으로 사용되는 PEOXIDE 층 형성후 그 상부에 곧바로 산소 플라즈마 처리를 하는 공정을 추가 삽입시킴으로써, 단파장을 사용하는 원자외선 공정에서 PEOXIDE층과 같은 저밀도층 위에 감광막 패턴을 형성시킬 경우 불규칙한 빛의 반사에 의하여 패턴 CD 의 변화가 심하고 프로파일이 나빠지게 되는 등의 문제점을 해결할 수 있으며, 아울러 미세패턴의 균일한 선폭의 구현을 가능하게 한다.

Claims (3)

  1. 웨이퍼의 상부에 소정 두께의 감광막을 도포하여 하부 감광막층을 형성하는 단계와, 상기 하부 감광막층 상부에 소정 두께의 PEOXIDE 중간층을 형성하는 단계와, 상기 PEOXIDE 중간층 형성후 산소 플라즈마 처리를 실시하는 단계와, 상기 PEOXIDE 중간층 상부에 소정 두께의 감광막을 도포하여 상부 감광막층을 형성하는 단계와, 상기 상부 감광막층을 노광 및 현상공정을 실시하여 상부 감광막 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 원자외선을 이용한 삼층 감광막 패턴 형성방법.
  2. 제1항에 있어서, 상기 중간층으로 화학증폭형 레지스트를 사용하여 형성하는 것을 특징으로 하는 원자외선을 이용한 삼층 감광막 패턴 형성방법.
  3. 제1항에 있어서, 상기 산소 플라즈마 처리는 PEOXIDE 중간층 형성후 곧바로 실시하는 것을 특징으로 하는 원자외선을 이용한 삼층 감광막 패턴 형성방법.
KR1019950050462A 1995-12-15 1995-12-15 원자외선을 이용한 삼층 감광막 패턴 형성방법 KR100197983B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050462A KR100197983B1 (ko) 1995-12-15 1995-12-15 원자외선을 이용한 삼층 감광막 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050462A KR100197983B1 (ko) 1995-12-15 1995-12-15 원자외선을 이용한 삼층 감광막 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR970051845A KR970051845A (ko) 1997-07-29
KR100197983B1 true KR100197983B1 (ko) 1999-06-15

Family

ID=19440449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050462A KR100197983B1 (ko) 1995-12-15 1995-12-15 원자외선을 이용한 삼층 감광막 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100197983B1 (ko)

Also Published As

Publication number Publication date
KR970051845A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100204323B1 (ko) 복수레벨 레지스트 프로파일을 형성하기 위한 다중 노광 마스킹 시스템
US20030003714A1 (en) Method for forming fine pattern in semiconductor device
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
JP2001230186A5 (ko)
KR100223329B1 (ko) 반도체 소자의 미세 패턴 제조방법
US6602794B1 (en) Silylation process for forming contacts
KR100197983B1 (ko) 원자외선을 이용한 삼층 감광막 패턴 형성방법
US6136480A (en) Method for fabrication of and apparatus for use as a semiconductor photomask
JP3415335B2 (ja) 多段エッチング型基板の製造方法
JPH05234965A (ja) コンタクトホールの形成方法
JPH0468352A (ja) 位相シフト層を有するフォトマスク及びその製造方法
KR100283370B1 (ko) 반도체소자의제조방법
KR100350762B1 (ko) 미세 패턴 형성 방법
KR20010063778A (ko) 스컴제거방법
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
KR910006544B1 (ko) 접속창 형성방법
KR100688710B1 (ko) 반사 방지막 식각 방법
KR0156124B1 (ko) 반도체소자의 금속배선 형성방법
KR0156106B1 (ko) 금속배선 공정에서의 패턴 형성방법
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100326430B1 (ko) 감광막패턴형성방법
KR100284026B1 (ko) 실릴레이션을이용한미세패턴형성방법
KR0137718B1 (ko) 레지스트 스트립 공정방법
KR100271658B1 (ko) 반도체 웨이퍼 제조용 광미세패턴 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951215

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960527

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19951215

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020116

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030120

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040119

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050120

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060118

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100109