CN1036102C - 制造半导体器件的方法 - Google Patents

Abstract

一种制造半导体器件的方法，包括下列步骤：在欲被构图的底层上涂敷一层抗反射膜；其上涂敷光致抗蚀膜，使用掩模对该膜实施曝光、显影工艺，从而形成其尺寸略大于预期图形尺寸的第一光致抗蚀膜图形；腐蚀抗反射膜的裸露部位，从而形成抗反射膜图形；去掉第一光致抗蚀膜图形，在所得结构的整个裸露表面上涂敷第二光致抗蚀膜；用掩模对该膜实施曝光、显影，形成具有预期图形尺寸的图形；腐蚀其裸露部位形成底层图形。

Description

制造半导体器件的方法

本发明涉及一种制造半导体器件的方法，特别涉及在光致抗蚀膜之下形成抗反射膜图形的方法，以便用光刻工艺形成具有关键性尺寸图形来改进光反差。

在使用光刻工艺来形成具有关键尺寸图形的过程中，通过掩模入射到光致抗蚀膜的光h被设置在光致抗蚀膜之下的底层的表面反射，然后再由光致抗蚀膜的表面反射。这种反射光的往复运动重复多次，以便能量传递给光致抗蚀膜。

图1A和图1B分别说明由常规的方法所形成的光致抗蚀膜的剖面图。

根据此方法，首先，在半导体衬底10上依次形成底层14和光致抗蚀膜13，如图1A所示。此后，使用在石英衬底上形成有铬图形的掩模12，由光11对光致抗蚀膜13曝光。在曝光过程中，该光部分地被光致抗蚀膜13表面反射，而且部分地透射光致抗蚀膜13。透射光致抗蚀膜的光被底层14的表面反射。由标号16代表的反射光又被光致抗蚀膜13的表面反射。当反射光如此重复多次时，即使在不打算曝光的部位，光致抗蚀膜也被多次反射光曝光。在曝光过程中，射到掩模12的光被掩模12的每个铬图形边缘衍射，而透过掩模12。然后，该衍射光入射到光致抗蚀膜13的非曝光部位。由标号17代表的入射光则被底层14表面反射。

此后，进行显影，以去掉光致抗蚀膜13的曝了光的部位，因而形成光致抗蚀膜图形13A。图1B表示光致抗蚀膜图形13A在其图形的侧壁部位相应形成的豁口部位20。

当在如图1所示的掩模12的相邻铬图形之间的线间隔近似于曝光的波长时，当光通过掩模12时，则发生严重的衍射现象。该严重衍射导致光致抗蚀膜图形的形貌严重劣化。

根据调制传递函数可确定自掩模射出光的强度分布。光强分布，即调制M可由下式表示 $M=\frac{I_{\max }-I_{\min }}{I_{\max }+I_{\min }}$ 此处的“I_max”和“I_min”分别代表光强的最大值和最小值。

一般来说，调制M与在掩模上形成的相邻的铬图形之间的线间隔有关。例如，调制M随线间隔的变窄而降低。在调制M较低时，光强在光致抗蚀膜内扩充得不充分。即使形成了光致抗蚀膜图形，在图形的边缘也得不到竖直的侧面。

另外，显示低反差的调制M会导致小的工艺容限。在此情况下，半导体器件的制作变得困难。

所以，本发明之目的在于提供一制造半导体器件的方法，该方法能防止光致抗蚀膜出现豁口现象，从而改善光致抗蚀膜图形的形貌。

根据本发明，提供一种制造半导体器件的方法，可达此目的，此法包括下列各步骤：在待构图的底层上涂布一层抗反射膜，在该抗反射膜上涂布第一光致抗蚀膜；通过一个掩模对该第一光致抗蚀膜进行曝光，以及一个显影步骤，因此形成第一光致抗蚀膜图形；腐蚀抗反射膜的裸露部位，因而形成抗反射膜图形；去掉第一光致抗蚀膜图形，在去掉第一光致抗蚀膜图形之后所得到的结构的整个裸露表面上涂布第二光致抗蚀膜；再用该掩模对第二光致抗蚀膜进行曝光、显影，因此形成第二光致抗蚀膜图；腐蚀抗反射膜图形的裸露部位，再腐蚀底层，从而形成底层图形。

参照附图，从下列对实施例描述中会更加明了本发明的其它目的和方案。

图1A和1B是分别解释常规形成光致抗蚀膜的方法的剖面图；

图2A～2E是分别解释依本发明形成光致抗蚀膜图形之方法的剖面图；

图3表示分别解释根据常规方法和本发明的方法得到的曝光能量分布的曲线图；

图2A～2E是分别解释依本发明形成光致抗蚀膜图形之方法的剖面图。

依照此法，首先，在半导体衬底10上，依这种次序淀积底层14和抗反射膜15，如图2A所示。在抗反射膜15上，涂敷第一正光致抗蚀膜(first positive photoresist film)13。使用具有常规结构的掩膜，用光11对光致抗蚀膜13曝光。第一光致抗蚀膜13的厚度大约是5000，以使抗反射膜15能接着构图。抗反射膜15可以是TiN膜、Si₃N₄膜或SiOxNy：H复合膜。抗反射膜15的厚度大约是250～2000。大多数通过第一光致抗蚀膜13的光被设于第一光致抗蚀膜13之下的抗反射膜15吸收，而不被抗反射膜15的表面反射。

此后，进行显影，如图2B所示，通过显影，去掉第一光致抗蚀膜13曝光部位，因而形成第一光致抗蚀膜图形13B。因为大多数入射到第一光致抗蚀膜13的每一曝光部位的光被抗反射膜15吸收，光的强度被减低。其结果是，第一光致抗蚀膜13的曝光部位的边缘未被曝光，因此，在显影后，留下残余物，如图2B所示。

随后，腐蚀未被第一光致抗蚀膜图形13B所覆盖的那部分抗反射膜15，因而形成抗反射膜图形15A，如图2C所示。因为第一光致抗蚀膜图形13B包括第一光致抗蚀膜13的曝光部位的边缘，抗反射膜图形15A也包括位于第一光致抗蚀膜13曝光部位之下的那部分抗反射膜15。其结果是，抗反射膜图形15A的尺寸大于设计尺寸。

然后去掉第一光致抗蚀膜13B。在所得结构的整个裸露表面上，涂敷厚10000的第二正光致抗蚀膜19，如图2D所示。再用掩模12，使第二光致抗蚀膜19进行曝光。

在该曝光过程中，入射到第二光致抗蚀膜19的光11被位于曝光区的底层14的表面反射，以致增强光的强度。在非曝光区，光11完全被抗反射膜图形15A吸收，以致使光强减弱。其结果是，增强了光的反差。特别是，留在曝光区的那部分抗反射膜图15A吸收入射光，因而防止了光向着位于非曝光区的那部分第二光致抗蚀膜19的反射。

此后，进行显影，如图2E所示，通过显影，去掉曝过光的那部分第二光致抗蚀膜19，因而形成第二光致抗蚀膜图形19A。如图2E所示，第二光致抗蚀膜图形19A的各个侧壁均具有竖直的外貌。即，第二光致抗蚀膜图形19A具有预期的尺寸。

所以，使用第二光致抗蚀膜图形19A作掩模，来腐蚀底层14的部位，则可得到预期的底层14的图形。

图3表示分别解释根据常规方法和本发明之方法得到的曝光能量分布曲线图。在图3中，X轴和Y轴分别代表掩模的纵轴和曝光能量。由标号8代表的曲线表示由常规方法获得的光强，而由标号9代表的曲线表示依本发明所获得的光强。

参照曲线，可以发现，在本发明的情况下，光强在非曝光区维持较低的水平，同时，维持在与常规情况相同的水平。这是由于入射光或反射光均被其尺寸比本发明预期尺寸大的抗反射膜图形所吸收。所以在本发明的情况下，呈现出最低光强I_min低于常规情况的最低光强I_min，而最大光强相同的情况。其结果，根据本发明，达到了光反差的改善。所以，可以增大光(刻)工艺的容限，因而更容易形成具有关键性尺寸的图形。

根据本发明，可以获得下列效果。

首先，曝光能量分布，即光强可被随意控制，以使光反差得以改善。因而，可以形成关键尺寸很小的图形。

其次，因为可以使由底层反射的光有选择地的被吸收或被反射，而使光致抗蚀膜图形的各个侧壁具有竖直的外貌。

第三，分布于曝光区的曝光能量可以增加，则防止了光致抗蚀膜无意中被留下。

第四，部分地避免了驻波效应。

第五，防止光致抗蚀膜图形出现豁口现象。

虽然为解释之目的，公开了本发明的优选实施例，在不脱离所附的权利要求书公开的本发明的范畴和精神的前提下，可以做出各式各样的改型、添加以及替代，这一点对本领域的技术人员来说是显而易见的。

Claims (6)

1.一种制造半导体器件的方法，包括下列各步骤：

在欲被构图的底层上涂敷一层抗反射膜；

其特征在于：

在该抗反射膜上涂敷一层第一光致抗蚀膜，使用掩模对第一光致抗蚀膜进行曝光、显影，从而形成第一光致抗蚀膜图形；

腐蚀抗反射膜的裸露部位，因而形成抗反射膜图形；

去掉第一光致抗蚀膜图形，在去掉第一光致抗蚀膜图形之后所得结构的整个裸露表面上涂敷一层第二光致抗蚀膜；

使用该掩模对第二光致抗蚀膜进行曝光、显影，从而形成第二光致抗蚀膜图形；

腐蚀抗反射膜图形的裸露部位，然后腐蚀底层，从而形成底层图形。

2.一种根据权利要求1的方法，其中的抗反射膜是由光吸收率高的膜构成。

3.一种根据权利要求1的方法，其中的第二光致抗蚀膜具有大约为5000的，能使抗反射膜构图的厚度。

4.一种根据权利要求1的方法，其中的抗反射膜的厚度是250～2000。

5.一种根据权利要求1的方法，其中的第一、第二光致抗蚀膜均为正型。

6.一种根据权利要求1的方法，其中的抗反射膜是由Si₃N₄膜或TiN膜组成的。

Images