JPS6265425A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6265425A JPS6265425A JP20565985A JP20565985A JPS6265425A JP S6265425 A JPS6265425 A JP S6265425A JP 20565985 A JP20565985 A JP 20565985A JP 20565985 A JP20565985 A JP 20565985A JP S6265425 A JPS6265425 A JP S6265425A
- Authority
- JP
- Japan
- Prior art keywords
- arc
- film
- reflection prevention
- etching
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体の製造方法に関するもので、特に配線用
Ａｌ上のレジストパターン形成時に使用する反射防止膜
のベーキング方法に関する。
Ａｌ上のレジストパターン形成時に使用する反射防止膜
のベーキング方法に関する。
この発明は、ＬＳＩ等の微小配線パターンを反射防止膜
を用いてフォトエツチングする際に、エツチングされる
べき材料上に反射防止膜とフォトレジスト層を形成した
後これを除熱して反射防止膜を現像液に対して不溶とな
るようにさせ、フォトレジスト膜を所定形状に露光、現
像した後、上記反射防止膜と上記エツチング材料を同時
にエツチングすることによって、フォトレジスト膜の現
像時にも溶解しない特性の良い反射防止膜を用いた半導
体装置の製造方法を提供したものである。
を用いてフォトエツチングする際に、エツチングされる
べき材料上に反射防止膜とフォトレジスト層を形成した
後これを除熱して反射防止膜を現像液に対して不溶とな
るようにさせ、フォトレジスト膜を所定形状に露光、現
像した後、上記反射防止膜と上記エツチング材料を同時
にエツチングすることによって、フォトレジスト膜の現
像時にも溶解しない特性の良い反射防止膜を用いた半導
体装置の製造方法を提供したものである。
ＭＯ３ＬＳＩのＡｌ配線を形成する時、現在の最小デザ
インルール、１．５μｍ以下のｋｍ ｌ１ｉｌにおいて
は通常単層レジストのりソグラフィでは、Ａ１面での光
の反射により、くびれが生じたり凹部で、ショートが起
こったりして満足な配線を形成する事は困難であった。
インルール、１．５μｍ以下のｋｍ ｌ１ｉｌにおいて
は通常単層レジストのりソグラフィでは、Ａ１面での光
の反射により、くびれが生じたり凹部で、ショートが起
こったりして満足な配線を形成する事は困難であった。
この問題を解決する為、Ａ１上に反射防止膜を塗布する
方法が知られている。例えばブリュワーズ サイエンス
社のＡＲＣ（八ｎｔｉ−Ｒｅｆｌｅｃｔｉｎｇ Ｃ。
方法が知られている。例えばブリュワーズ サイエンス
社のＡＲＣ（八ｎｔｉ−Ｒｅｆｌｅｃｔｉｎｇ Ｃ。
ａｔ）等が用いられる。これはＡＩ上にＡＲＣをうす＜
（２０００人程度）塗布し適当なベーキング（ホントプ
レートで１７０℃程度）を施した後、その上に通常のレ
ジストプロセスにてレジストパターンを形成するもので
ある。この時、露光部のＡＲＣは現像液に溶解して除去
される。
（２０００人程度）塗布し適当なベーキング（ホントプ
レートで１７０℃程度）を施した後、その上に通常のレ
ジストプロセスにてレジストパターンを形成するもので
ある。この時、露光部のＡＲＣは現像液に溶解して除去
される。
１．０μｍ以下の微細な配線を形成する際には、Ａ Ｒ
Ｃ溶解時のサイドエッチにより、ＡＲＣ上のレジストが
はがれてしまう問題が生じる。そこで、より高温でＡＲ
Ｃをベーキングして現像液不溶としておき、Ａ７！をＲ
ＩＥで除去する時にＡＲＣもＲＩＥで除去する方法が考
えられた。しかし、ＡＲＣに１７０℃以上のホットプレ
ートによるベーキングを施すと、ｇ線の透過率が高（な
って反射防止効果が低下してしまうという欠点がある。
Ｃ溶解時のサイドエッチにより、ＡＲＣ上のレジストが
はがれてしまう問題が生じる。そこで、より高温でＡＲ
Ｃをベーキングして現像液不溶としておき、Ａ７！をＲ
ＩＥで除去する時にＡＲＣもＲＩＥで除去する方法が考
えられた。しかし、ＡＲＣに１７０℃以上のホットプレ
ートによるベーキングを施すと、ｇ線の透過率が高（な
って反射防止効果が低下してしまうという欠点がある。
エツチングされるべき材料上に反射防止膜とフォトレジ
スト層を形成し、これを除熱することによって反射防止
膜を現像液に不溶となるようにさせた後、そのフォトレ
ジスト膜を所定形状に露光、現像した後、上記反射防止
膜と上記エンチング材料を同時にエツチングすることに
よって上記問題点を解決する。
スト層を形成し、これを除熱することによって反射防止
膜を現像液に不溶となるようにさせた後、そのフォトレ
ジスト膜を所定形状に露光、現像した後、上記反射防止
膜と上記エンチング材料を同時にエツチングすることに
よって上記問題点を解決する。
本発明者は、ＡＲＣを付着した後のベーキング条件によ
ってＡＲＣ及びエツチング特性がどのような影響を受け
るかと言う点について実験を行った。
ってＡＲＣ及びエツチング特性がどのような影響を受け
るかと言う点について実験を行った。
ホットプレートによる種々の条件でのベーキングと対流
式オーブンでのベーキングを比較して次のような結果を
得た。
式オーブンでのベーキングを比較して次のような結果を
得た。
＊反射防止効果のパラメーターとして定在波の影響によ
るレジスト側壁のしま模様を観察した。
るレジスト側壁のしま模様を観察した。
ここで用いたホントプレートによるベーキング法と対流
式オーブンによるベーキング法を図面によって説明する
。第４図にホットプレートの模造が示されているが、ヒ
ーター５によって加熱されたＡｊ２のプレート６上に置
かれたウェーハは（コンベアーによって移動させること
もできる）、ケース１４内のＮ２ガス中でベーキングさ
れる。
式オーブンによるベーキング法を図面によって説明する
。第４図にホットプレートの模造が示されているが、ヒ
ーター５によって加熱されたＡｊ２のプレート６上に置
かれたウェーハは（コンベアーによって移動させること
もできる）、ケース１４内のＮ２ガス中でベーキングさ
れる。
第５図には対流式オーブンの構造が示されるが、ドア８
から処理室１３に入れられたウェーハ７は、ファン９に
より吸気孔１０から導入されてヒーター５により加熱さ
れたＮ２ガスにより加熱される。
から処理室１３に入れられたウェーハ７は、ファン９に
より吸気孔１０から導入されてヒーター５により加熱さ
れたＮ２ガスにより加熱される。
この結果から、ホットプレートによるベーキングの場合
には現像時にＡＲＣが溶解せずかつ定在波が存在しない
（反射防止効果がある事に対応）と言う条件は得られな
いことが判る。つまり対流式オーブンによるベーキング
を用いて始めて、現像時に溶解せずかつ反射防止効果が
充分に発揮された反射防止膜が得られる。この事は両者
の加熱方法の違いから生じているものと思われ、ホット
プレートのように直接的に加熱されるより対流式オーブ
ンのように対流ガスによって加熱される方が良い結果を
もたらす。
には現像時にＡＲＣが溶解せずかつ定在波が存在しない
（反射防止効果がある事に対応）と言う条件は得られな
いことが判る。つまり対流式オーブンによるベーキング
を用いて始めて、現像時に溶解せずかつ反射防止効果が
充分に発揮された反射防止膜が得られる。この事は両者
の加熱方法の違いから生じているものと思われ、ホット
プレートのように直接的に加熱されるより対流式オーブ
ンのように対流ガスによって加熱される方が良い結果を
もたらす。
基板１上にＡ１２を一面に付着させた後、プリュワーズ
社製の反射防止膜ＡＲＣ２を２０００人コートする（第
１図Ａ）。次にこの膜を対流式オーブンに入れて１８０
℃３０分間ベーキングする。その後通常のフォトエツチ
ングによってフォトレジスト４を残してレジストパター
ンを形成する（第１図Ｂ）。最後にＢ１２、ＣＦ ４、
ｏ２、のガスを用いたＲＩＥ法によりＡＲＣ膜３とＡＮ
２をエツチング除去する。
社製の反射防止膜ＡＲＣ２を２０００人コートする（第
１図Ａ）。次にこの膜を対流式オーブンに入れて１８０
℃３０分間ベーキングする。その後通常のフォトエツチ
ングによってフォトレジスト４を残してレジストパター
ンを形成する（第１図Ｂ）。最後にＢ１２、ＣＦ ４、
ｏ２、のガスを用いたＲＩＥ法によりＡＲＣ膜３とＡＮ
２をエツチング除去する。
本発明の方法によって、現像時にＡＲＣが溶解してその
上にある微小パターンが現像時に消失してしまうことが
なくなった。
上にある微小パターンが現像時に消失してしまうことが
なくなった。
またＡＲＣの反射防止効果が低下することもないので、
１．０μｍ以下の微細な配線を得る場合に本発明の方法
は非常に有利である。対流式オーブンの場合には、バッ
ジ処理が可能であるので本発明の方法は大量生産にも向
いている。
１．０μｍ以下の微細な配線を得る場合に本発明の方法
は非常に有利である。対流式オーブンの場合には、バッ
ジ処理が可能であるので本発明の方法は大量生産にも向
いている。
第１図は本発明の製造方法を示す図である。
第２図は従来の製造方法を示す図である。
第３図は従来の製造方法を示す図である。
第４図はホットプレートの構造を示す図である。
第５図は対流式オーブンの構造を示す図である。
Claims (1)
- 被エッチング物上に反射防止膜とフォトレジスト層を形
成し、該フォトレジストを所定形状に露光、現像した後
、上記反射防止膜と上記被エッチング物を同時にエッチ
ング除去をする半導体装置の製造方法において、上記反
射防止膜を上記被エッチング物上に形成した後徐熱によ
り焼成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20565985A JPS6265425A (ja) | 1985-09-18 | 1985-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20565985A JPS6265425A (ja) | 1985-09-18 | 1985-09-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6265425A true JPS6265425A (ja) | 1987-03-24 |
Family
ID=16510558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20565985A Pending JPS6265425A (ja) | 1985-09-18 | 1985-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6265425A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254327A (ja) * | 1990-07-20 | 1992-09-09 | American Teleph & Telegr Co <Att> | 半導体製造方法 |
| CN1036102C (zh) * | 1993-12-10 | 1997-10-08 | 现代电子产业株式会社 | 制造半导体器件的方法 |
-
1985
- 1985-09-18 JP JP20565985A patent/JPS6265425A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254327A (ja) * | 1990-07-20 | 1992-09-09 | American Teleph & Telegr Co <Att> | 半導体製造方法 |
| CN1036102C (zh) * | 1993-12-10 | 1997-10-08 | 现代电子产业株式会社 | 制造半导体器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701765B2 (ja) | 半導体装置の製造方法 | |
| JPS6366939A (ja) | 集積回路の製法 | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JP2010067728A (ja) | 薄膜パターンの形成方法。 | |
| JPS6265425A (ja) | 半導体装置の製造方法 | |
| JPS63164319A (ja) | レジストパタ−ン形成方法 | |
| GB2046463A (en) | Process for the production of structured positive photo-lacquer layers on a substrate | |
| JPH03770B2 (ja) | ||
| JPH0473651A (ja) | 位相シフトマスクの形成方法 | |
| JPS6236827A (ja) | 選択エツチング方法 | |
| JPH06151388A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2713061B2 (ja) | レジストパターンの形成方法 | |
| JPH03172844A (ja) | シフターパターン付き半導体マスクの作成方法 | |
| JPH01102567A (ja) | 露光マスクの製造方法 | |
| JPH02128494A (ja) | ガラスセラミック基板の入出力ピン用メタルパッド形成方法 | |
| KR100252762B1 (ko) | 반도체 장치 제조를 위한 포토레지스트의 베이크 조건 선정 방법 | |
| JPH0281048A (ja) | パターン形成方法及びその材料 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| TW451297B (en) | Method to improve the uniformity of the critical dimension of beam exposure system | |
| JPH01196125A (ja) | レジストパターン形成方法 | |
| JPS5968744A (ja) | フオトマスクの製造方法 | |
| JPS5910057B2 (ja) | 半導体装置の製造方法 | |
| JPS646448B2 (ja) | ||
| JPH03101218A (ja) | レジストパターン形成方法 | |
| JPS63115337A (ja) | フオトレジストの処理方法 |