JP2701765B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2701765B2 JP2701765B2 JP32751294A JP32751294A JP2701765B2 JP 2701765 B2 JP2701765 B2 JP 2701765B2 JP 32751294 A JP32751294 A JP 32751294A JP 32751294 A JP32751294 A JP 32751294A JP 2701765 B2 JP2701765 B2 JP 2701765B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist film
- resist
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にフォトレジストによるパターン形成方法に
関する。
に関し、特にフォトレジストによるパターン形成方法に
関する。
【０００２】
【従来の技術】半導体パターンの形成には、フォトレジ
ストを用いて形成したレジストパターンをマスクとして
基板上にパターンを転写する方法が用いられる。従来の
フォトレジストを用いて基板にパターンを形成する方法
を図４，図５を参照して説明する。
ストを用いて形成したレジストパターンをマスクとして
基板上にパターンを転写する方法が用いられる。従来の
フォトレジストを用いて基板にパターンを形成する方法
を図４，図５を参照して説明する。
【０００３】図４に示す従来の第１の半導体パターンの
形成方法は、まず図４（ａ）に示すように、基板４１上
にポジ型フォトレジストを１μｍ厚に塗布してレジスト
膜４２を形成する。次に図４（ｂ）に示すように、マス
ク４３を用いて露光を行い、現像することにより、図４
（ｃ）に示すようなレジストパターンを得る。このと
き、露光工程に用いるマスク４３は、基板４１上に形成
したいパターン形状に対して、相似なパターンを遮光部
及び透過部により形成したものが用いられ、基板４１の
レジスト膜４２に素子パターン４４が形成されて基板４
１の一部が露出する。
形成方法は、まず図４（ａ）に示すように、基板４１上
にポジ型フォトレジストを１μｍ厚に塗布してレジスト
膜４２を形成する。次に図４（ｂ）に示すように、マス
ク４３を用いて露光を行い、現像することにより、図４
（ｃ）に示すようなレジストパターンを得る。このと
き、露光工程に用いるマスク４３は、基板４１上に形成
したいパターン形状に対して、相似なパターンを遮光部
及び透過部により形成したものが用いられ、基板４１の
レジスト膜４２に素子パターン４４が形成されて基板４
１の一部が露出する。
【０００４】その後、レジスト膜４２と基板４１との間
の密着性を高めるために、１００℃程度の熱処理を行う
と、図４（ｄ）に示すレジストパターン形状となる。
の密着性を高めるために、１００℃程度の熱処理を行う
と、図４（ｄ）に示すレジストパターン形状となる。
【０００５】次に、得られた前記レジストパターンをマ
スクとして用いて、ウェットエッチング工程にて基板４
１を選択的に加工することにより、図４（ｅ）に示すよ
うに、基板４１上にパターンが形成される。
スクとして用いて、ウェットエッチング工程にて基板４
１を選択的に加工することにより、図４（ｅ）に示すよ
うに、基板４１上にパターンが形成される。
【０００６】図５に示す従来のフォトレジストを用いて
基板上に金属層のパターンを形成する方法は、まず図５
（ａ）に示すように、基板５１上にＰｔを２０００Å厚
に被着して第１の金属層５２を形成し、ポジ型フォトレ
ジストを２．５μｍ厚に塗布してレジスト膜５３を形成
する。次に図５（ｂ）に示すように、マスク４３を用い
て露光を行い、現像することにより、図５（ｃ）に示す
ようなレジストパターンを得る。このとき、露光工程に
用いるマスク４３は、基板５１上に形成したいパターン
形状に対して、相似なパターンを遮光部及び透過部によ
り形成したものが用いられ、基板５１のレジスト膜５３
に素子パターン５４が形成されて第１の金属層５２の一
部が露出する。
基板上に金属層のパターンを形成する方法は、まず図５
（ａ）に示すように、基板５１上にＰｔを２０００Å厚
に被着して第１の金属層５２を形成し、ポジ型フォトレ
ジストを２．５μｍ厚に塗布してレジスト膜５３を形成
する。次に図５（ｂ）に示すように、マスク４３を用い
て露光を行い、現像することにより、図５（ｃ）に示す
ようなレジストパターンを得る。このとき、露光工程に
用いるマスク４３は、基板５１上に形成したいパターン
形状に対して、相似なパターンを遮光部及び透過部によ
り形成したものが用いられ、基板５１のレジスト膜５３
に素子パターン５４が形成されて第１の金属層５２の一
部が露出する。
【０００７】その後レジスト膜５３と第１の金属層５２
との間の密着性を高めるために、１００℃程度の熱処理
を行うと、図５（ｄ）に示すレジストパターン形状とな
る。
との間の密着性を高めるために、１００℃程度の熱処理
を行うと、図５（ｄ）に示すレジストパターン形状とな
る。
【０００８】次に図５（ｅ）に示すように、得られた前
記レジストパターンをマスクとして用いて、メッキ法に
より導電性の第１の金属層５２上に選択的にＡｕを２μ
ｍ厚に被着し、第２の金属層５５を形成する。
記レジストパターンをマスクとして用いて、メッキ法に
より導電性の第１の金属層５２上に選択的にＡｕを２μ
ｍ厚に被着し、第２の金属層５５を形成する。
【０００９】次にレジスト膜５３を除去し、第２の金属
層５５に転写されたパターンをマスクとして、全面にイ
オンビームを照射して第１の金属層５２を選択的に除去
することにより、図５（ｆ）に示すように、第１の金属
層５２及び第２の金属層５５からなるパターンが形成さ
れる。
層５５に転写されたパターンをマスクとして、全面にイ
オンビームを照射して第１の金属層５２を選択的に除去
することにより、図５（ｆ）に示すように、第１の金属
層５２及び第２の金属層５５からなるパターンが形成さ
れる。
【００１０】
【発明が解決しようとする課題】上述した従来技術にお
いては、現像後の熱処理時に、フォトレジスト４２又は
５３に収縮が起こる。このため、フォトレジスト４２又
は５３に引張り応力が発生し、特にパターン間隔の大き
い素子パターン４４及び素子パターン５４のパターン側
壁部が外側に引っ張られる。
いては、現像後の熱処理時に、フォトレジスト４２又は
５３に収縮が起こる。このため、フォトレジスト４２又
は５３に引張り応力が発生し、特にパターン間隔の大き
い素子パターン４４及び素子パターン５４のパターン側
壁部が外側に引っ張られる。
【００１１】前記レジストパターンを、ウェットエッチ
ング工程のマスクとして用いた場合、パターン端部での
レジスト基板間の密着性が悪化し、サイドエッチが発生
するという問題があった。
ング工程のマスクとして用いた場合、パターン端部での
レジスト基板間の密着性が悪化し、サイドエッチが発生
するという問題があった。
【００１２】また、このレジスト膜をメッキ工程のマス
クとして用いた場合、側壁上部が大きく外側に開くた
め、得られるメッキパターンの断面形状は逆テーパー形
状となり、さらに前記メッキパターンをマスクとして下
地金属膜をイオンビームにより加工すると、オーバーハ
ングとなった前記メッキパターン側壁直下の下地金属膜
に、除去できない残りが生じるという問題、及び前記メ
ッキパターン側壁部に再付着物５６（図５（ｆ）参照）
が生じるという問題があった。
クとして用いた場合、側壁上部が大きく外側に開くた
め、得られるメッキパターンの断面形状は逆テーパー形
状となり、さらに前記メッキパターンをマスクとして下
地金属膜をイオンビームにより加工すると、オーバーハ
ングとなった前記メッキパターン側壁直下の下地金属膜
に、除去できない残りが生じるという問題、及び前記メ
ッキパターン側壁部に再付着物５６（図５（ｆ）参照）
が生じるという問題があった。
【００１３】本発明の目的は、レジスト膜の現像後の熱
処理に伴う収縮に起因するパターンの変形、及びパター
ン端部での下地基板との密着性低下を防止し、パターン
転写性の良いレジストパターンを得る半導体装置の製造
方法を提供することにある。
処理に伴う収縮に起因するパターンの変形、及びパター
ン端部での下地基板との密着性低下を防止し、パターン
転写性の良いレジストパターンを得る半導体装置の製造
方法を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、半導体基板
上に設けたレジスト膜にマスクを用いて素子用の開口パ
ターンを露光形成する半導体装置の製造方法であって、
前記レジスト膜に素子用の開口パターンを露光形成する
際に、該レジスト膜に、底部にレジストが残っているダ
ミーパターンを形成し、現像後に熱処理を行い、ダミー
パターンの形状のみを変形させることを特徴とするもの
である。
め、本発明に係る半導体装置の製造方法は、半導体基板
上に設けたレジスト膜にマスクを用いて素子用の開口パ
ターンを露光形成する半導体装置の製造方法であって、
前記レジスト膜に素子用の開口パターンを露光形成する
際に、該レジスト膜に、底部にレジストが残っているダ
ミーパターンを形成し、現像後に熱処理を行い、ダミー
パターンの形状のみを変形させることを特徴とするもの
である。
【００１５】また、前記ダミーパターンは、面積の大き
なレジスト膜の領域に形成するものである。
なレジスト膜の領域に形成するものである。
【００１６】また、前記ダミーパターンは、レジスト膜
に形成した複数の並列する素子用の開口パターンの外側
に近接して設けるものである。
に形成した複数の並列する素子用の開口パターンの外側
に近接して設けるものである。
【００１７】また、前記ダミーパターンは、レジスト膜
に形成した単一パターンの周囲に近接して設けるもので
ある。
に形成した単一パターンの周囲に近接して設けるもので
ある。
【００１８】また、前記レジスト膜露光用のマスクに形
成されるダミーパターンの線幅は、フォトレジストプロ
セスの解像限界よりやや細い線幅である。
成されるダミーパターンの線幅は、フォトレジストプロ
セスの解像限界よりやや細い線幅である。
【００１９】
【作用】レジスト膜上の開口パターンに近接して、底部
にレジストが残ったダミーパターンを形成し、レジスト
膜の熱収縮時にダミーパターン領域のみを変形させて開
口パターンの変形を防止する。
にレジストが残ったダミーパターンを形成し、レジスト
膜の熱収縮時にダミーパターン領域のみを変形させて開
口パターンの変形を防止する。
【００２０】
【実施例】以下、本発明の実施例を図により説明する。
【００２１】本発明に係る半導体装置の製造方法は、半
導体基板上に設けたレジスト膜にマスクを用いて素子用
の開口パターンを露光形成する際に、前記レジスト膜
に、底部にレジストが残っているダミーパターンを形成
するものであり、さらに詳しくは基板上にフォトレジス
ト膜を形成する工程と、素子パターンに近接してダミー
パターンを設けたマスクを用いて前記フォトレジスト膜
を露光する工程と、前記フォトレジスト膜を現像して所
望の素子パターンを形成すると同時に、前記素子パター
ンに近接して、底部にレジストが残っているダミーパタ
ーンを形成する工程と、前記レジスト膜を熱処理する工
程とを有するものである。
導体基板上に設けたレジスト膜にマスクを用いて素子用
の開口パターンを露光形成する際に、前記レジスト膜
に、底部にレジストが残っているダミーパターンを形成
するものであり、さらに詳しくは基板上にフォトレジス
ト膜を形成する工程と、素子パターンに近接してダミー
パターンを設けたマスクを用いて前記フォトレジスト膜
を露光する工程と、前記フォトレジスト膜を現像して所
望の素子パターンを形成すると同時に、前記素子パター
ンに近接して、底部にレジストが残っているダミーパタ
ーンを形成する工程と、前記レジスト膜を熱処理する工
程とを有するものである。
【００２２】（実施例１）図１は、本発明の実施例１を
製造工程順に示す断面図、図３は本発明に用いるマスク
を示す平面図である。
製造工程順に示す断面図、図３は本発明に用いるマスク
を示す平面図である。
【００２３】まず図１（ａ）に示すように、基板１１上
にポジ型フォトレジストを塗布してレジスト膜１２を形
成する。
にポジ型フォトレジストを塗布してレジスト膜１２を形
成する。
【００２４】ここで、図３を用いて、露光に用いるマス
ク１３について説明する。図３（ａ）に示すマスクは、
遮光部３１の中に、遮光部３１を除去することにより形
成した複数の素子パターン（例えば、基板の上で線幅１
μｍ程度の抜き細線レジストパターンを形成するもの）
が線幅と同程度の間隔で並列しているマスクパターンを
もつものであり、素子パターン列の一番端の素子パター
ンＡ３２より外側に近接してダミーパターンＡ３３以外
の他のパターンは無い（例えば、基板上で１００μｍ程
度以上離れている）。ここで、素子パターンＡ３２に近
接して（例えば、基板上において、素子パターン列の素
子パターン間の間隔と同程度以上であり、かつ５μｍ程
度以内の位置に）、ダミーパターンＡ３３を設ける。
ク１３について説明する。図３（ａ）に示すマスクは、
遮光部３１の中に、遮光部３１を除去することにより形
成した複数の素子パターン（例えば、基板の上で線幅１
μｍ程度の抜き細線レジストパターンを形成するもの）
が線幅と同程度の間隔で並列しているマスクパターンを
もつものであり、素子パターン列の一番端の素子パター
ンＡ３２より外側に近接してダミーパターンＡ３３以外
の他のパターンは無い（例えば、基板上で１００μｍ程
度以上離れている）。ここで、素子パターンＡ３２に近
接して（例えば、基板上において、素子パターン列の素
子パターン間の間隔と同程度以上であり、かつ５μｍ程
度以内の位置に）、ダミーパターンＡ３３を設ける。
【００２５】ここで、ダミーパターンＡ３３の線幅は、
フォトレジストプロセスの解像限界よりやや細い線幅と
する。解像限界は、細線パターンにおいてマスク寸法と
基板上に解像する寸法が比例する最小の寸法とする。例
えば、ｉ線（波長３６５ｎｍ）を用いたプロセスで、基
板上の寸法で０．４μｍが解像限界の場合、ダミーパタ
ーンＡ３３の線幅は、解像限界より２５％程度細い０．
３０μｍとするのが適当である。
フォトレジストプロセスの解像限界よりやや細い線幅と
する。解像限界は、細線パターンにおいてマスク寸法と
基板上に解像する寸法が比例する最小の寸法とする。例
えば、ｉ線（波長３６５ｎｍ）を用いたプロセスで、基
板上の寸法で０．４μｍが解像限界の場合、ダミーパタ
ーンＡ３３の線幅は、解像限界より２５％程度細い０．
３０μｍとするのが適当である。
【００２６】また図３（ｂ）に示すマスクは、単一のレ
ジストパターンを形成する場合に用いるマスクパターン
をもつものであり、素子パターンＢ３４の外周部に近接
して（例えば、基板上において５μｍ程度の位置に）ダ
ミーパターンＢ３５を設ける。ダミーパターンＢ３５の
線幅は、ダミーパターンＡ３３と同様の寸法とする。
ジストパターンを形成する場合に用いるマスクパターン
をもつものであり、素子パターンＢ３４の外周部に近接
して（例えば、基板上において５μｍ程度の位置に）ダ
ミーパターンＢ３５を設ける。ダミーパターンＢ３５の
線幅は、ダミーパターンＡ３３と同様の寸法とする。
【００２７】なお、本実施例の説明に用いている図１
は、図３（ａ）に示したマスクパターンを用いた場合の
断面図である。次に図１（ｂ）に示すように、マスク１
３を用いて、レジスト膜１２を露光した後、現像するこ
とにより、図１（ｃ）に示すように、レジストパターン
が得られる。このとき、素子パターン１４は底部まで設
計したとおりの寸法で開口しているのに対し、ダミーパ
ターン１５は、底部まで現像されておらず、レジストが
残った状態となっている。
は、図３（ａ）に示したマスクパターンを用いた場合の
断面図である。次に図１（ｂ）に示すように、マスク１
３を用いて、レジスト膜１２を露光した後、現像するこ
とにより、図１（ｃ）に示すように、レジストパターン
が得られる。このとき、素子パターン１４は底部まで設
計したとおりの寸法で開口しているのに対し、ダミーパ
ターン１５は、底部まで現像されておらず、レジストが
残った状態となっている。
【００２８】その後、オーブン中又はホットプレート上
にて、１００℃程度の熱処理を行うと、レジスト膜１２
は収縮して、図１（ｄ）に示すように、ダミーパターン
１５のみがレジストの引っ張り応力により広がり、素子
パターン列の一番外側の素子パターン１４に変形のない
レジストパターンが得られる。
にて、１００℃程度の熱処理を行うと、レジスト膜１２
は収縮して、図１（ｄ）に示すように、ダミーパターン
１５のみがレジストの引っ張り応力により広がり、素子
パターン列の一番外側の素子パターン１４に変形のない
レジストパターンが得られる。
【００２９】その後、図１（ｄ）に示すように、得られ
たレジスト膜１２のレジストパターンをマスクとして用
いて、基板１１をウェットエッチング法により加工する
ことができる。
たレジスト膜１２のレジストパターンをマスクとして用
いて、基板１１をウェットエッチング法により加工する
ことができる。
【００３０】なお、本実施例は、ポジ型フォトレジスト
を用いた場合について述べたが、ネガ型フォトレジスト
を用いた場合でも、マスクの明暗を反転させることによ
り同様の工程で実施することができる。
を用いた場合について述べたが、ネガ型フォトレジスト
を用いた場合でも、マスクの明暗を反転させることによ
り同様の工程で実施することができる。
【００３１】（実施例２）図２は、本発明の実施例２を
製造工程順に示す断面図である。
製造工程順に示す断面図である。
【００３２】まず図２（ａ）に示すように、絶縁性基板
２１上に、スパッタ法によりＰｔを１０００Å厚程度被
着して第１の金属層２２を形成した後、ポジ型フォトレ
ジストを２．５μｍ厚に塗布してレジスト膜２３を形成
する。
２１上に、スパッタ法によりＰｔを１０００Å厚程度被
着して第１の金属層２２を形成した後、ポジ型フォトレ
ジストを２．５μｍ厚に塗布してレジスト膜２３を形成
する。
【００３３】図３（ａ）は、遮光部３１の中に、遮光部
３１を除去することにより形成した、複数の素子パター
ン（例えば、基板上で線幅１μｍ程度の抜き細線レジス
トパターンを形成するもの）が線幅と同程度の間隔で並
列しているマスクパターンの平面図であり、素子パター
ン列の一番端の素子パターンＡ３２より外側に近接して
ダミーパターンＡ３３以外の他のパターンは無い（例え
ば、基板上で１００μｍ程度以上離れている）。ここ
で、素子パターンＡ３２に近接して（例えば、基板上に
おいて、素子パターン列の素子パターン間の間隔と同程
度以上であり、かつ５μｍ程度以内の位置に）、ダミー
パターンＡ３３を設ける。
３１を除去することにより形成した、複数の素子パター
ン（例えば、基板上で線幅１μｍ程度の抜き細線レジス
トパターンを形成するもの）が線幅と同程度の間隔で並
列しているマスクパターンの平面図であり、素子パター
ン列の一番端の素子パターンＡ３２より外側に近接して
ダミーパターンＡ３３以外の他のパターンは無い（例え
ば、基板上で１００μｍ程度以上離れている）。ここ
で、素子パターンＡ３２に近接して（例えば、基板上に
おいて、素子パターン列の素子パターン間の間隔と同程
度以上であり、かつ５μｍ程度以内の位置に）、ダミー
パターンＡ３３を設ける。
【００３４】ここで、ダミーパターンＡ３３の線幅は、
フォトレジストプロセスの解像限界よりやや細い線幅と
する。解像限界は、細線パターンにおいてマスク寸法と
基板上に解像する寸法が比例する最小の寸法とする。例
えば、ｉ線（波長３６５ｎｍ）を用いたプロセスで、基
板上の寸法で０．４μｍが解像限界の場合、ダミーパタ
ーンＡ３３の線幅は、解像限界より２５％程度細い０．
３０μｍとするのが適当である。
フォトレジストプロセスの解像限界よりやや細い線幅と
する。解像限界は、細線パターンにおいてマスク寸法と
基板上に解像する寸法が比例する最小の寸法とする。例
えば、ｉ線（波長３６５ｎｍ）を用いたプロセスで、基
板上の寸法で０．４μｍが解像限界の場合、ダミーパタ
ーンＡ３３の線幅は、解像限界より２５％程度細い０．
３０μｍとするのが適当である。
【００３５】また図３（ｂ）に示すのは、単一のレジス
トパターンを形成する場合に用いるマスクパターンの平
面図であり、素子パターンＢ３４の外周部に近接して
（例えば、基板上において５μｍ程度の位置に）ダミー
パターンＢ３５を設ける。ダミーパターンＢ３５の線幅
は、ダミーパターンＡ３３と同様の寸法とする。
トパターンを形成する場合に用いるマスクパターンの平
面図であり、素子パターンＢ３４の外周部に近接して
（例えば、基板上において５μｍ程度の位置に）ダミー
パターンＢ３５を設ける。ダミーパターンＢ３５の線幅
は、ダミーパターンＡ３３と同様の寸法とする。
【００３６】なお、本実施例の説明に用いている図２
は、図３（ａ）に示したマスクパターンを用いた場合の
断面図である。
は、図３（ａ）に示したマスクパターンを用いた場合の
断面図である。
【００３７】次に、図２（ｂ）に示すように、マスク１
３を用いてレジスト膜２３を露光した後、現像すること
により、図２（ｃ）に示すように、レジトパターンが得
られる。このとき、素子パターン２４は底部まで設計し
たとおりの寸法で開口しているのに対し、ダミーパター
ン２５は、底部まで現像されておらず、レジストが残っ
た状態となっている。
３を用いてレジスト膜２３を露光した後、現像すること
により、図２（ｃ）に示すように、レジトパターンが得
られる。このとき、素子パターン２４は底部まで設計し
たとおりの寸法で開口しているのに対し、ダミーパター
ン２５は、底部まで現像されておらず、レジストが残っ
た状態となっている。
【００３８】その後、オーブン中又はホットプレート上
にて、１００℃程度の熱処理を行うと、レジスト膜２３
は収縮して、図２（ｄ）に示すように、ダミーパターン
２５のみがレジストの引力により広がり、素子パターン
列の一番外側の素子パターン２４に変形のないレジスト
パターンが得られる。
にて、１００℃程度の熱処理を行うと、レジスト膜２３
は収縮して、図２（ｄ）に示すように、ダミーパターン
２５のみがレジストの引力により広がり、素子パターン
列の一番外側の素子パターン２４に変形のないレジスト
パターンが得られる。
【００３９】その後、図２（ｅ）に示すように、得られ
たレジスト膜２３のレジストパターンをマスクとして用
いて、メッキ法によりＡｕを２μｍ厚に選択的に被着さ
せて第２の金属層２６を形成する。
たレジスト膜２３のレジストパターンをマスクとして用
いて、メッキ法によりＡｕを２μｍ厚に選択的に被着さ
せて第２の金属層２６を形成する。
【００４０】次に図２（ｆ）に示すように、レジスト膜
２３を除去した後、第２の金属層２６によるパターンを
マスクとして、イオンビームの照射により第１の金属層
２２を選択的に除去して、導電体からなる素子パターン
が得られる。
２３を除去した後、第２の金属層２６によるパターンを
マスクとして、イオンビームの照射により第１の金属層
２２を選択的に除去して、導電体からなる素子パターン
が得られる。
【００４１】なお、本実施例は、ポジ型フォトレジスト
を用いた場合について述べたが、ネガ型フォトレジスト
を用いた場合でも、マスクの明暗を反転させることによ
り同様の工程で実施することができる。
を用いた場合について述べたが、ネガ型フォトレジスト
を用いた場合でも、マスクの明暗を反転させることによ
り同様の工程で実施することができる。
【００４２】
【発明の効果】以上説明したように本発明では、レジス
ト膜に形成した複数の並列する開口パターンの両外側に
近接して、もしくは単一パターンの周囲に近接して、底
部にレジストが残ってダミーパターンを配置することに
より、熱処理時のレジスト膜の収縮に起因するフォトレ
ジスト膜の開口端部に加わる引っ張り力が緩和される。
この結果、レジストパターン端部と基板との間の密着性
が改善され、ウェットエッチを行ったときのサイドエッ
チが防止され、寸法精度良く、良好な形状で基板を加工
することができる。また、レジストパターン側壁の形状
が変形することが防止され、メッキマスクとして用いた
ときに、寸法精度よく、良好な形状でメッキパターンを
形成することができる。
ト膜に形成した複数の並列する開口パターンの両外側に
近接して、もしくは単一パターンの周囲に近接して、底
部にレジストが残ってダミーパターンを配置することに
より、熱処理時のレジスト膜の収縮に起因するフォトレ
ジスト膜の開口端部に加わる引っ張り力が緩和される。
この結果、レジストパターン端部と基板との間の密着性
が改善され、ウェットエッチを行ったときのサイドエッ
チが防止され、寸法精度良く、良好な形状で基板を加工
することができる。また、レジストパターン側壁の形状
が変形することが防止され、メッキマスクとして用いた
ときに、寸法精度よく、良好な形状でメッキパターンを
形成することができる。
【図１】本発明の実施例１を製造工程順に示す断面図で
ある。
ある。
【図２】本発明の実施例２を製造工程順に示す断面図で
ある。
ある。
【図３】本発明の実施例１及び２に用いるマスクを示す
平面図である。
平面図である。
【図４】第１の従来例を製造工程順に示す断面図であ
る。
る。
【図５】第２の従来例を製造工程順に示す断面図であ
る。
る。
１１ 基板 １２ レジスト膜 １３ マスク １４ 素子パターン １５ ダミーパターン ２１ 絶縁性基板 ２２ 第１の金属層 ２３ レジスト膜 ２４ 素子パターン ２５ ダミーパターン ２６ 第２の金属層 ３１ 遮光部 ３２ 素子パターンＡ ３３ ダミーパターンＡ ３４ 素子パターンＢ ３５ ダミーパターンＢ ４１ 基板 ４２ レジスト膜 ４３ マスク ４４ 素子パターン ５１ 基板 ５２ 素子パターン ５３ レジスト膜 ５４ 素子パターン ５５ 第２の金属層 ５６ 再付着物
Claims (5)
- 【請求項１】 半導体基板上に設けたレジスト膜にマス
クを用いて素子用の開口パターンを露光形成する半導体
装置の製造方法であって、 前記レジスト膜に素子用の開口パターンを露光形成する
際に、該レジスト膜に、底部にレジストが残っているダ
ミーパターンを形成し、現像後に熱処理を行い、ダミー
パターンの形状のみを変形させることを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記ダミーパターンは、面積の大きなレ
ジスト膜の領域に形成するものであることを特徴とする
請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記ダミーパターンは、レジスト膜に形
成した複数の並列する素子用の開口パターンの外側に近
接して設けることを特徴とする請求項２に記載の半導体
装置の製造方法。 - 【請求項４】 前記ダミーパターンは、レジスト膜に形
成した単一パターンの周囲に近接して設けることを特徴
とする請求項２に記載の半導体装置の製造方法。 - 【請求項５】 前記レジスト膜露光用のマスクに形成さ
れるダミーパターンの線幅は、フォトレジストプロセス
の解像限界よりやや細い線幅であることを特徴とする請
求項１，２，３又は４に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32751294A JP2701765B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
| US08/571,535 US5763143A (en) | 1994-12-28 | 1995-12-13 | Process of exactly patterning layer to target configuration by using photo-resist mask formed with dummy pattern |
| TW084113415A TW322589B (ja) | 1994-12-28 | 1995-12-15 | |
| KR1019950056586A KR0158779B1 (ko) | 1994-12-28 | 1995-12-26 | 더미 패턴이 형성된 포토레지스트 마스크를 사용한 패턴 형성방법 |
| CN95113199A CN1106029C (zh) | 1994-12-28 | 1995-12-28 | 用由假图形所形成的光刻胶掩模将层精确构图成目标图形的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32751294A JP2701765B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186068A JPH08186068A (ja) | 1996-07-16 |
| JP2701765B2 true JP2701765B2 (ja) | 1998-01-21 |
Family
ID=18199956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32751294A Expired - Fee Related JP2701765B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5763143A (ja) |
| JP (1) | JP2701765B2 (ja) |
| KR (1) | KR0158779B1 (ja) |
| CN (1) | CN1106029C (ja) |
| TW (1) | TW322589B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7707523B2 (en) | 2002-09-17 | 2010-04-27 | Panasonic Corporation | Method of fabricating a semiconductor device and a method of generating a mask pattern |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2822969B2 (ja) * | 1996-01-29 | 1998-11-11 | 日本電気株式会社 | 集積回路マスクパターンの検証方法 |
| US5998071A (en) * | 1998-03-26 | 1999-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to monitor lens heating effects |
| JP2000156377A (ja) * | 1998-11-19 | 2000-06-06 | Murata Mfg Co Ltd | レジストパターン及びその形成方法並びに配線パターンの形成方法 |
| DE19915245A1 (de) * | 1999-04-03 | 2000-10-05 | Philips Corp Intellectual Pty | Verfahren zur Herstellung von elektronischen Bauelementen mit Streifenleitungen |
| JP3380960B2 (ja) | 2000-01-14 | 2003-02-24 | 日本電気株式会社 | レジストパターンの形成方法 |
| KR100399060B1 (ko) * | 2001-06-30 | 2003-09-26 | 주식회사 하이닉스반도체 | 반도체 제조용 레지스트 패턴 형성방법 |
| KR20040007117A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 패턴 형성 방법 |
| JP2007027406A (ja) * | 2005-07-15 | 2007-02-01 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP5018044B2 (ja) * | 2006-11-28 | 2012-09-05 | パナソニック株式会社 | 半導体装置製造基材 |
| JP4899829B2 (ja) * | 2006-11-30 | 2012-03-21 | パナソニック株式会社 | 半導体装置製造基材 |
| US8361371B2 (en) * | 2008-02-08 | 2013-01-29 | Molecular Imprints, Inc. | Extrusion reduction in imprint lithography |
| KR100959457B1 (ko) * | 2008-05-27 | 2010-05-25 | 주식회사 동부하이텍 | 반도체 소자용 마스크 패턴 및 금속배선 형성 방법 |
| US20130252369A1 (en) * | 2012-03-20 | 2013-09-26 | Intersil Americas LLC | Enhanced lift-off techniques for use when fabricating light sensors including dielectric optical coating filters |
| US9612526B2 (en) * | 2014-08-28 | 2017-04-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photomask and method for fabricating integrated circuit |
| CN105573045B (zh) * | 2014-10-17 | 2020-03-06 | 中芯国际集成电路制造(上海)有限公司 | 光掩膜、半导体器件的制作方法及半导体器件 |
| SG10201408775SA (en) | 2014-12-29 | 2016-07-28 | Globalfoundries Sg Pte Ltd | Etch bias control |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631192A (ja) * | 1986-06-19 | 1988-01-06 | Matsushita Electric Ind Co Ltd | 立体映像信号記録再生装置 |
| DE3902693C2 (de) * | 1988-01-30 | 1995-11-30 | Toshiba Kawasaki Kk | Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen |
| JPH0389530A (ja) * | 1989-08-31 | 1991-04-15 | Nec Kansai Ltd | 半導体集積回路装置の製造方法 |
| JP2865727B2 (ja) * | 1989-09-01 | 1999-03-08 | 株式会社日立製作所 | レジストパターンの形成方法 |
| JPH05109600A (ja) * | 1991-10-18 | 1993-04-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5354632A (en) * | 1992-04-15 | 1994-10-11 | Intel Corporation | Lithography using a phase-shifting reticle with reduced transmittance |
| JP3303077B2 (ja) * | 1993-03-01 | 2002-07-15 | 日本電信電話株式会社 | マスクおよびパタン形成方法 |
| JPH06326106A (ja) * | 1993-03-18 | 1994-11-25 | Sony Corp | ダミーパターンの形成方法 |
| JP3283624B2 (ja) * | 1993-04-12 | 2002-05-20 | 株式会社日立製作所 | ホトマスク |
-
1994
- 1994-12-28 JP JP32751294A patent/JP2701765B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-13 US US08/571,535 patent/US5763143A/en not_active Expired - Fee Related
- 1995-12-15 TW TW084113415A patent/TW322589B/zh active
- 1995-12-26 KR KR1019950056586A patent/KR0158779B1/ko not_active IP Right Cessation
- 1995-12-28 CN CN95113199A patent/CN1106029C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7707523B2 (en) | 2002-09-17 | 2010-04-27 | Panasonic Corporation | Method of fabricating a semiconductor device and a method of generating a mask pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186068A (ja) | 1996-07-16 |
| CN1183579A (zh) | 1998-06-03 |
| TW322589B (ja) | 1997-12-11 |
| KR0158779B1 (ko) | 1998-12-15 |
| CN1106029C (zh) | 2003-04-16 |
| US5763143A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701765B2 (ja) | 半導体装置の製造方法 | |
| JPS6347257B2 (ja) | ||
| JP2723476B2 (ja) | 位相反転マスクの製造方法 | |
| EP0877417A1 (en) | Method for fabrication of electrodes and other electrically-conductive structures | |
| KR100261167B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| KR970009826B1 (ko) | 하프톤(Half-Tone)형 위상반전마스크 형성방법 | |
| JP2002237440A (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
| KR0146254B1 (ko) | 게이트 전극 형성방법 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0688254B2 (ja) | 微細パターン複製用金型の製作方法 | |
| JP3725416B2 (ja) | 半導体装置の金属配線形成方法 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
| JPH05224397A (ja) | 半導体装置の製造方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPH06151388A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| JP2713061B2 (ja) | レジストパターンの形成方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPS6273741A (ja) | 半導体装置の製造方法 | |
| JPS63175480A (ja) | リセス型ｍｅｓｆｅｔの製造方法 | |
| JPH01302841A (ja) | 半導体装置の配線形成方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPS6217373B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |