JP3380960B2 - レジストパターンの形成方法 - Google Patents

レジストパターンの形成方法

Info

Publication number
JP3380960B2
JP3380960B2 JP2000005581A JP2000005581A JP3380960B2 JP 3380960 B2 JP3380960 B2 JP 3380960B2 JP 2000005581 A JP2000005581 A JP 2000005581A JP 2000005581 A JP2000005581 A JP 2000005581A JP 3380960 B2 JP3380960 B2 JP 3380960B2
Authority
JP
Japan
Prior art keywords
resist
contact hole
pattern
forming
hole forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000005581A
Other languages
English (en)
Other versions
JP2001194768A (ja
Inventor
博文 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000005581A priority Critical patent/JP3380960B2/ja
Priority to US09/757,588 priority patent/US6589718B2/en
Priority to EP01100680A priority patent/EP1117009A3/en
Priority to KR1020010002075A priority patent/KR20010086339A/ko
Publication of JP2001194768A publication Critical patent/JP2001194768A/ja
Application granted granted Critical
Publication of JP3380960B2 publication Critical patent/JP3380960B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置製造にお
けるレジストパターン形成方法に関し、特に半導体基板
上の層間絶縁膜にコンタクトホール形成する場合のパタ
ーン仕上り精度を改善したレジストパターンの形成方法
に関するものである。
【0002】
【従来の技術】半導体装置には層間を接続するためにコ
ンタクトホールが形成されている。半導体装置の高密度
化に伴って、コンタクトホールも小径化が進み、レジス
トホールパターンの仕上がり精度等を向上させ、その仕
上り精度を改善する努力がなされている。
【0003】レジストホールパターンの仕上がり精度を
向上させる従来例として、特開平2―007413号公
報、特開平10―274854号公報および特開平11
―295904号公報には、レジストホールパターンを
形成後、レジストの軟化点以上で加熱してレジストホー
ルパターンを徐々に塑性変形させ、ホール形状の制御と
小径化を図る方法が開示されている。
【0004】図5を参照して従来のレジストパターン形
成方法を説明する。図5は、上記の特開平11―295
904号公報に開示されているレジストパターン形成方
法の工程順を説明するための基板要部の断面図である。
まず、図5(a)のように、基板10にレジスト11
(ポジ型化学増幅型)を塗布し、電子線直描装置を用い
て、電子線をレジスト11に向けて選択的に照射して露
光(描画)し、次に、図5(b)に示すように、ポスト
エキスポージャベーク(PEB)を行った後、レジスト
を現像して基本となるレジストパターン12を形成す
る。
【0005】次に、図5(c)のよう熱処理を行い、レ
ジストパターンをリフローして変形させ、最終的に図5
(d)のような微細ホールパターン13bを形成する。
【0006】
【発明が解決しようとする課題】上記の従来のレジスト
ホールパターン形成方法では、レジストホールパターン
の微小化には効果が得られているが、ホールパターン密
度に粗密があるようなレジストパターンでは、その粗密
によりコンタクトホールの変形・過小・消滅が問題にな
っていた。
【0007】これを解決するために、あらかじめセル端
でのコンタクトホールの大きさを変えることなどで対応
していたが、メモリ・セルのような周期パターンには比
較的対応しやすいが、ロジックのように様々な粗密があ
るものに対応するのは非常に困難であった。これを、シ
ミュレーション等により予測することは可能であるが、
非常に膨大な時間を要する問題があった。
【0008】本発明の主な目的は、上記の従来技術の問
題点を解決し、レジストのリフロー工程におけるコンタ
クトホールの粗密間差による変形差を低減させたレジス
トパターン形成方法を提供することにある。
【0009】
【課題を解決するための手段】本発明は、基板上にフォ
トレジストを形成し、該レジストの所定の領域にフォト
リソグラフィ技術によりコンタクトホール形成用ホール
を所定の間隔で複数形成後リフローし、該コンタクトホ
ール形成用ホールを変形させ、小径化するレジストパタ
ーンの形成方法において、前記レジストの前記所定の領
域に複数形成された前記コンタクトホール形成用ホール
の周りに、コンタクトホール形成用ホールの周りのレジ
ストの体積が均一になるように、基板の端部から前記所
定の間隔の幅だけ離れた位置にスリットパターン設けた
ことを特徴として構成される。
【0010】前記レジストの前記所定の領域に前記コン
タクトホール形成用ホールの密度が相違する複数の領域
が存在する場合には、前記スリットパターンは前記複数
の領域の前記コンタクトホール形成用ホールを囲むよう
に設けられ、また、前記スリットパターンの内側の前記
コンタクトホール形成用ホールの1個当たりの前記レジ
ストの体積が全領域で同じになるように前記スリットパ
ターンは配置される。
【0011】また、前記スリットパターンの幅として
は、前記リフローにより消滅するような値に設定され
る。
【0012】上記の本発明の構成における前記レジスト
材料としては、公知のキノンアジド系感光剤、アルカリ
可溶性樹脂および溶媒からなるポジ型フォトレジスト材
料または化学増幅型ポジ型フォトレジスト材料を使用で
き、また、前記レジストの前記リフロー温度としては該
レジストの軟化開始温度よりも10℃以上高く、150
℃を越えない温度に制御することが好ましい。
【0013】本発明の上記構成におけるスリットパター
ンはリフロー時のレジスト流動の防波堤として作用し、
コンタクトホール形成用ホールの変形量が過大にならな
いように制御する。その結果、レジストのコンタクトホ
ール形成領域のホール密度に粗密が存在する場合でも、
各領域内および領域間でのコンタクトホール形成用ホー
ルの変形量の差を低減でき、コンタクトホール形成用ホ
ールの小径化が図れる。スリットパターンはリフローに
より消滅するために、それ以降の工程に影響を及ぼすこ
とはない。
【0014】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0015】図1は本発明の第1の実施の形態のレジス
トパターン形成方法を説明するための表面にレジストが
形成された基板の平面図(a)および断面図(b)であ
る。
【0016】図1のように、メモリ等の基板1上に形成
されたレジスト2には基板1にコンタクトホール形成用
ホール3とそのホールの形成されたレジスト2の端部領
域にはスリットパターン4が設けられている。
【0017】レジスト2の材料としては公知のナフトキ
ノンジアジド等のキノンアジド系感光剤、アルカリ可溶
性樹脂および溶媒からなる非化学増幅型のポジ型フォト
レジスト材料が使用できる。このレジスト材料のアルカ
リ可溶性樹脂としては、ノボラック樹脂、ポリヒドロキ
シスチレンまたはその誘導体、スチレン―無水マレイン
酸共重合体等を用いることができる。なお、レジスト2
の材料としては、上記の非化学増幅型ポジ型レジストの
他に化学増幅型ポジ型レジスト(例えばターシャリーブ
トキシカルボニル基で保護したポリヒドロキシスチレン
樹脂と光発生剤等から構成される)を使用することもで
きるが、その他リフローして変形するフォトレジストで
あれば上記のレジスト材料に限定はされない。
【0018】現像液には通常のテトラメチルアンモニウ
ムハイドロオキサイド(TMAH)が使用できる。
【0019】露光の光線には、通常のg線(436n
m),i線(365nm),エキシマレーザ光(Kr
F:248nm,ArF:193nm、F2:157n
m)の光線やX線等を用いることができる。
【0020】スリットパターン4の幅は露光する露光装
置の限界解像に近い大きさで形成し、レジスト2をリフ
ロー後に十分埋め込まれるようなパターンサイズとす
る。このスリットパターン4は基板の端部やコンタクト
ホールの密度が粗な領域の周りに形成される。
【0021】スリットパターン4は露光・現像後には解
像しているが、形成されたスリットパターンは非常に細
く、レジスト2のリフローによるレジストの動きを大き
く受けるためリフロー後には消える。そのため、エッチ
ング後にスリットパターン4はなく、後の工程にプロセ
ス上影響を与えることがない。
【0022】基板の端部からスリットパターン4までの
距離は、コンタクトホール形成用ホールの径を同じにす
るために、ホール密集部のピッチとほぼ同じとし、リフ
ローに寄与するレジストの体積を均一にする。これによ
り、リフローによりコンタクトホール形成用ホールに及
ぼすジストの動き(流動)は、このスリットパターン4
により基板端部でも基板内部と同じ程度に抑えられ、基
板端部でのコンタクトホール形成用ホールの変形・過小
・消滅はなくなる。
【0023】図2はレジスト2のリフロー工程における
レジストの動きの様子を模式的に示した平面図であり、
矢印の方向がレジストの変形方向を示している。また、
図3は図1のレジストの形成された基板のリフロー後の
平面図(a)およびA―A’に沿った断面図(b)であ
る。図3のように、図1のスリットパターン4はリフロ
ー後消滅している。図中4aはリフローにより消滅した
スリットパターン部を示している。なお、レジストのリ
フロー温度はレジストの軟化開始温度以上の温度が使用
される。
【0024】従来のレジストのリフロープロセスでは、
リフローにより縮小されるコンタクトホール形成用ホー
ルの周りのレジストの体積が大きく影響するため、基板
の端部やコンタクトホール形成用ホールも密度が小さい
レジストの領域では、縮小したいコンタクトホール形成
用ホールが変形・過小・消滅したが、図1のような本発
明のスリットパターン4を用いることによりコンタクト
ホール形成用ホールの周りのレジスト体積を比較的均一
にすることが可能になり、その結果、レジストのコンタ
クトホール形成用ホールの粗密にかかわらず均一な大き
さのコンタクトホール形成用ホールを得ることができ
る。
【0025】従って、レジストリフロー後のコンタクト
ホール形成用ホールの変形を防止することができる。
【0026】次に上記の本発明の実施の形態のレジスト
パターン形成方法について図1および図3を参照してよ
り具体的に説明する。
【0027】まず、図1のように、シリコン等の基板1
上に1,2―ナフトキノンジアジド―5―スルホン酸の
感光剤とm―クレゾール等のノボラック樹脂をメトキシ
プロピオン酸メチルに溶解して調整したフォトレジスト
材料をスピンコートにより塗布して温度90℃で1分間
プリベークし、厚さ約1μmのレジスト2を形成した。
【0028】次に、露光用マスクを使用してi線で露光
した後、温度110℃で約1分間ポストベークを行っ
た。その後、2.5重量%の水酸化テトラメチルアンモ
ニウム水溶液で現像し、直径0.35μmのコンタクト
ホール用ホール3と幅0.30μmのスリットパターン
4をパターニングした。
【0029】次に図1のレジスト2の形成された基板1
を温度120℃で約2分間ベーキングした後、さらに紫
外線を約3分間照射してレジストをリフロー処理した。
このリフロー処理で図3のように、スリットパターン4
はレジストの流動により完全に消滅したが、コンタクト
ホール形成用ホール3の直径は0.30μmと安定して
微小化できることが判明した。
【0030】本実施の形態の比較例としてスリットパタ
ーンを設けないレジストを設けた基板では、上記のリフ
ロー処理で直径0.30μmよりも小さくなり、また、
コンタクトホール形成用ホールがリフロー処理で完全に
レジストで充填され完全に消滅したものも多数あった。
【0031】次に、本発明の第2の実施の形態のレジス
トパターン形成方法について図面を参照して説明する。
【0032】図4は、本発明の第2の実施の形態のレジ
ストパターン形成方法を説明するための表面にレジスト
が形成された基板の平面図であり、(a)はリフロー前
の平面図、(b)はリフロー後の平面図である。
【0033】上記の第1の実施の形態では、メモリ等の
基板端のレジストにスリットパターンを設け、レジスト
のコンタクトホール形成用ホールの変形を低減するよう
にしたが、本実施の形態では、コンタクトホールの粗密
差を抑えるために、図4(a)のようにレジスト2aの
コンタクトホール形成用ホール3a,3b,3cの周り
にスリットパターン5a,5b,5cを設けた。
【0034】図4(a)は、レジストのホール密度は図
の一番左側のコンタクトホール形成用ホール3aが一番
小さく、一番右側のコンタクトホール形成用ホール3c
が一番大きい例である。
【0035】まず、図4(a)のように、上記の第1の
実施の形態と同様に、シリコン等の基板上に1,2―ナ
フトキノンジアジド―5―スルホン酸の感光剤とm―ク
レゾール等のノボラック樹脂をメトキシプロピオン酸メ
チルに溶解して調整したフォトレジスト材料をスピンコ
ートにより塗布して温度90℃で1分間プリベークし、
厚さ約1μmのレジスト2aを形成した。
【0036】次に、露光マスクを使用してi線で露光し
た後、温度110℃で約1分間ポストベークを行った。
その後、2.5重量%の水酸化テトラメチルアンモニウ
ム水溶液で現像し、直径35μmのコンタクトホール形
成用ホール3a,3b,3cと幅0.30μmのスリッ
トパターン5a,5b,5cをパターニングした。
【0037】次に図4(a)のレジスト2a形成された
基板を温度120℃で約2分間ベーキングした後、さら
に紫外線を約3分間照射してレジストをリフロー処理し
た。このリフロー処理で図4(b)のように、スリット
パターン5a,5b,5cはレジストの流動により完全
に消滅した。また、コンタクトホール形成用ホール3
a,3b,3cの直径はそれぞれ0.25,0.28,
0.30μmと小径化できた。なお、図4(b)の符号
6a,6b,6cはリフローにより消滅したスリットパ
ターン部を示す。
【0038】本実施の形態の比較例としてスリットパタ
ーンを設けないレジストを設けた基板では、リフロー処
理で完全に消滅したものが多数発生した。
【0039】このように、本実施の形態では、リフロー
に寄与するレジスト体積を均一にすることにあるので、
スリットパターンは防波堤としてのスリットパターンの
内側のコンタクトホール形成用ホール1個当たりの体積
が均一になるように設ければよい。例えば、図4(a)
において、レジスト2aの厚さを1μmとし、一番右側
のスリットパターン5c内側の4個のコンタクトホール
形成用ホールの直径を0.35μm、各ホールの間隔を
1μm、各ホールとスリットパターンまでの距離を0.
3μmとすれば、スリットパターン5a,5bのスリッ
トパターンはコンタクトホール形成用ホール3a,3b
から距離0.40μmの位置に設ければスリットパター
ンの内側のコンタクトホール形成用ホール1個当たりの
体積が1.22μm3と同じ値にすることができ、リフ
ローにおけるホール密度の粗密差によるホール径の変形
量(縮小)の差を低減できる。
【0040】
【発明の効果】以上説明したように、本発明では、レジ
ストのコンタクトホール形成用ホールの周りにレジスト
のリフロー処理により消滅する幅のスリットパターンを
設けることによりコンタクトホール形成用ホール間のリ
フロー処理における変形差を低減でき、コンタクトホー
ルの寸法バラツキを小さくでき、コンタクトホールの小
径化ができる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のレジストパターン
形成方法を説明するための表面にレジストが形成された
基板の平面図(a)および断面図(b)である。
【図2】レジストのリフロー工程におけるレジストの動
きの様子を模式的に示した平面図である。
【図3】図1のレジストの形成された基板のリフロー後
の平面図および断面図である。
【図4】本発明の第2の実施の形態のレジストパターン
形成方法を説明するための表面にレジストが形成された
基板のリフロー前およびリフロー後の平面図である。
【図5】従来のレジストパターン形成方法の工程順を説
明するための基板要部の断面図である。
【符号の説明】
1,10 基板 2,11 レジスト 3,3a,3b,3c コンタクトホール形成用ホー
ル 4,5a,5b,5c スリットパターン 4a,6a,6b,6c リフローにより消滅したス
リットパターン部 12 レジストパターン 13 微細ホールパターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G03F 1/08 G03F 7/039 G03F 7/40 H01L 21/027

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上にフォトレジストを形成し、該レ
    ジストの所定の領域にフォトリソグラフィ技術によりコ
    ンタクトホール形成用ホールを所定の間隔で複数形成後
    リフローし、該コンタクトホール形成用ホールを変形さ
    せ、小径化するレジストパターンの形成方法において、
    前記レジストの前記所定の領域に複数形成された前記コ
    ンタクトホール形成用ホールの周りに、コンタクトホー
    ル形成用ホールの周りのレジストの体積が均一になるよ
    うにスリットパターンを設けたことを特徴とするレジス
    トパターンの形成方法。
  2. 【請求項2】 基板上にフォトレジストを形成し、該レ
    ジストの所定の領域にフォトリソグラフィ技術によりコ
    ンタクトホール形成用ホールを所定の間隔で複数形成後
    リフローし、該コンタクトホール形成用ホールを変形さ
    せ、小径化するレジストパターンの形成方法において、
    前記コンタクトホール形成用ホールの周りのレジストの
    体積が均一になるように、基板の端部から前記所定の間
    隔の幅だけ離れた位置にスリットパターンを設けたこと
    を特徴とするレジストパターンの形成方法。
  3. 【請求項3】 基板上にフォトレジストを形成し、該レ
    ジストの所定の領域にフォトリソグラフィ技術によりコ
    ンタクトホール形成用ホールを所定の間隔で複数形成後
    リフローし、該コンタクトホール形成用ホールを変形さ
    せ、小径化するレジストパターンの形成方法において、
    前記レジストの前記所定の領域に前記コンタクトホール
    形成用ホールの密度が相違する複数の領域と、前記各領
    域毎に前記コンタクトホール形成用ホールを囲むスリッ
    トパターンとが設けられ、前記スリットパターンはスリ
    ットパターンの内側の前記コンタクトホール形成用ホー
    ルの1個当たりのレジストの体積が全領域で等しくなる
    ように形成されていることを特徴とするレジストパター
    ンの形成方法。
  4. 【請求項4】 前記スリットパターンの幅が前記リフロ
    ーにより消滅する幅であることを特徴とする請求項1か
    ら3のいずれか一項に記載のレジストパターンの形成方
    法。
  5. 【請求項5】 前記レジストがキノンアジド系感光剤、
    アルカリ可溶性樹脂および溶媒からなるポジ型フォトレ
    ジスト材料または化学増幅型ポジ型フォトレジスト材料
    から構成されていることを特徴とする請求項1から4の
    いずれか一項に記載のレジストパターンの形成方法。
  6. 【請求項6】 前記レジストの前記リフロー温度が該レ
    ジストの軟化開始温度よりも高い温度であることを特徴
    とする請求項1から5のいずれか一項に記載のレジスト
    パターンの形成方法。
JP2000005581A 2000-01-14 2000-01-14 レジストパターンの形成方法 Expired - Fee Related JP3380960B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000005581A JP3380960B2 (ja) 2000-01-14 2000-01-14 レジストパターンの形成方法
US09/757,588 US6589718B2 (en) 2000-01-14 2001-01-11 Method of making resist pattern
EP01100680A EP1117009A3 (en) 2000-01-14 2001-01-11 Method of making resist pattern
KR1020010002075A KR20010086339A (ko) 2000-01-14 2001-01-13 레지스트패턴 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000005581A JP3380960B2 (ja) 2000-01-14 2000-01-14 レジストパターンの形成方法

Publications (2)

Publication Number Publication Date
JP2001194768A JP2001194768A (ja) 2001-07-19
JP3380960B2 true JP3380960B2 (ja) 2003-02-24

Family

ID=18534230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000005581A Expired - Fee Related JP3380960B2 (ja) 2000-01-14 2000-01-14 レジストパターンの形成方法

Country Status (4)

Country Link
US (1) US6589718B2 (ja)
EP (1) EP1117009A3 (ja)
JP (1) JP3380960B2 (ja)
KR (1) KR20010086339A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007117A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 콘택홀 패턴 형성 방법
KR100564579B1 (ko) * 2003-09-29 2006-03-28 삼성전자주식회사 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법
US20050084807A1 (en) * 2003-10-17 2005-04-21 Meagley Robert P. Reducing photoresist line edge roughness using chemically-assisted reflow
JP4480424B2 (ja) * 2004-03-08 2010-06-16 富士通マイクロエレクトロニクス株式会社 パターン形成方法
US7494919B2 (en) * 2005-01-12 2009-02-24 International Business Machines Corporation Method for post lithographic critical dimension shrinking using thermal reflow process
JP2007027406A (ja) * 2005-07-15 2007-02-01 Oki Electric Ind Co Ltd 半導体素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5349954A (en) 1976-10-18 1978-05-06 Hitachi Ltd Formation of organic material mask
JPS5424296A (en) * 1977-07-25 1979-02-23 Hitachi Chem Co Ltd Production of resin impregnated carbon product
JPH027413A (ja) 1988-06-25 1990-01-11 Nippon Telegr & Teleph Corp <Ntt> コンタクトホール形成法
US5096802A (en) 1990-11-09 1992-03-17 Hewlett-Packard Company Holes and spaces shrinkage
JPH0768297B2 (ja) * 1991-11-28 1995-07-26 丸善石油化学株式会社 フォトレジスト用ビニルフェノール系重合体の精製方法
JP2701765B2 (ja) 1994-12-28 1998-01-21 日本電気株式会社 半導体装置の製造方法
JPH10274854A (ja) 1997-03-31 1998-10-13 Mitsubishi Chem Corp フォトレジストを用いるホールパターンの形成方法
JP3180759B2 (ja) 1998-04-15 2001-06-25 日本電気株式会社 レジストパターンの形成方法
JP2000012541A (ja) * 1998-06-19 2000-01-14 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001194768A (ja) 2001-07-19
EP1117009A3 (en) 2001-09-05
US20010008809A1 (en) 2001-07-19
EP1117009A2 (en) 2001-07-18
US6589718B2 (en) 2003-07-08
KR20010086339A (ko) 2001-09-10

Similar Documents

Publication Publication Date Title
JP3355239B2 (ja) パターンの形成方法
JP2919004B2 (ja) パターン形成方法
US8546048B2 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
JP2001023893A (ja) フォトレジストパターンの形成方法
KR20040026105A (ko) 미세 패턴 형성 재료, 미세 패턴 형성 방법 및 반도체장치의 제조 방법
JP2000315647A (ja) レジストパターン形成方法
US20060189147A1 (en) Pattern forming method and semiconductor device manufacturing method
JP3380960B2 (ja) レジストパターンの形成方法
JP3051817B2 (ja) 半導体装置の製造方法
JP4206669B2 (ja) エッチングパターン形成方法
US9633820B2 (en) Method for forming resist film and charged particle beam writing method
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
JP2001267230A (ja) パターンの形成方法
JP2009139695A (ja) 半導体装置の製造方法
JP2001326153A (ja) レジストパターンの形成方法
KR100785186B1 (ko) 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법
JP3055512B2 (ja) 化学増幅ポジ型レジスト
JPH063828A (ja) レジストパターンの形成方法
JP2000056476A (ja) レジストパターン形成方法
KR100422956B1 (ko) 미세패턴형성방법
JPH10333340A (ja) レジストパターンの形成方法
JPH11251536A (ja) 半導体装置の製造方法
JPH06338452A (ja) レジストパタ−ンの形成方法
JPH06349724A (ja) 半導体装置の製造方法
JP2005136430A (ja) パターン形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees