JPH0389530A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0389530A JPH0389530A JP22662289A JP22662289A JPH0389530A JP H0389530 A JPH0389530 A JP H0389530A JP 22662289 A JP22662289 A JP 22662289A JP 22662289 A JP22662289 A JP 22662289A JP H0389530 A JPH0389530 A JP H0389530A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- pattern
- resist
- dummy
- originally
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
り粟上廷凱且立夏
この発明は、高密度の半導体集積回路装置の製造方法に
関し、特に縮小投影露光装置（ステッパー）の解像度限
界付近の微細パターンを形成する場合に好適する。
関し、特に縮小投影露光装置（ステッパー）の解像度限
界付近の微細パターンを形成する場合に好適する。
従来ユ皮直
従来、ポジレジストを用いたステッパーによるパターン
形成において、ステッパーの解像度限界付近では、第５
図に示すような微細パターン８〜１２を転写したとき、
第６図のＲ８〜Ｒ１□のようなレジスト断面形状となる
。
形成において、ステッパーの解像度限界付近では、第５
図に示すような微細パターン８〜１２を転写したとき、
第６図のＲ８〜Ｒ１□のようなレジスト断面形状となる
。
すなわち、上記の従来の半導体集積回路装置の製造方法
によれば、最も外の空間部（ＲｅとＲ１゜の間及びＲ１
１とＲｔａの間）の露光されたポジレジストが十分現像
されず、解像されないという問題があった。
によれば、最も外の空間部（ＲｅとＲ１゜の間及びＲ１
１とＲｔａの間）の露光されたポジレジストが十分現像
されず、解像されないという問題があった。
本発明は、設備や材料（レジスト等）の向上により、解
像度を向上させるのではなく、パターン形成技術の手法
の改善により、本来形成すべき微細パターンを精度よく
、形成することを目的とする。
像度を向上させるのではなく、パターン形成技術の手法
の改善により、本来形成すべき微細パターンを精度よく
、形成することを目的とする。
−、の
本発明においては、本来形成すべき微細パターンの外側
、または、隣のパターンまで距離があいた所にダミーパ
ターンを形成することを特徴とする特 庄且 上記の構成によると、現像時ダミーパターンが、本来形
成すべきパターン部と広い空間部（すなわち、ポジレジ
ストの場合は露光部）の緩衝部となり、本来必要とする
パターン部付近で消費されるべき現像液の広い空間部へ
の流出を防ぐものと思われる。
、または、隣のパターンまで距離があいた所にダミーパ
ターンを形成することを特徴とする特 庄且 上記の構成によると、現像時ダミーパターンが、本来形
成すべきパターン部と広い空間部（すなわち、ポジレジ
ストの場合は露光部）の緩衝部となり、本来必要とする
パターン部付近で消費されるべき現像液の広い空間部へ
の流出を防ぐものと思われる。
裏胤仇
以下、本発明について、実施例を図面を参照して説明す
る。
る。
第１図は、本発明の実施例の上面から見たパターン図で
あり、本来形成すべき間隔がａで幅がｂの微細パターン
１，２に対し、その外側に前記と同一の間隔ａと幅すの
ダミーパターン３．４と５゜８を設けたものである。第
２図は第１図のパターンを露光、現像により転写形成し
た後のレジストパターンＲ１〜Ｒ６の断面図である。外
側のダミーのレジストパターンＲ，，Ｒ４，Ｒ，，Ｒ，
３は解像されていないが、本来形成すべき中央のレジス
トパターンＲ１，Ｒ２は、精度よく形成できている。
あり、本来形成すべき間隔がａで幅がｂの微細パターン
１，２に対し、その外側に前記と同一の間隔ａと幅すの
ダミーパターン３．４と５゜８を設けたものである。第
２図は第１図のパターンを露光、現像により転写形成し
た後のレジストパターンＲ１〜Ｒ６の断面図である。外
側のダミーのレジストパターンＲ，，Ｒ４，Ｒ，，Ｒ，
３は解像されていないが、本来形成すべき中央のレジス
トパターンＲ１，Ｒ２は、精度よく形成できている。
また、第３図は第１図のダミーパターン３，４と５，６
の代わりに、前記間隔ａ１及び幅すの寸法に比べて大き
な幅寸法Ｃのダミーパターン７゜８を設けたものである
。第４図は第３図のパターンを転写形成した後のレジス
トパターンの断面図である。この時も第２図と同様に、
本来形成すべきレジストパターンＲｓ 、 Ｒ２は、ダ
ミーのレジストパターンＲ７、Ｒａの存在によって、精
度よく形成できている。
の代わりに、前記間隔ａ１及び幅すの寸法に比べて大き
な幅寸法Ｃのダミーパターン７゜８を設けたものである
。第４図は第３図のパターンを転写形成した後のレジス
トパターンの断面図である。この時も第２図と同様に、
本来形成すべきレジストパターンＲｓ 、 Ｒ２は、ダ
ミーのレジストパターンＲ７、Ｒａの存在によって、精
度よく形成できている。
本発明は、実施例に限定されることなく、ダミーパター
ンを設けることにより、本来形成すべき微細パターンを
形成するならば、その形状、大きさは特定されることな
〈実施できる。
ンを設けることにより、本来形成すべき微細パターンを
形成するならば、その形状、大きさは特定されることな
〈実施できる。
免匪空熱且
以上説明したように、半導体集積回路装置の製造におい
て、本発明は、ステッパーの解像度限界付近のパターン
が安定して形成できることと、それゆえに、半導体集積
回路装置のより一層の縮小又は高密度化ができることに
なり、その価値は大きい。
て、本発明は、ステッパーの解像度限界付近のパターン
が安定して形成できることと、それゆえに、半導体集積
回路装置のより一層の縮小又は高密度化ができることに
なり、その価値は大きい。
第１図は、本発明により形成するパターンの平面図、第
２図は転写したレジストパターンの形成後の断面図、第
３図は、本発明により形成する他の実施例のパターンの
平面図、第４図は第３図のパターンの転写・形成後のレ
ジストの断面図である。 第５図は従来のパターンの平面図で、第６図はそのパタ
ーンを転写したレジストの断面図である。 １．２・・・本来形成すべきパターン、Ｒ１，Ｒ２・・
・本来形成すべきレジストパターン、３〜８・・・ダミ
ーのパターン、 Ｒ３−Ｒ８・・・ダミーのレジストパターン、第 図 第 図
２図は転写したレジストパターンの形成後の断面図、第
３図は、本発明により形成する他の実施例のパターンの
平面図、第４図は第３図のパターンの転写・形成後のレ
ジストの断面図である。 第５図は従来のパターンの平面図で、第６図はそのパタ
ーンを転写したレジストの断面図である。 １．２・・・本来形成すべきパターン、Ｒ１，Ｒ２・・
・本来形成すべきレジストパターン、３〜８・・・ダミ
ーのパターン、 Ｒ３−Ｒ８・・・ダミーのレジストパターン、第 図 第 図
Claims (1)
- 縮小投影露光装置を用いて、微細パターンを形成する半
導体集積回路装置の製造方法において、解像度限界付近
の微細パターンの外側にダミーパターンを同時に形成す
ることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22662289A JPH0389530A (ja) | 1989-08-31 | 1989-08-31 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22662289A JPH0389530A (ja) | 1989-08-31 | 1989-08-31 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0389530A true JPH0389530A (ja) | 1991-04-15 |
Family
ID=16848086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22662289A Pending JPH0389530A (ja) | 1989-08-31 | 1989-08-31 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0389530A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436095A (en) * | 1991-07-11 | 1995-07-25 | Hitachi, Ltd. | Manufacturing method or an exposing method for a semiconductor device for a semiconductor integrated circuit device and a mask used therefor |
| JPH08186068A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-08-31 JP JP22662289A patent/JPH0389530A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436095A (en) * | 1991-07-11 | 1995-07-25 | Hitachi, Ltd. | Manufacturing method or an exposing method for a semiconductor device for a semiconductor integrated circuit device and a mask used therefor |
| JPH08186068A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6077440A (ja) | 細線パタ−ンの形成方法 | |
| JPH0389530A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JPH01107527A (ja) | パターン形成方法 | |
| TWI281215B (en) | Multiple photolithographic exposures with different non-clear patterns | |
| JPH01234850A (ja) | 半導体集積回路用フォトマスク | |
| JPS6055826B2 (ja) | ホトマスクパタ−ン | |
| JPS6155106B2 (ja) | ||
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPS594018A (ja) | モニタパタ−ン | |
| JP2003031479A (ja) | 露光方法、マスク | |
| JPS6254921A (ja) | 半導体装置の製造方法 | |
| JP2002365787A (ja) | 投影マスク、電子線露光方法、電子線露光装置、半導体装置及び半導体装置の製造方法 | |
| JPH0231412A (ja) | 半導体装置の製造方法 | |
| JPH11204711A (ja) | リードフレームの製造方法 | |
| JPH01173308A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH01134920A (ja) | 半導体装置の製造方法 | |
| JPH05232681A (ja) | 半導体装置製造用マスク | |
| JPS62149130A (ja) | サイドウオ−ル形成方法 | |
| JPH0227360A (ja) | パターン形成方法 | |
| JPH03121456A (ja) | フォトマスク | |
| JPH0644550B2 (ja) | 半導体装置の製造方法 | |
| JPS63113458A (ja) | レチクル | |
| JPH06138642A (ja) | ホトマスク | |
| JPH0313950A (ja) | レジストパターン形成方法 |