CN1106029C - 用由假图形所形成的光刻胶掩模将层精确构图成目标图形的方法 - Google Patents

用由假图形所形成的光刻胶掩模将层精确构图成目标图形的方法 Download PDF

Info

Publication number
CN1106029C
CN1106029C CN95113199A CN95113199A CN1106029C CN 1106029 C CN1106029 C CN 1106029C CN 95113199 A CN95113199 A CN 95113199A CN 95113199 A CN95113199 A CN 95113199A CN 1106029 C CN1106029 C CN 1106029C
Authority
CN
China
Prior art keywords
photoresist layer
layer
mask
photoresist
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95113199A
Other languages
English (en)
Other versions
CN1183579A (zh
Inventor
佐仓直喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Compound Semiconductor Devices Ltd
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Publication of CN1183579A publication Critical patent/CN1183579A/zh
Application granted granted Critical
Publication of CN1106029C publication Critical patent/CN1106029C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

由于显影后烘烤中的收缩而使光刻胶掩模(23a)的表面中出现张力，而形成于光刻胶掩膜中的粘附力(23c)吸收了该张力，因而保持对半导体衬底(22)粘附力，防止了光刻胶图形出现不希望的变形(图3D)。

Description

用由假图形所形成的光刻胶掩模将层精确构图 成目标图形的方法
技术领域
本发明涉及用于半导体器件的制造方法的光刻技术特别涉及将层精确构图成目标构形的方法。
背景技术
半导体器件制造方法中用光刻技术，以便在半导体衬底上形成缩微图形。各种构图方法中均包括光刻技术。图1A至1E说明了一种现有构图方法。
现有的构图方法是在半导体衬底2中形成槽1。首先，在半导体衬底2的表面上滴正光刻胶溶液。然后，将正光刻胶溶液旋涂在整个表面上。旋涂于整个表面上的正光刻胶经过曝光前烘烤，使厚1μm的正光刻胶层3涂覆在半导体衬底2的表面上，如图1A所示。
将半导体衬底2放入对准器(示画出)内，使光掩模4移入对准器的光路中，掩模4有构图于玻璃板4b上的不透光部分4a，而不透光部分4a构成掩模图形。光通过光掩模4照射到光刻胶层3上，如图1B所示，并使光刻胶层3部分可溶，也就是说，掩模图形转移到光刻胶层上。
使光刻胶层3显影，然后干燥，由光刻胶层3构成光刻胶掩模3a，如图1c所示，光刻胶掩模3a的图形与光掩模图形相同。半导体衬底2有一部分不被光刻胶掩模3a覆盖。因而，部分露出被光刻胶掩模3a限定的槽。
随后，光刻胶掩模3a在100℃经显影后烘烤，提高光刻胶掩模3a与半导体衬底2之间的附着力。光刻胶掩模3a必需耐得住随后进行的腐蚀和必不可少的显影后烘烤。然而，在显影后烘烤中光刻胶会收缩，使光刻胶掩模3a变形，如图1D所示。
将半导体衬底2放入湿腐蚀系统，进行各向同性腐蚀，除去由此处露出的半导体衬底，如图1E所示，从半导体衬底2剥离光刻胶掩模3a，在半导体衬底2的表面部分内构成槽1。
图2A至2F说明另一现有构图工艺。在半导体衬底13上由现有构图工艺形成金属图形11
首先，在半导体衬底12的表面上淀积2000厚的铂层13。随后将正光刻胶溶液滴到铂层13的表面上，并旋涂于铂层13的整个表面上。这样旋涂于表面上的正光刻胶经曝光前烘烤，半导体衬底2的表面上覆盖厚2.5微米的正光刻胶层14，如图2A所示。
将半导体衬底12放入对准器(未画出)中，光掩模移入对准器的光路中。光掩模15有构图于玻璃板15b上的不透光部分15a。不透光部分15a构成掩模图形。光通过光掩模15照射到光刻胶层14上，如图2B所示。并使光刻胶层14部分可溶。这就是说，掩模图形转移到光刻胶层14上，不可溶部分构成与光掩模图形相同的光刻胶图形。
使光刻胶层14显影，然后干燥，由光刻胶层15构成光刻胶掩模15a，如图2C所示，光刻胶掩模15a的图形与光掩模图形相同。铂层13有一部分不被光刻胶掩模15a覆盖，部分露出放光刻胶掩模15a限定的狭缝
随后，光刻胶掩模15a在100℃经过显影后烘烤，提高光刻胶掩模15a与铂层13之间的附着力。与第1现有构图工艺相同必需进行显影后烘烤。在显影后烘烤中光刻胶会收缩，使光刻胶掩模15a变形，如图2D所示。
用光刻胶掩模15a，通过电镀，在铂层13的露出表面上生长厚2μm的金。从铂层13的露出表面上生长的金柱16如图2E所示。
随后，剥离光刻胶掩模15a，铂层13和金柱19经离子铣蚀，部分除去铂层13和金柱16，使铂带13a、13b、13c上的金柱16a、16b、16c彼此电隔离。金柱16a至16c和铂带13a至13c作为整体构成金属图形11，沿铂带13a至13c之间空隙露出半导体衬底12，如图2F所示。
第1和第2现有构图工艺中存在的问题是，实际的图形宽度与设计的图形宽度之间有很大差别。详细地说，湿横向腐蚀从紧靠光刻胶掩模3a下部开始，侧腐蚀使实际的图形宽度与设计的图形宽度之间有很大差别。另一方面，沿着光刻胶掩模15a的已变形的外表面电镀处理金柱16最右边部分的外形，构成一突出部分。突出部分不允许离子束达到其下的铂层13，铂带13c变得比铂带13a和13b宽。而且，突出部分使导电物质17淀积在金柱16的侧表面上。金柱16c变得比其它金属16a和16b宽。
发明内容
因此，现有构图工艺不能将掩模图形精确地转移到目标层上，难以在半导体衬底上构成缩微图形。
因而，本发明的一个重要目的是，提供一种使层构成接近设计图形的图形的构图方法。
本发明人考虑了现有技术中存在的问题，并注意到收缩不仅使光刻胶掩模外形变形。还降低了光刻胶掩模四周与半导体衬底之间的附着力。弱的附着力使紧靠光刻胶掩模下面的大面积开始湿腐蚀，变形是造成突出部分的原因。
为实现本发明的目的，本发明提出吸收收缩引起的内应力。
按本发明，提供一种将层构成图形的方法，包括下工艺步骤：
(a)制备光刻胶层：(b)把掩模图形转移到光刻胶层上，掩模图形有在光刻胶层内构成图形用的主图像和构成至少一个凹槽的假图像；(c)使光刻胶层中的主图像和假图像显影，由光刻胶层构成有至少一个凹槽的光刻胶掩模；(d)烘烤光刻胶掩摸，提高附着力；和(e)用光刻胶掩模将层构成图形。
附图说明
通过结合附图所进行的以下说明，会更清楚地理解按本发明的将层构成图形的构图方法的特征和优点。
图1A至1E是表示图形半导体衬底构图的第1现有技术构图工序的剖面图；
图2A至2F是表示用于构成导体图形的第2现有技术构图工序剖面图；
图3A至3F是在半导体衬底中按本发明形成图形的工序剖面图；
图4是表示按本发明的在一光掩模背面上构成的主图像和假图像的底面图；
图5是表示本发明的在另一光掩模背面上构成的主图像和假(Dummy)图像的底面图；
图6A至6F是表示按本发明构图方法的另一工序剖面图。
具体实施方式
第1实施例
图3A至3F说明按本发明的将层构成图形的构成方法。由该工艺在半导体衬底22的表面部分内构成彼此平行排列的槽21，槽21宽1μm。
工艺从制备半导体衬底22开始，把正光刻胶溶液滴在半导体衬底22的表面上，并旋涂在半导体衬底22的整个表面上。这种旋涂在表面上的正光刻胶经曝光前烘烤，正光刻胶层23覆盖在半导体衬底22的表面上，如图3A所示。
把半导体衬底22放入对准器(未画出)内，把光掩模24移入对准器中的光路中。光掩模24在透光玻璃板24b的背面上有不透光掩模图形24a。不透光掩模图形24a在透光玻璃板的背面构成主图像24c和假图像24d。
主图像24c相当于槽21的图形，由多狭缝实现(见图4)。狭缝宽度与槽21的宽度成正比。假图像24d也由一个狭缝实现，狭缝与主图像最右边的狭缝之间隔开一个距离，该间距等于或大于主图像的相邻两个狭缝之间的间距。若主图像24c和假图像24d投射到半导体衬底22的表面上，主图像的狭缝相互隔开1μm，假图像的位置狭缝与主图像24c的最右边狭缝的距离在5微米内。
假图像24d的狭缝稍窄于用光刻胶方法获得的分辨率极限的最小线宽。分辨率极限定义为“光刻胶上的图像宽度正比于掩模图形宽度的极限”，例如，若用365nm波长的之一射线的分辨率极限为0.4μm，则假图像的狭缝宽如减小25％，应是0.30μm。
透明玻璃板24b上不构成其它图像，或其它图像与主图像24c隔开等价于半导体衬底22表面上的100μm的预定距离。
再看图3B，光通过光掩模24照射到光刻胶层23，并使光刻胶层23部分可溶解。这就是说，不透光掩模图形24a转移到光刻胶层23上。
使光刻胶层23显影，然后干燥。之后，由光刻胶层23构成光刻胶掩模23a，如图3c所示。主图像24c使光刻胶掩模23a露出半导体衬底22，在光刻胶层23中构成狭缝23b。另一方面，假图像24b构成槽23c，光刻胶仍覆盖槽23c下面的半导体衬底。这是因为通过假图像24d的光照不足，只使光刻胶层23表面部分变成可溶解的。
随后，在100℃下光刻胶掩模3a在炉内或加热板上经显影后烘烤，显影后烘烤提高光刻胶掩模23a与半导体衬底22之间的附着力。在显影后烘烤中光刻胶收缩，沿光刻胶掩模23a表面处吸收张力，槽23c吸收张力，槽23c的开口端扩大，如图3D所示，张力对构成最右边狭缝23b的部分的表面和粘接在半导体衬底22上的底表面无影响，结果，光刻胶掩模23a确定的光刻胶图形不变形，并与半导体衬底22保持强的附着力。
将半导体衬底22放入湿腐蚀系统中，各向同性腐蚀除去所露出的半导体衬底，如图3E所示。结果，半导体衬底22的表面部分中构成槽21。如上所述，光刻胶掩模23a与半导体衬底22之间的附着力大到足以经得住湿腐蚀，腐蚀不从紧靠光刻胶掩模23a下的部分开始。
从半导体衬底22上剥离掉光刻胶掩模23a，并且，槽21与主图像24c成比例。
第1实施例中，主图像中由多个狭缝实现，由邻接主图像的狭缝构成假图像。然而，主图像也可由矩形开口区25a构成，框形开口区25b也可构成假图像(见图5)。框形开口区25b与矩形开口区25a被一等价于半导体衬底上的5μm的预定距离隔开，框形开口区25b等于假图像24d的狭缝宽度。
从所述内容中看到的，显影后烘烤中由于收缩面使槽23c吸收张力，光刻胶掩模23a与半导体衬22之间的强附着力防止半导体衬底22过腐蚀。
第2实施例
图6A至6F说明按本发明的另一工序，该工艺用于从半导体衬底32长起一导电柱图形31。
工艺从制备半导体衬底32开始，在半导体衬底32上用溅射法淀积厚1000A的铂层33，随后，将正光刻胶溶液滴在铂层33表面，并旋涂在铂层33的表面上，这样旋涂在铂层表面上的正光刻胶经曝光前烘烤，半导体衬底32的表面被厚度为2.5μm的正光刻胶层34覆盖，如图6A所示。
将半导体衬底32放入对准器(未画出)内，将光掩模24移入对准器中的光路内。光掩模24结合第1实施例已说明，层与图像用图3B所示相应层和图像相同的数字标注。因而不再重复。
光通过光掩模24照射到光刻胶层34上，如图6B所示，并使光刻胶层34部分可溶解。这就是说，不透光掩模图形24a转移到光刻胶层34上。
使光刻胶层34显影，然后干燥，由光刻胶层34构成的光刻胶掩模34a如图6c所示。主图像24c使光刻胶掩模34a露出铂层33以在光刻胶层34a中构成狭缝34b。狭缝34b的图形与主图像24c相同。另一方面假图像24b构成槽34c，并且，光刻胶仍覆盖在槽23c下的铂层33上。这是因为透过假图像24d的光照不足，只使光刻胶层34的表面部分变成可溶解的。
随后，光刻胶掩模34a在100℃在炉内或加热板上经显影后烘烤，提高光刻胶掩模34a与铂层33之间的粘附力。在显影后烘烤中光刻胶收缩，并沿光刻胶掩模34a表面处吸收张力，槽34c吸收张力槽34c的开口端扩大，如图6D所示。张力不致影响到构成最右边狭缝34b的部分的表面上。和粘附到半导体衬底32的底表面。结果，光刻胶掩模34a确定的光刻胶图形不变形，并保持牢固地粘附到半导体衬底32上。
用光刻胶掩模15a，用电镀法在铂层33的露出表面上生长厚2μm的金，从铂层33的露出表面生长金柱35a，35b和35c，如图6E所。
随后，剥离掉光刻胶掩模34a，铂层33和金柱35a至35c经离子铣蚀，部分除去铂层33和金柱35a至35c，铂带36a、36b和36c上的金属35a至35c彼此隔离。金柱35a至35c和铂带36a至36c作为整体构成导电柱图形31，铂带36a至36c之间的间隙露出半导体衬底32，如图6F所示。
金柱35a至35c的宽度精确地正比于主图像24c，按本发明方法可使电路元件和布线微型化。
图5所示光掩模可用于第2实施例。
正如从所描述的内容看到的，假图像在光刻胶掩模中构成至少一个槽，并使至少一个槽使光刻胶掩模脱离显影后烘烤中收缩引起的应力。结果，主图像通过光刻胶掩模精确地转移至底层上，并防止了底层过腐蚀和生成突出部分。
尽管已展示并说明了本发明的一些特例，对本行业技术人员而言，显然会在不脱离本发明精神和范围情况下做出各种变化和改型。
例如，本发明也适用于其它光刻(Lithography)技术，如X-射线光刻技术和离子束光刻技术。
而且。图形可转移到半导体上，绝缘层或金属层上。
上述实施例中，正光刻胶用于光刻胶掩模，然而，也可用负光刻胶层构成光刻胶掩模。

Claims (7)

1.一种构成带有图形的层(22；31)的方法，包括下述工艺步骤：
(a)在半导体衬底(22；32)上或其上方制备光刻胶层(23；34)；
(b)把掩模图形(24a)转移到所述光刻胶层(23；34)；
(c)将所述光刻胶层(23；34)中的所述掩模图形(24a)显影，将所述光刻胶层构成光刻胶掩模(23a；34a)；
(d)烘烤所述光刻胶掩模(23a；34a)，以便提高附着力；以及
(e)用所述光刻胶掩模(23a；34a)，在半导体衬底(22；32)中或其上构成所述的带有所述图形的层(22；31)，
其特征是：
所述掩模图形有：用于构成带有所述图形的所述层(22；31)的主图像(24c；25a)，和用于在所述光刻胶层(23；24)中构成至少一个槽(23c；34c)的假图像(24d；25b)，以使所述槽(23c；34c)在所述步骤(c)中构成在所述光刻胶掩模(23a；34a)中。
2.按权利要求1的方法，其中所述步骤(b)包括下述分步骤：
(b-1)用有所述掩模图形(24a)的光掩模(24)覆盖所述光刻胶层(23；34)，和
(b-2)光通过所述光掩模(24)照射到所述光刻胶层(23；34)，使所述光刻胶层(23；34)部分溶解，所述光刻胶层被通过所述主图像(24c；25a)照射过的第一可溶解部分超过所述光刻胶层的厚度，光刻胶层被通过所述假图像(24d；25b)照射过的第二可溶解的部分只在表面部分，该表面部分的厚度小于所述光刻胶层的所述厚度。
3.按权利要求2的方法，其中所述假图像有开口区(24d；25b)，通过所述开口区的光不能充分传送到所述光刻胶层(23；34)上。
4.按权利要求3的方法，其中所述开口区(24d；25b)窄于按比例转移图像的分辨率极限。
5.按权利要求1的方法，其中所述主图像(24c)有多条横向平行排列的第一狭缝，所述假图像(24d)有窄于所述多个第一狭缝的位于所述多个第一狭缝附近的第二狭缝。
6.按权利要求5的方法，其中所述多个第一狭缝的两个相邻狭缝之间的距离等于一个所述第一狭缝与所述第二狭缝之间的距离。
7.按权利要求1的方法，其中所述主图像有矩形开口区(25a)，所述假图像有框式开口区(25b)设置于矩形开口区的外侧。
CN95113199A 1994-12-28 1995-12-28 用由假图形所形成的光刻胶掩模将层精确构图成目标图形的方法 Expired - Fee Related CN1106029C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP327512/94 1994-12-28
JP32751294A JP2701765B2 (ja) 1994-12-28 1994-12-28 半導体装置の製造方法
JP327512/1994 1994-12-28

Publications (2)

Publication Number Publication Date
CN1183579A CN1183579A (zh) 1998-06-03
CN1106029C true CN1106029C (zh) 2003-04-16

Family

ID=18199956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95113199A Expired - Fee Related CN1106029C (zh) 1994-12-28 1995-12-28 用由假图形所形成的光刻胶掩模将层精确构图成目标图形的方法

Country Status (5)

Country Link
US (1) US5763143A (zh)
JP (1) JP2701765B2 (zh)
KR (1) KR0158779B1 (zh)
CN (1) CN1106029C (zh)
TW (1) TW322589B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822969B2 (ja) * 1996-01-29 1998-11-11 日本電気株式会社 集積回路マスクパターンの検証方法
US5998071A (en) * 1998-03-26 1999-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method to monitor lens heating effects
JP2000156377A (ja) * 1998-11-19 2000-06-06 Murata Mfg Co Ltd レジストパターン及びその形成方法並びに配線パターンの形成方法
DE19915245A1 (de) * 1999-04-03 2000-10-05 Philips Corp Intellectual Pty Verfahren zur Herstellung von elektronischen Bauelementen mit Streifenleitungen
JP3380960B2 (ja) 2000-01-14 2003-02-24 日本電気株式会社 レジストパターンの形成方法
KR100399060B1 (ko) * 2001-06-30 2003-09-26 주식회사 하이닉스반도체 반도체 제조용 레지스트 패턴 형성방법
KR20040007117A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 콘택홀 패턴 형성 방법
JP2004111527A (ja) * 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法／マスクパターンの生成方法
JP2007027406A (ja) * 2005-07-15 2007-02-01 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP5018044B2 (ja) * 2006-11-28 2012-09-05 パナソニック株式会社 半導体装置製造基材
JP4899829B2 (ja) * 2006-11-30 2012-03-21 パナソニック株式会社 半導体装置製造基材
US8361371B2 (en) * 2008-02-08 2013-01-29 Molecular Imprints, Inc. Extrusion reduction in imprint lithography
KR100959457B1 (ko) * 2008-05-27 2010-05-25 주식회사 동부하이텍 반도체 소자용 마스크 패턴 및 금속배선 형성 방법
US20130252369A1 (en) * 2012-03-20 2013-09-26 Intersil Americas LLC Enhanced lift-off techniques for use when fabricating light sensors including dielectric optical coating filters
US9612526B2 (en) * 2014-08-28 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for fabricating integrated circuit
CN105573045B (zh) * 2014-10-17 2020-03-06 中芯国际集成电路制造(上海)有限公司 光掩膜、半导体器件的制作方法及半导体器件
SG10201408775SA (en) 2014-12-29 2016-07-28 Globalfoundries Sg Pte Ltd Etch bias control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631192A (ja) * 1986-06-19 1988-01-06 Matsushita Electric Ind Co Ltd 立体映像信号記録再生装置
US5032890A (en) * 1988-01-30 1991-07-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with dummy patterns
JPH0661117A (ja) * 1992-04-15 1994-03-04 Intel Corp 半導体基板にパターン化されたレジスト層を形成する方法およびその方法に使用するレティクル

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389530A (ja) * 1989-08-31 1991-04-15 Nec Kansai Ltd 半導体集積回路装置の製造方法
JP2865727B2 (ja) * 1989-09-01 1999-03-08 株式会社日立製作所 レジストパターンの形成方法
JPH05109600A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体装置の製造方法
JP3303077B2 (ja) * 1993-03-01 2002-07-15 日本電信電話株式会社 マスクおよびパタン形成方法
JPH06326106A (ja) * 1993-03-18 1994-11-25 Sony Corp ダミーパターンの形成方法
JP3283624B2 (ja) * 1993-04-12 2002-05-20 株式会社日立製作所 ホトマスク

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631192A (ja) * 1986-06-19 1988-01-06 Matsushita Electric Ind Co Ltd 立体映像信号記録再生装置
US5032890A (en) * 1988-01-30 1991-07-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with dummy patterns
JPH0661117A (ja) * 1992-04-15 1994-03-04 Intel Corp 半導体基板にパターン化されたレジスト層を形成する方法およびその方法に使用するレティクル

Also Published As

Publication number Publication date
JP2701765B2 (ja) 1998-01-21
JPH08186068A (ja) 1996-07-16
US5763143A (en) 1998-06-09
CN1183579A (zh) 1998-06-03
KR0158779B1 (ko) 1998-12-15
TW322589B (zh) 1997-12-11

Similar Documents

Publication Publication Date Title
CN1106029C (zh) 用由假图形所形成的光刻胶掩模将层精确构图成目标图形的方法
CN1534383A (zh) 显示装置的沉积掩模及其制造方法
CN1655039A (zh) 薄膜晶体管、使用其的液晶显示器、以及其制造方法
EP0234166A1 (fr) Procédé de masquage et masque utilisé
CN1713044A (zh) 液晶显示设备
JP2000513136A (ja) マルチレベル導電性黒色マトリックス
CN1255844C (zh) 用于制造平面显示器的荫罩
CN111505896A (zh) 掩膜板、显示基板及其制备方法、显示装置
CN111430405A (zh) 一种led结构及led阵列的巨量转移方法
CN1224233A (zh) 多相掩模
CN1154879C (zh) 相移掩模及其制造方法
US4659226A (en) Method of making a semiconductor device
CN1254944A (zh) 抗蚀剂图案,形成抗蚀剂图案的工艺以及形成布线图案的工艺
CN1661793A (zh) 导体图形的制造方法
CN1469429A (zh) 制造薄膜半导体器件的方法及其形成抗蚀图的方法
CN1519647A (zh) 光掩模、电子器件的制造方法及光掩模的制造方法
CN113206038A (zh) 阵列基板制造方法及显示面板制造方法
CN1797190A (zh) 多透射相位掩模及其制造方法
CN220897089U (zh) 像素界定结构及显示面板
JP3062637B2 (ja) 蛍光表示管の製造方法
CN1129172C (zh) 用于光刻法的孔装置及其制造方法
CN1941395A (zh) 集成电路及其制造方法
JPH05107745A (ja) フオトマスク及び半導体装置の製造方法
CN1256753C (zh) 一种形成暨测试一相移掩膜的方法
CN1324675C (zh) 防止微影工艺对准失误的结构与方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030110

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030110

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NEC Compund semiconductor Devices Co., Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee