CN1469429A - 制造薄膜半导体器件的方法及其形成抗蚀图的方法 - Google Patents
制造薄膜半导体器件的方法及其形成抗蚀图的方法 Download PDFInfo
- Publication number
- CN1469429A CN1469429A CNA031372910A CN03137291A CN1469429A CN 1469429 A CN1469429 A CN 1469429A CN A031372910 A CNA031372910 A CN A031372910A CN 03137291 A CN03137291 A CN 03137291A CN 1469429 A CN1469429 A CN 1469429A
- Authority
- CN
- China
- Prior art keywords
- resist
- silicon layer
- resist pattern
- semiconductor device
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 157
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000002834 transmittance Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
一种制造薄膜半导体器件的方法，它能够实现制造过程的简化，并在不使用多个对准标记的情况下，能够提高对准精度。通过使用具有多个区域的抗蚀剂层，形成对准构图，每个所述多个区域具有对应于多个图形中每个图形的不同的膜厚度，其中使用具有半色曝光区域作为掩模的半色掩模，并通过将光传送区域形成为孔构图，以及通过蚀刻位于下面的硅层而产生所述图形。通过使位于下面的硅层曝光，并将离子注入到整个抗蚀剂层，使只有主构图区域被掺杂了离子。
Description
技术领域
本发明涉及一种用于制造薄膜半导体器件的方法，以及一种用于形成制造薄膜半导体器件所需的抗蚀图的方法。特别涉及一种用于制造薄膜半导体器件的方法，以及一种用于形成制造薄膜半导体器件所需的抗蚀图的方法，通过所述方法，可以实现简化薄膜半导体器件的制造过程，并在制造薄膜半导体器件的过程中提高对准精度。
本发明要求日本专利第2002-163083的优先权，申请日为2002年6月4日，引入此处作为参考。
背景技术
传统上，在薄膜半导体器件的制造方法和形成制造薄膜半导体器件所需的抗蚀图的方法中，在离子掺杂的过程与随后的过程之间的对准过程是不可能的，在该掺杂过程中，在已除去光致抗蚀剂(以下简称抗蚀剂)的基片上没有保留图形。因此，在这种情况下，在随后的过程中通常使用在其他的过程中形成的对准图形。
现在解释常规的技术，如图6A所示，例如，假设曝光掩模120用于形成光截断区121、作为光传送部分的对准图形区122，以及在抗蚀剂层14的表面上形成离子掺杂区123。
此处，如该图所示，在透明的表面上，将绝缘玻璃基片11形成为由诸如二氧化硅构成的、作为位于下层的(下面涂敷的)保护膜12的绝缘膜在于下层的保护膜12的表面上，形成位于下面的由非晶硅(以下简称“a-Si”)构成的硅层13。将抗蚀剂层14涂敷在位于下面的硅层13上。
如图6B所示，在上述假设状态下进行曝光和显影的操作后，在除光截断区121外的对准图形区122和离子掺杂区123中，通过曝光除去抗蚀剂层14，并形成抗蚀剂层14(0)。即，在抗蚀剂层14(0)中形成了对准图形部分2，该部分构成了到达位于下面的硅层13的空间，并对应于对准图6A所示的构图区122。构成到达位于下面的硅层13的空间并对应于图6A所示的离子掺杂区123的离子掺杂部分3、以及对应于光截断区121的光截断构图部分1。
如果通过使用抗蚀剂层14(0)作为掩模，在这种状态下进行离子掺杂操作，因为不仅离子掺杂部分3被掺杂，而且构成在对准图形部分2之下的下面的硅层13也同时被用离子掺杂，因此，对准图形部分2的曝光部分必须与离子掺杂部分3具有相同材料。然后，当除去抗蚀剂层14(0)以进行随后的过程时，在对准构图部分2和离子掺杂部分3之间的光鉴别是不可能的，因此，不能识别对准标记。
因此，如图6C所示，必须通过不使用抗蚀剂层14(0)来进行蚀刻操作，该抗蚀剂层14(0)具有多个作为掩模的图形，而是使用单独准备的仅有一个对准图形区域222的蚀刻掩模220。因此，通过蚀刻的过程，在下面的硅层13上形成对准图形4。结果，如图6D所示，由于能从其他区域中鉴别出对准构图4，因此，在随后的过程中，通过使用抗蚀剂层14(0)作为掩模，可将该对准图形4用于定位。
而且，在首先进行的离子掺杂的过程中，通过准备仅用于形成对准标记的掩模，并通过使用准备的掩模来加入形成光致抗蚀剂层14(0)的过程，可以获得如图6D所示的相同的状态。即，因为形成对准标记后，随后进行离子掺杂的步骤，因此在这两个过程中，必须分开地和单独地形成光致抗蚀剂层14(0)。
因此，用于制造薄膜半导体器件的常规方法，以及形成抗蚀图的常规方法的问题不仅在于，当必须在第一阶段进行诸如离子掺杂的过程时，需要不必要的过程，该过程包括通过单独地准备的蚀刻掩模产生对准标记的过程、或在随后的过程中通过准备仅用于定位于对准标记的掩模进行的主要处理，而且问题还在于在随后的过程中的间接对准使调整精度降低。
发明内容
考虑到以上原因，本发明的一个目的是提供一种用于制造薄膜半导体器件的方法，以及形成制造薄膜半导体器件所需的抗蚀图的方法，它能够达到简化制造过程，并能够在不使用多个掩模的情况下，在制造过程中提高对准精度。
根据本发明的第一方面，提供了一种用于制造薄膜半导体器件的方法，包括：
在基片的表面上形成位于下面的硅层的过程；
使用具有半色(halftone)区域的光掩模，在位于下面的硅层的表面上，形成多个抗蚀剂区域的过程，其中每个区域作为抗蚀图具有不同的膜厚度，每个区域对应于多个彼此之间互不相同的图形中的每个图形；
当曝光位于下面的层时，至少一个除去抗蚀图中具有最小的膜厚度的抗蚀剂区域的过程；
通过使用抗蚀图作为掩模蚀刻第一孔图形，在位于下面的硅层上形成对准图形的过程；以及
在除去具有最小膜厚度且作为掩模的抗蚀剂区域后，使用抗蚀图形成除对准图形外的图形的过程。
在上述第一方面中，优选模式是除在位于下面的硅层上形成对准图形过程之外的过程，其包括：使用抗蚀图作为掩模，通过使用除蚀刻的方法外的方法来制造的过程。
另一优选的模式是除在位于下面的硅层上形成对准图形过程之外的过程，其包括：使用抗蚀图作为掩模的离子注入的过程。
再一优选的模式是除在位于下面的硅层上形成对准图形过程之外的过程，其包括：使用抗蚀图作为掩模的蚀刻的过程。
另一优选的模式是其中将透明的绝缘基片用作基片。
另一优选的模式是其中将对准图形形成为抗蚀图，在位于下面的硅层的表面上形成，以成为孔的图形。
根据本发明的第二方面，提供了一种制造薄膜半导体器件的方法，包括：
在基片的表面上形成位于下面的硅层的过程；
使用具有半色区域的光掩模，在位于下面的硅层的表面上，形成多个抗蚀剂区域的过程，其中每个区域作为抗蚀图具有不同的膜厚度，及每个区域对应于多个彼此之间互不相同的图形中的每个图形；
当曝光位于下面的层时，通过灰化方法除去抗蚀图中具有最小的膜厚度的抗蚀剂区域的至少一个过程；
通过使用抗蚀图作为掩模蚀刻第一孔图形，在位于下面的硅层上形成对准图形的过程；以及
在进行灰化方法作为掩模后，使用抗蚀图形成除对准图形外的图形的过程。
在上述第二方面，优选模式是其中除在位于下面的硅层上形成对准图形过程之外的过程，其包括：使用抗蚀剂构图作为掩模，通过使用除蚀刻的方法外的方法来制造的过程。
另一优选的模式是其中的除在位于下面的硅层上形成对准图形过程之外的过程，其包括：使用抗蚀剂图形作为掩模的离子注入的过程。
再一优选的模式是其中的除在位于下面的硅层上形成对准图形过程之外的过程，其包括：使用抗蚀图作为掩模的蚀刻的过程。
另一优选的模式是其中将透明的绝缘基片用作基片。
另一优选的模式是其中将对准图形形成为抗蚀图，在位于下面的硅层的表面上形成，以成为孔的图形。
根据本发明的第三方面，提供了一种用于在位于下面的硅层表面形成抗蚀剂图形的方法，该硅层是在基片的表面形成的，该方法包括：
通过涂敷光致抗蚀剂来形成抗蚀剂层的过程；
形成对准构图部分、用于形成对准构图部分的随后过程的主构图部分、光透射掩模区、半色曝光区、以及在用于在抗蚀剂层上形成图形的光掩模上的光截断区的过程；以及
在形成的抗蚀剂层上，使用光掩模进行曝光操作和显影操作的过程，以产生多个具有不同膜厚度的抗蚀剂层和产生至少一个除去抗蚀剂的区域。
在上述第三方面中，优选的模式是其中通过光透射掩模区产生至少一个除去抗蚀剂的区域，以作为孔的图形。
利用上述配置，可通过使用具有最小膜厚度的抗蚀剂层部分，如光掩模、具有半色区域的半色掩模、以及通过在抗蚀剂层部分上进行蚀刻过程来形成对准图形。
而且，由于能够组合两个或多个光致抗蚀剂的产生过程，因此实现了制造过程的简化，而且由于不需要多个光致抗蚀剂的定位调整，因此，进一步提高了对准精度。
附图说明
通过以下结合附图的描述，会使本发明的上述目的、优点及特征更为显而易见。
图1A-1E是表示根据本发明第一实施例的薄膜半导体器件的制造方法的横截面图；
图2A-2C是表示根据本发明第一实施例的图1C所示过程的详细制造过程的图；
图3是根据本发明第一实施例的薄膜半导体器件的平面图；
图4是表示根据本发明第一实施例的同时形成对准图形和绝缘区域的图形的图；
图5是根据本发明第二实施例的防止污染位于下面的硅层的过程的例子的图；
图6A-6D是常规薄膜半导体器件的横截面图，以解释制造的过程。
具体实施方式
以下将使用实施例，并结合附图，进一步详细地描述本发明进行的最佳模式。第一实施例
图1A-1E是表示根据本发明第一实施例的薄膜半导体器件的制造方法的横截面图。图2A-2C是表示根据本发明第一实施例的图1C所示过程的详细过程的方框图。图3是根据本发明第一实施例的薄膜半导体器件的平面图。如图3所示，将对准图形部分31放置于基片30的上表面，以在基片30的上表面实现定位，定位的方式使晶体管形成区32的一个角放置于对准图形部分31之间。
如图1A所示的薄膜半导体器件的制造方法中，在透明的、绝缘的玻璃基片11上形成绝缘膜，该绝缘膜由诸如二氧化硅的材料构成，该绝缘膜具有约3000埃的厚度，并作为下面(下面涂敷的)的保护膜12。接下来，如图1B所示，在位于下面的保护膜12的表面上，通过LP-CVD(低压化学气相淀积)或PE-CVD(等离子体-增强化学气相淀积)方法，形成位于下面的由a-Si构成的硅层13，其具有约600埃的厚度。在下面的保护膜12的表面上形成了作为下面的硅层13的a-Si后，对其进行脱氢，使其氢含量在1％或以下。
以下参照图2A、2B和2C，描述图1C所示的抗蚀剂层14a的形成方法。
首先，如图2A所示，将厚度约为2μm的抗蚀剂层14涂敷在图1B所示的位于下面的硅层13的上表面。然后，如图2B所示，使用半色掩模20进行曝光的过程。即，半色掩模20包括：光截断掩模部分21，其在进行曝光过程后，保持了抗蚀剂层14的原始厚度；光透射掩模部分22，其在进行曝光过程后，没有保留抗蚀剂层14；以及半透明(以下简称“半色”)掩模部分23，其保留了预定厚度的抗蚀剂层14，即，例如，在进行曝光过程后，保留了抗蚀剂层14的中间厚度。
如图2B所示，光透射掩模部分22用于形成图3所示的对准构图部分31。而且，图2所示的半色掩模部分23用于在图3所示的晶体管形成区32内进行离子掺杂操作。
如图2C所示，在曝光和显影的过程完成后，由于通过曝光除去了抗蚀剂层14的不需要的部分，因此形成了具有3级厚度的抗蚀剂层14a。即，抗蚀剂层14a包括光截图形部分1a，其保留了抗蚀剂层14的原始厚度，光传送图形部分2a，其没有保留抗蚀剂层14，以及半色构图部分3a，其保留了预定厚度的抗蚀剂层14。
虽然在进行半色曝光操作的半色图形部分3a上保留抗蚀剂层14a的厚度根据所采用的处理条件的不同而不同，但是，优选地，在干蚀刻的情况下为3000埃或以上，在湿蚀刻的情况下为1000埃或以上。
再参照图1A-1E，以下将进一步描述薄膜半导体器件的制造方法。如图1C所示的薄膜半导体器件与图2C所示的参照图2A-2C进行描述的过程制造的半导体器件具有相同的横截面结构。
然后，如图1D所示，使用抗蚀剂层14a作为掩模，在位于下面的硅层13上进行干蚀刻操作，其中该硅层13仅在抗蚀剂层14a中的光传送构图部分2a中曝光。结果，将位于下面的硅层13形成为具有对准图形4的位于下面的硅层13a。
其次，如图1E所示，使用硼离子作为控制诸如N沟道晶体管的门限，在主图形区域5的位于下面的硅层13a的曝光的部分上，进行离子注入操作或离子掺杂操作，在该区域5中，通过灰化过程，已使抗蚀剂层14a的膜厚度从整体上减小，并已除去半色图形部分中的抗蚀剂层14a。最后，通过除去抗蚀剂14b，在一个掩模过程中，形成了用于随后过程的对准掩模4和选择性地注入硼的主图形部分5。
在上述描述中，解释了干蚀刻和N沟道晶体管的沟道区域的形成。但是，不必指出的是，除了干蚀刻以外，也可以使用湿蚀刻，以及也可以选择性地将杂质注入到P沟道晶体管的沟道区域，而不是N沟道晶体管。而且，本发明不应局限于选择性地注入晶体管杂质的过程，而且可以应用于选择性地注入所有需要注入杂质的器件的杂质的过程。同样，在半色构图部分中形成半色掩模部分，而且不仅可以应用于掺杂过程，而且还可以应用于第二蚀刻的过程。而且，在上述实施例中，使用a-Si作为位于下面的硅层的材料，但除a-Si外，同样可以使用多晶硅。
接下来，通过参照图4来描述同时形成对准图形和绝缘区域的图形的过程。在上述实施例中，本发明应用于形成随后过程所需的对准图形的过程，以及选择性地注入杂质的过程。但是本发明能够实现同时地形成对准图形和绝缘区域6的图形。即，如图4所示，由于能够同时形成对准图形4和绝缘区域6的图形，因此可以仅通过一个光致抗蚀剂涂敷过程实现包括形成对准掩模、形成绝缘区域图形和形成掺杂图形的三个过程。第二实施例
图5是根据本发明第二实施例的防止污染位于下面的硅层的过程的例子的示例图。
如图5所示，通过使用LP-CVD或PE-CVD，在图5和图1B所示的玻璃基片11上形成的位于下面的硅层13的表面上形成由二氧化硅构成的、具有约1000埃厚度的氧化膜15。通过在位于下面的硅层13上形成氧化膜15，可以防止由抗蚀剂层14a产生的对位于下面的硅层13的污染。
很明显，本发明不局限于上述实施例，而且在不背离本发明的范围和精神的情况下，存在许多变化与修改。例如，在上述描述中，将抗蚀剂层形成为三层结构。但是，通过在光掩模形成半色区域来形成多层结构，抗蚀剂层也可以是四层或更多层。
Claims (14)
1.一种制造薄膜半导体器件的方法，包括：
在基片的表面上形成位于下面的硅层的过程；
使用具有半色区域的光掩模，在所述位于下面的硅层的表面上，形成多个抗蚀剂区域的过程，其中每个区域作为抗蚀图具有不同的膜厚度，而且每个区域对应于多个彼此之间互不相同的图形中的每个图形；
当曝光位于下面的层时，至少一个除去所述抗蚀图中具有最小的膜厚度的抗蚀剂区域的过程；
通过使用所述抗蚀图作为掩模蚀刻第一孔图形，在所述位于下面的硅层上形成对准图形的过程；以及
在除去所述具有最小膜厚度且作为掩模的所述抗蚀剂区域后，使用抗蚀图形成除所述对准图形外的图形的过程。
2.根据权利要求1所述制造薄膜半导体器件的方法，其中除在所述位于下面的硅层上形成所述对准图形过程之外的过程包括：使用所述抗蚀图作为掩模，通过使用除蚀刻的方法外的方法来制造的过程。
3.根据权利要求1所述制造薄膜半导体器件的方法，其中除在所述位于下面的硅层上形成所述对准图形过程之外的过程包括：使用所述抗蚀图作为掩模的离子注入的过程。
4.根据权利要求1所述制造薄膜半导体器件的方法，其中除在所述位于下面的硅层上形成所述对准图形过程之外的过程包括：使用所述抗蚀图作为掩模的蚀刻的过程。
5.根据权利要求1～4中任一权利要求所述的制造薄膜半导体器件的方法，其中将透明的绝缘基片用作所述基片。
6.根据权利要求1-4中任一权利要求所述的制造薄膜半导体器件的方法，其中将对准图形形成为在所述位于下面的硅层的所述表面上形成的所述抗蚀图，以成为孔的图形。
7.一种制造薄膜半导体器件的方法，包括：
在基片的表面上形成位于下面的硅层的过程；
使用具有半色区域的光掩模，在所述位于下面的硅层的表面上，形成多个抗蚀剂区域的过程，其中每个区域作为抗蚀图具有不同的膜厚度，及每个区域对应于多个彼此之间互不相同的图中的每个图形；
当曝光位于下面的层时，通过灰化方法除去所述抗蚀剂构图中具有最小的膜厚度的抗蚀剂区的至少一个过程；
通过使用所述抗蚀图作为掩模蚀刻第一孔图形，在所述位于下面的硅层上形成对准图形的过程；以及
在进行所述灰化方法作为掩模后，使用所述抗蚀图形成除所述对准图形外的图形的过程。
8.根据权利要求7所述制造薄膜半导体器件的方法，其中除在所述位于下面的硅层上形成所述对准图形过程之外的过程包括：使用所述抗蚀图作为掩模，通过使用除蚀刻的方法外的方法来制造的过程。
9.根据权利要求7所述制造薄膜半导体器件的方法，其中除在所述位于下面的硅层上形成所述对准图形过程之外的过程包括：使用所述抗蚀图作为掩模的离子注入的过程。
10.根据权利要求7所述制造薄膜半导体器件的方法，其中除在所述位于下面的硅层上形成所述对准图形过程之外的过程包括：使用所述抗蚀图作为掩模的蚀刻的过程。
11.根据权利要求7所述制造薄膜半导体器件的方法，其中将透明的绝缘基片用作所述基片。
12.根据权利要求7所述制造薄膜半导体器件的方法，其中将对准图形形成为在所述位于下面的硅层的所述表面上形成的所述抗蚀图，以成为孔的图形。
13.一种用于在基片表面上形成的位于下面的硅层表面上形成抗蚀剂构图的方法，包括：
通过涂敷光致抗蚀剂来形成抗蚀剂层的过程；
形成对准构图部分、用于形成所述对准构图部分的随后过程的主构图部分、光透射掩模区、半色曝光区、以及在用于在所述抗蚀剂层上形成图形的光掩模上的光截断区的过程；以及
在形成的抗蚀剂层上，使用光掩模进行曝光操作和显影操作的过程，以产生多个具有不同膜厚度的抗蚀剂区域和具有至少一个除去抗蚀剂的区域。
14.根据权利要求13所述的抗蚀剂构图形成方法，其中通过所述光透射掩模区产生至少一个所述除去抗蚀剂的区域，以作为孔的图形。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163083A JP3612525B2 (ja) | 2002-06-04 | 2002-06-04 | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 |
| JP163083/2002 | 2002-06-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1469429A true CN1469429A (zh) | 2004-01-21 |
| CN1244954C CN1244954C (zh) | 2006-03-08 |
Family
ID=29561693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031372910A Expired - Fee Related CN1244954C (zh) | 2002-06-04 | 2003-06-04 | 制造薄膜半导体器件的方法及其形成抗蚀图的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6869887B2 (zh) |
| JP (1) | JP3612525B2 (zh) |
| KR (2) | KR100622187B1 (zh) |
| CN (1) | CN1244954C (zh) |
| TW (1) | TWI221673B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452819B (zh) * | 2007-12-05 | 2011-07-06 | 中国科学院微电子研究所 | 一种制备用于离子注入的对准标记的方法 |
| CN102714157A (zh) * | 2009-12-21 | 2012-10-03 | 国际商业机器公司 | 旋涂配制剂以及剥离经离子注入的光致抗蚀剂的方法 |
| CN105223769A (zh) * | 2012-06-18 | 2016-01-06 | Hoya株式会社 | 光掩模的制造方法、转印方法及平板显示器的制造方法 |
| CN105355631A (zh) * | 2015-10-10 | 2016-02-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置、掩膜板 |
| CN105223769B (zh) * | 2012-06-18 | 2019-07-16 | Hoya株式会社 | 光掩模的制造方法、转印方法及平板显示器的制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928490B1 (ko) * | 2003-06-28 | 2009-11-26 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조 방법 |
| TWI299513B (en) * | 2004-11-04 | 2008-08-01 | Nec Lcd Technologies Ltd | Method of processing substrate and chemical used in the same (1) |
| KR100801735B1 (ko) * | 2006-01-26 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 이온주입방법 |
| KR100796609B1 (ko) | 2006-08-17 | 2008-01-22 | 삼성에스디아이 주식회사 | Ｃｍｏｓ 박막 트랜지스터의 제조방법 |
| US7696057B2 (en) * | 2007-01-02 | 2010-04-13 | International Business Machines Corporation | Method for co-alignment of mixed optical and electron beam lithographic fabrication levels |
| JP2010287656A (ja) * | 2009-06-10 | 2010-12-24 | Toshiba Corp | 固体撮像装置の製造方法 |
| JP2011091362A (ja) * | 2009-09-28 | 2011-05-06 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
| CN102881571B (zh) * | 2012-09-28 | 2014-11-26 | 京东方科技集团股份有限公司 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3411613B2 (ja) * | 1993-03-26 | 2003-06-03 | Ｈｏｙａ株式会社 | ハーフトーン型位相シフトマスク |
| EP0681319B1 (en) * | 1994-04-15 | 2002-10-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JPH07321015A (ja) | 1994-05-26 | 1995-12-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3410617B2 (ja) | 1996-11-29 | 2003-05-26 | シャープ株式会社 | 薄膜のパターニング方法 |
| US5821013A (en) * | 1996-12-13 | 1998-10-13 | Symbios, Inc. | Variable step height control of lithographic patterning through transmitted light intensity variation |
| US6420073B1 (en) * | 1997-03-21 | 2002-07-16 | Digital Optics Corp. | Fabricating optical elements using a photoresist formed from proximity printing of a gray level mask |
| KR100486197B1 (ko) * | 1997-06-30 | 2006-04-21 | 삼성전자주식회사 | 하프톤 마스크를 사용한 커패시터 하부전극 형성방법 |
| TW406393B (en) * | 1997-12-01 | 2000-09-21 | United Microelectronics Corp | Method of manufacturing dielectrics and the inner-lining |
| JP3190878B2 (ja) | 1998-04-27 | 2001-07-23 | 鹿児島日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JP2000077625A (ja) * | 1998-08-31 | 2000-03-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100322537B1 (ko) * | 1999-07-02 | 2002-03-25 | 윤종용 | 블랭크 마스크 및 이를 이용한 위상 반전 마스크 제조방법 |
| JP3473514B2 (ja) | 1999-07-28 | 2003-12-08 | 日本電気株式会社 | 薄膜トランジスタアレイの製造方法、トランジスタの製造方法及び薄膜トランジスタの製造方法 |
| KR100637116B1 (ko) | 1999-12-14 | 2006-10-23 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| JP4686006B2 (ja) * | 2000-04-27 | 2011-05-18 | 大日本印刷株式会社 | ハーフトーン位相シフトフォトマスクとハーフトーン位相シフトフォトマスク用ブランクス、及びハーフトーン位相シフトフォトマスクの製造方法 |
| JP2002141268A (ja) * | 2000-11-01 | 2002-05-17 | Hitachi Ltd | 電子デバイス及び半導体集積回路装置の製造方法 |
| TW517286B (en) * | 2000-12-19 | 2003-01-11 | Hoya Corp | Gray tone mask and method for producing the same |
| US6902986B2 (en) * | 2002-10-15 | 2005-06-07 | Freescale Semiconductor, Inc. | Method for defining alignment marks in a semiconductor wafer |
-
2002
- 2002-06-04 JP JP2002163083A patent/JP3612525B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-02 KR KR1020030035230A patent/KR100622187B1/ko not_active IP Right Cessation
- 2003-06-03 TW TW092115042A patent/TWI221673B/zh not_active IP Right Cessation
- 2003-06-04 CN CNB031372910A patent/CN1244954C/zh not_active Expired - Fee Related
- 2003-06-04 US US10/454,403 patent/US6869887B2/en not_active Expired - Fee Related
-
2004
- 2004-11-12 US US10/987,772 patent/US7476470B2/en not_active Expired - Fee Related
-
2006
- 2006-05-02 KR KR1020060039471A patent/KR100866438B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452819B (zh) * | 2007-12-05 | 2011-07-06 | 中国科学院微电子研究所 | 一种制备用于离子注入的对准标记的方法 |
| CN102714157A (zh) * | 2009-12-21 | 2012-10-03 | 国际商业机器公司 | 旋涂配制剂以及剥离经离子注入的光致抗蚀剂的方法 |
| CN102714157B (zh) * | 2009-12-21 | 2015-04-08 | 国际商业机器公司 | 旋涂配制剂以及剥离经离子注入的光致抗蚀剂的方法 |
| CN105223769A (zh) * | 2012-06-18 | 2016-01-06 | Hoya株式会社 | 光掩模的制造方法、转印方法及平板显示器的制造方法 |
| CN105223769B (zh) * | 2012-06-18 | 2019-07-16 | Hoya株式会社 | 光掩模的制造方法、转印方法及平板显示器的制造方法 |
| CN105355631A (zh) * | 2015-10-10 | 2016-02-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置、掩膜板 |
| US10283536B2 (en) | 2015-10-10 | 2019-05-07 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same, display device and mask plate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060063830A (ko) | 2006-06-12 |
| TW200401456A (en) | 2004-01-16 |
| KR20030094505A (ko) | 2003-12-12 |
| CN1244954C (zh) | 2006-03-08 |
| JP2004014622A (ja) | 2004-01-15 |
| US7476470B2 (en) | 2009-01-13 |
| US6869887B2 (en) | 2005-03-22 |
| TWI221673B (en) | 2004-10-01 |
| KR100622187B1 (ko) | 2006-09-07 |
| JP3612525B2 (ja) | 2005-01-19 |
| KR100866438B1 (ko) | 2008-10-31 |
| US20030224577A1 (en) | 2003-12-04 |
| US20050089771A1 (en) | 2005-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1193411C (zh) | 解决与蚀刻沟道过程有关的光学边缘效应的器件与方法 | |
| CN1244954C (zh) | 制造薄膜半导体器件的方法及其形成抗蚀图的方法 | |
| CN1716571A (zh) | 互补金属氧化物半导体薄膜晶体管和制造其的方法 | |
| CN1725491A (zh) | 半导体装置 | |
| CN1417863A (zh) | 平板显示器及其制造方法 | |
| CN1577084A (zh) | 灰调掩模的制造方法 | |
| CN1992227A (zh) | 具有双栅结构的半导体器件的制造方法 | |
| WO2020228499A1 (zh) | 晶体管器件及其制造方法、显示基板、显示装置 | |
| CN1623236A (zh) | 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法 | |
| CN1758138A (zh) | 多曝光半导体制造掩模组及制造这种多曝光掩模组的方法 | |
| CN1303475C (zh) | 具有照度偏光控制的光罩 | |
| CN1921086A (zh) | 应变cmos的集成制作方法 | |
| CN1226077A (zh) | 半导体器件的制造方法 | |
| CN1309018C (zh) | 制造半导体器件的简化工艺 | |
| CN1897246A (zh) | 制造半导体器件的方法 | |
| CN1705086A (zh) | 用于制造具有多栅氧化膜的半导体器件的方法 | |
| EP2306521A2 (en) | Method for manufacturing cmos image sensors using a double hard mask coating | |
| CN1208817C (zh) | 金属氧化物半导体晶体管的制造方法 | |
| CN101051612A (zh) | 硅化金属阻止区的形成方法及半导体器件的制造方法 | |
| CN1893014A (zh) | 半导体元件的制作方法 | |
| CN1591804A (zh) | 薄膜晶体管的制造方法 | |
| US9032340B2 (en) | Layout decomposition method and method for manufacturing semiconductor device applying the same | |
| CN1519647A (zh) | 光掩模、电子器件的制造方法及光掩模的制造方法 | |
| KR20060125210A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN1624931A (zh) | 多栅极结构的薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NIPPON ELECTRIC CO., LTD. Free format text: FORMER OWNER: NEC LCD TECHNOLOGY CO.,LTD Effective date: 20100610 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: KANAGAWA-KEN, JAPAN TO: TOKYO, JAPAN |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100610 Address after: Tokyo, Japan Patentee after: NEC Corp. Address before: Kanagawa, Japan Patentee before: NEC LCD Technologies, Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: GETENA FUND CO., LTD. Free format text: FORMER OWNER: NEC CORP. Effective date: 20110804 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20110804 Address after: Delaware, USA Patentee after: Nippon Electric Co. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060308 Termination date: 20130604 |