CN1893014A - 半导体元件的制作方法 - Google Patents

半导体元件的制作方法 Download PDF

Info

Publication number
CN1893014A
CN1893014A CNA2006100680496A CN200610068049A CN1893014A CN 1893014 A CN1893014 A CN 1893014A CN A2006100680496 A CNA2006100680496 A CN A2006100680496A CN 200610068049 A CN200610068049 A CN 200610068049A CN 1893014 A CN1893014 A CN 1893014A
Authority
CN
China
Prior art keywords
etching
mentioned
layer
mask
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100680496A
Other languages
English (en)
Other versions
CN1893014B (zh
Inventor
原孝介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1893014A publication Critical patent/CN1893014A/zh
Application granted granted Critical
Publication of CN1893014B publication Critical patent/CN1893014B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供能够在薄的半导体层上稳定形成元件隔离层同时抑制鸟嘴状物形成的方法。本发明提供一种半导体元件的制作方法，该半导体元件在具有支撑衬底和该支撑衬底上方的半导体层的半导体衬底上形成，所述半导体元件的制造方法的特征在于，包括：准备设定了晶体管形成区域和元件隔离区域的上述半导体衬底的工序；在该半导体衬底的半导体层上形成衬垫氧化膜的工序；在该衬垫氧化膜上形成耐氧化性掩模层的工序；在上述耐氧化性掩模层上形成覆盖上述晶体管形成区域的抗蚀剂掩模的工序；将该抗蚀剂掩模作为掩模、刻蚀上述耐氧化性掩模层后露出上述元件隔离区域的衬垫氧化膜的第1刻蚀工序；以及除去上述抗蚀剂掩模、并将露出的上述耐氧化性掩模层作为掩模、用LOCOS法氧化上述露出的衬垫氧化膜下的半导体层、形成元件隔离层的工序。

Description

半导体元件的制作方法
技术领域
本发明涉及利用LOCOS(局部氧化)法在SOI(绝缘体基外延硅)衬底或SOS(蓝宝石基外延硅)衬底的半导体层上形成元件隔离层的半导体元件的制作方法。
背景技术
使用SOI衬底或SOS衬底形成的半导体器件中，形成在半导体层上的半导体元件间容易完全隔离，而且能够抑制软件故障和封闭。另外，由于能够降低源极/漏极区域的结电容，所以作为在高速和低耗电方面见长的技术，广泛应用于半导体器件的制造中。
另外，随着近几年半导体器件的高密度化，半导体元件也向微细化发展，形成半导体元件的半导体层厚度小于等于50nm(纳米)的SOI衬底和SOS衬底成为主流。
在普通硅衬底上形成使半导体元件间绝缘隔离的元件隔离层的方法中，有LOCOS法，是在膜厚较厚的硅层上形成元件隔离层的方法。
在膜厚较厚的硅层上形成元件隔离层时，一般的制作方法为：在形成元件隔离层前，隔着衬垫氧化膜在硅层上形成氮化硅膜，利用各向异性刻蚀进行刻蚀后露出硅层，利用LOCOS法将露出的硅氧化后生成二氧化硅(SiO2)绝缘膜。
在膜厚较薄的半导体层的刻蚀方法中，在MOS元件的栅电极的侧壁上形成由二氧化硅构成的侧壁垫片时，将形成在栅电极上面的二氧化硅膜膜厚的70～90％刻蚀后，利用对硅选择比高的等离子刻蚀除去残留的二氧化硅膜，防止聚合膜在栅电极侧壁堆积引起的尾部形状化(如参照专利文献1)。
另外，申请人在专利2004-332695中提出的在膜厚较薄的半导体层上形成元件隔离层的方法为：对隔着衬垫氧化膜在半导体层上形成氮化硅膜，以对氮化硅膜刻蚀速率高的第1刻蚀工序进行刻蚀后，再以对硅选择比高的第2刻蚀工序刻蚀残留的氮化硅膜，露出半导体层，用LOCOS法在露出的半导体层上形成元件隔离层。
[专利文献1]特开2002-237603号公报(第5页段落0031-段落0036，图6)
发明内容
但是，上述一般的元件隔离层的制作方法中，为了实现半导体器件的微细化而将半导体层设定为小于等于50nm时，在形成元件隔离层前，利用各向异性刻蚀对层积的氮化硅膜(耐氧化性掩模层)的一部分进行刻蚀时，有可能连半导体层也被除去，除去半导体层时，很难用LOCOS法形成二氧化硅绝缘膜，半导体元件间不能完全绝缘隔离，会引起相邻半导体元件间的短路等，会降低半导体器件的可靠性。
而且，即使保留下半导体层，由于保留的半导体层比作为掩模残留下来的氮化硅膜下的半导体层薄，所以露出作为掩模残留下来的氮化硅膜下的半导体层的侧面，由于直接氧化其侧面，故容易形成鸟嘴状物(burrs beqk)，导致有效的晶体管形成区域变窄。
本发明是为了解决上述问题产生的，其目的在于提供能够在半导体层上稳定形成元件隔离层、同时能够抑制形成鸟嘴状物的方法。
为了解决上述问题，本发明提供一种半导体元件的制作方法，该半导体元件在具有支撑衬底和该支撑衬底上方的半导体层的半导体衬底上形成，所述半导体元件的制造方法的特征在于，包括：准备设定了晶体管形成区域和元件隔离区域的上述半导体衬底的工序；在该半导体衬底的半导体层上形成衬垫氧化膜的工序；在该衬垫氧化膜上形成耐氧化性掩模层的工序；在上述耐氧化性掩模层上形成覆盖上述晶体管形成区域的抗蚀剂掩模的工序；将该抗蚀剂掩模作为掩模、刻蚀上述耐氧化性掩模层后露出上述元件隔离区域的衬垫氧化膜的第1刻蚀工序；以及除去上述抗蚀剂掩模、并将露出的上述耐氧化性掩模层作为掩模、用LOCOS法氧化上述露出的衬垫氧化膜下的半导体层、形成元件隔离层的工序。
由此，本发明能够得到以下效果：能够以原有厚度保留衬垫氧化膜下的硅薄膜层，能够充分保证用LOCOS法进行氧化时所需的硅层的厚度、稳定形成元件隔离层，同时能够防止硅薄膜层的侧面直接氧化、抑制鸟嘴状物的形成。
附图说明
下面参照附图说明本发明的半导体元件的制作方法的实施例。
[图1]是表示实施例的元件隔离层的制作工序的说明图。
[图2]是表示实施例的元件隔离层的制作工序的说明图。
[图3]是表示实施例的对氧化膜选择比的PF功率依存性的图表。
[图4]是表示实施例的对氧化膜选择比的He流量依存性的图表。
具体实施方式
[实施例]
图1、图2为表示实施例的元件隔离层的制作工序的说明图。
本实施例中是以SOI衬底为例进行说明的。
图1、图2中，1为作为半导体衬底的SOI衬底，由作为支撑衬底的硅衬底2、形成在硅衬底2上的由二氧化硅构成的绝缘层3及由薄的单晶硅构成的作为半导体层的硅薄膜层4层积形成。
5是作为耐氧化性掩模层的氮化硅膜，由CVD(化学气相淀积)法形成在作为薄二氧化硅膜的衬垫氧化膜6上，其作用是作为由LOCOS法形成后述元件隔离层10时的掩模，衬垫氧化膜6由热氧化法形成在硅薄膜层4上。
而且，衬垫氧化膜6的代表性作用之一是，缓和氮化硅膜5与单晶硅的硅薄膜层4之间由结晶构造的晶格常数差所产生的应力。
7为抗蚀剂掩模，是用光刻法将涂敷在氮化硅薄膜5上的光刻胶曝光后进行显影处理而形成的，是刻蚀处理时覆盖硅薄膜层4表面上的形成半导体元件的区域(称为晶体管形成区域8)的掩模部件。
9为除去部，是由各向异性刻蚀进行刻蚀的部位。
10为元件隔离层，是由LOCOS法在硅薄膜层4表面上的元件隔离区域11上使硅薄膜层4等氧化后形成的膜厚较厚的二氧化硅绝缘膜，使硅薄膜层4的晶体管形成区域8之间分别绝缘隔离。
12为鸟嘴状物，由LOCOS法使硅薄膜层4氧化时，由从元件隔离区域11向晶体管形成区域8生长的二氧化硅形成。
下面使用图1、图2，按照由P表示的工序说明本实施例的元件隔离层的制作工序。
P1(图1)中，准备SOI衬底1，SOI衬底1是在硅衬底2上层积绝缘层3和硅薄膜层4，并设定了晶体管形成区域8和元件隔离区域11。硅薄膜层4的膜压例如为350(埃)。
P2(图1)中，在准备好的SOI衬底1的硅衬底2上方形成的硅薄膜层4上，利用热氧化法形成膜厚较薄的衬垫氧化膜6，在衬垫氧化膜6上用CVD法形成氮化硅膜5。衬垫氧化膜6的膜厚例如为70，氮化硅膜5的膜厚例如为1000。
P3(图1)中，利用光刻法在氮化硅膜5上形成覆盖晶体管形成区域8的抗蚀剂薄膜7。
P4(图2)中，将工序P3中形成的抗蚀剂掩模7作为掩模，刻蚀器件例如使用ICP型等离子蚀刻器，气体使用CF4气体与HBr气体的混合气体(CF4/HBr＝70/30sccm)，利用压力50mTorr、RF(RadioFrequency)功率600W、向阴极施加的控制离子能的偏压用RF功率为20W的第1刻蚀条件，以对氧化膜选择比[被刻蚀膜(这里为氮化硅膜5)与氧化膜(这里为衬垫氧化膜6)的刻蚀速度比]为3.2的各向异性刻蚀来刻蚀除去氮化硅薄膜5，形成露出衬垫氧化膜6的除去部9(第1刻蚀工序)。
这时，为了确保能留下衬垫氧化膜6，对氧化膜选择比最好大于等于2.5。
另外，根据发明者的第1刻蚀条件中只改变偏压用RF功率的实验得知，对氧化膜选择比受到偏压用RF功率的影响，如图3所示，为了使对氧化膜选择比大于等于2.5，最好将偏压用RF功率设为大于等于10W、小于40W。
偏压用RF功率小于10W时，氮化硅膜5的刻蚀速度极端下降，由于膜厚较厚的氮化硅膜5的刻蚀需要时间，所以不适合作为第1刻蚀工序的刻蚀条件。
上述第1刻蚀工序的目的在于，完全去除在SOI衬底1中设定的所有元件隔离区域11的衬垫氧化膜6上的氮化硅膜5，使得在之后的工序中形成的元件隔离层10中不产生缺陷。
因此，如果第1刻蚀工序能够完全除去所有元件隔离区域11的氮化硅膜5，就不需要作为下一道工序的第2刻蚀工序，但是实际上由第1刻蚀条件的局部不均匀以及等离子的分布等原因，有时不能完全除去元件隔离区域11的氮化硅膜5，所以第1刻蚀工序后的衬垫氧化膜6上有时局部上会有氮化硅膜5的残渣5a。
这时，在第1刻蚀工序后可以安排氮化硅膜5的残渣5a的检查工序，根据检查结果来省略第2刻蚀工序，但由于打乱了制造工序的操作时间，所以不合适。
因此，无论是否有衬垫氧化膜6的氮化硅膜5的残渣5a，都安排第2刻蚀工序，确保以干净的状态露出元件隔离区域11的衬垫氧化膜6。
P5(图2)中，将工序P3中形成的抗蚀剂掩模7直接作为掩模使用，使用刻蚀器件，以将第1刻蚀条件的CF4气体换为SF6气体并添加He气体的混合气体(SF6/HBr/He＝25/75/50sccm)作为使用气体，利用压力40mTorr、RF功率700W、偏压用RF功率为0W的第2刻蚀条件，以对氧化膜选择比为15左右的各向异性刻蚀除去氮化硅膜5的残渣5a，露出元件隔离区域11的衬垫氧化膜6(第2刻蚀工序)。
这时，之所以将偏压用RF功率设为0W，是为了在除去氮化硅膜5的残渣5a的同时，通过使对氧化膜选择比大于第1刻蚀工序来抑制衬垫氧化膜6的刻蚀速度，保留衬垫氧化膜6。
另外，添加He是为了稳定地生成等离子。这时，根据只改变发明者的第2刻蚀条件中的He流量的实验得知，对氧化膜选择比受到He流量的影响，如图4(a)所示，为了使对氧化膜选择比在SOI衬底1的元件隔离区域11的整个区域内为15左右，He流量为50sccm较好，如图4(b)所示，增加He流量使之为100sccm时，对氧化膜选择比会减少到8左右。
而且，图4中的横轴表示在SOI衬底1的元件隔离区域11中设定的测定点，本实验结果是从在SOI衬底1中设定的多个元件隔离区域11中选择出9个点进行测定的结果。即，将定向板放到下面观察晶片时，选择晶片内通过晶片中心点的水平方向的直线中等距离的9个点，从左到右按顺序加编号，表示在图4的横轴上。因此，图4横轴中的“5”与晶片的中心点对应。
P6(图2)中，除去抗蚀剂掩模7，将露出的氮化硅膜5作为掩模，在湿气中用LOCOS法将上述刻蚀工序中露出的衬垫氧化膜6下的硅薄膜层4氧化。由此，隔着衬垫氧化膜6使衬垫氧化膜6下的硅薄膜层4氧化，形成膜厚2000的元件隔离层10。
这时，由于硅薄膜层4被衬垫氧化膜6覆盖，由于不像以往技术中那样露出作为掩模保留的氮化硅膜5下的硅薄膜层4的侧面而使其侧面直接被氧化，所以能够抑制鸟嘴状物12的形成。
另外，由于衬垫氧化膜6下的硅薄膜层4一点也没有被刻蚀，保留原有厚度，所以能够确保用LOCOS法氧化时所需的硅层的厚度，能够迅速且稳定地形成厚的元件隔离层10。
然后，利用使用了热磷酸及氢氟酸的湿式刻蚀来除去氮化硅膜5及衬垫氧化膜6。
由此，在SOI衬底1的硅薄膜层4上形成被元件隔离层10包围的晶体管形成区域8，在该晶体管形成区域8内形成半导体元件。
如上述说明，本实施例中，在硅薄膜层上形成并层积衬垫氧化膜和氮化硅膜后，用第1刻蚀条件除去氮化硅膜，用LOCOS法氧化露出的衬垫氧化膜后形成元件隔离层，由此，能够以原有的厚度保留衬垫氧化膜下的硅薄膜层，能够确保用LOCOS法氧化所需的充分的硅层的厚度，稳定地形成元件隔离层，使半导体元件间完全绝缘隔离，提高半导体器件的可靠性，同时能够防止硅薄膜层的侧面被直接氧化，抑制鸟嘴状物的形成，能够扩大有效的晶体管形成区域。
另外，第1刻蚀工序除去氮化硅膜后，用对氧化膜选择比高的第2刻蚀条件的第2刻蚀工序除去残留的氮化硅膜的残渣，由此，能够确保以干净的状态露出元件隔离区域的衬垫氧化膜，防止元件隔离层中发生缺陷，提高半导体器件的可靠性。
而且，第1刻蚀条件中，使用CF4气体和HBr气体的混合气体，将偏压用RF功率设为大于等于10W、小于40W等，由此，使对氧化膜选择比大于等于2.5，能够加快氮化硅膜的刻蚀速度，同时能够确保保留衬垫氧化膜，能够稳定地形成元件隔离层。
进而在第2刻蚀条件中，使用了将第1刻蚀条件的CF4气体换为SF6气体的混合气体，使偏压用RF功率为0W，由此能够确保除去氮化硅膜5的残渣5a，同时通过使对氧化膜选择比大于第1刻蚀工序来抑制衬垫氧化膜6的刻蚀速度，保留衬垫氧化膜。
而且，本实施方式中，是对除去氮化硅膜后用LOCOS法氧化衬垫氧化膜而形成元件隔离层的情况进行说明的，也可以在除去氮化硅膜后，用湿式刻蚀不减少硅薄膜层的厚度地除去衬垫氧化膜后露出硅薄膜层，然后用LOCOS法氧化形成元件隔离层。即使这样，作为掩模而保留的氮化硅膜5下的硅薄膜层4的侧面也不会露出而被直接氧化，所以能够抑制鸟嘴状物的形成，能够得到稳定的元件隔离层。
这时，不减少硅薄膜层的厚度地除去衬垫氧化膜的湿式刻蚀，能够由例如使用了热磷酸和氢氟酸的湿式刻蚀来实现。
另外，本实施例中，半导体衬底是以SOI衬底为例进行说明的，但半导体衬底并不限定于此，也可以是在作为支撑衬底的蓝宝石衬底上层积由薄的单晶硅而构成的作为半导体层的硅薄膜层后形成的SOS衬底。

Claims (4)

1.一种半导体元件的制作方法，该半导体元件在具有支撑衬底和该支撑衬底上方的半导体层的半导体衬底上形成，所述半导体元件的制造方法的特征在于，包括：
准备设定了晶体管形成区域和元件隔离区域的上述半导体衬底的工序；
在该半导体衬底的半导体层上形成衬垫氧化膜的工序；
在该衬垫氧化膜上形成耐氧化性掩模层的工序；
在上述耐氧化性掩模层上形成覆盖上述晶体管形成区域的抗蚀剂掩模的工序；
将该抗蚀剂掩模作为掩模、刻蚀上述耐氧化性掩模层后露出上述元件隔离区域的衬垫氧化膜的第1刻蚀工序；以及
除去上述抗蚀剂掩模、并将露出的上述耐氧化性掩模层作为掩模、用LOCOS法氧化上述露出的衬垫氧化膜下的半导体层、形成元件隔离层的工序。
2.根据权利要求1所述的半导体元件的制作方法，其特征在于，上述第1刻蚀工序中的刻蚀，是使用CF4气体与HBr气体的混合气体、向阴极施加的用于控制离子能的偏压用RF功率大于等于10W、小于40W的各向异性刻蚀。
3.一种半导体元件的制作方法，该半导体元件在具有支撑衬底和该支撑衬底上方的半导体层的半导体衬底上形成，所述半导体元件的制造方法的特征在于，包括：
准备设定了晶体管形成区域和元件隔离区域的上述半导体衬底的工序；
在该半导体衬底的半导体层上形成衬垫氧化膜的工序；
在该衬垫氧化膜上形成耐氧化性掩模层的工序；
在上述耐氧化性掩模层上形成覆盖上述晶体管形成区域的抗蚀剂掩模的工序；
将该抗蚀剂掩模作为掩模、刻蚀上述耐氧化性掩模层后露出上述元件隔离区域的衬垫氧化膜的第1刻蚀工序；
直接使用上述抗蚀剂掩模、用比上述第1刻蚀工序中的刻蚀的对氧化膜选择比高的对氧化膜选择比进行刻蚀、除去上述第1刻蚀工序残留的上述耐氧化性掩模层的残渣的第2刻蚀工序；以及
除去上述抗蚀剂掩模、并将露出的上述耐氧化性掩模层作为掩模、用LOCOS法氧化上述露出的衬垫氧化膜下的半导体层、形成元件隔离层的工序。
4.根据权利要求3所述的半导体元件的制作方法，其特征在于，
上述第1刻蚀工序中的刻蚀，是使用CF4气体与HBr气体的混合气体、向阴极施加的用于控制离子能的偏压用RF功率大于等于10W、小于40W的各向异性刻蚀；
上述第2刻蚀工序中的刻蚀，是将上述CF4气体换为SF6气体、偏压用RF功率为0W的各向异性刻蚀。
CN2006100680496A 2005-06-28 2006-03-24 半导体元件的制作方法 Expired - Fee Related CN1893014B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005188521A JP4499623B2 (ja) 2005-06-28 2005-06-28 半導体素子の製造方法
JP2005188521 2005-06-28
JP2005-188521 2005-06-28

Publications (2)

Publication Number Publication Date
CN1893014A true CN1893014A (zh) 2007-01-10
CN1893014B CN1893014B (zh) 2010-12-08

Family

ID=37568122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100680496A Expired - Fee Related CN1893014B (zh) 2005-06-28 2006-03-24 半导体元件的制作方法

Country Status (4)

Country Link
US (1) US7560389B2 (zh)
JP (1) JP4499623B2 (zh)
KR (1) KR101264927B1 (zh)
CN (1) CN1893014B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100011462A1 (en) * 2006-08-22 2010-01-14 University Of Copenhagen Flavin monooxygenases and transcription factors involved in glucosinolate biosynthesis
US7554110B2 (en) * 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7700452B2 (en) * 2007-08-29 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel transistor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1035916A (zh) * 1988-02-15 1989-09-27 金星半导体株式会社 用干法刻蚀多晶硅的局部氧化硅法
US5259922A (en) * 1990-08-14 1993-11-09 Matsushita Electric Industrial Co., Ltd. Drying etching method
JP3078720B2 (ja) * 1994-11-02 2000-08-21 三菱電機株式会社 半導体装置およびその製造方法
US6627511B1 (en) * 1995-07-28 2003-09-30 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
DE19538005A1 (de) * 1995-10-12 1997-04-17 Fraunhofer Ges Forschung Verfahren zum Erzeugen einer Grabenisolation in einem Substrat
US5780352A (en) * 1995-10-23 1998-07-14 Motorola, Inc. Method of forming an isolation oxide for silicon-on-insulator technology
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
US5863827A (en) * 1997-06-03 1999-01-26 Texas Instruments Incorporated Oxide deglaze before sidewall oxidation of mesa or trench
US6121133A (en) * 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US6033991A (en) * 1997-09-29 2000-03-07 Cypress Semiconductor Corporation Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation
JP3457530B2 (ja) * 1998-03-02 2003-10-20 株式会社東芝 半導体装置の製造方法
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6303413B1 (en) * 2000-05-03 2001-10-16 Maxim Integrated Products, Inc. Method of forming a shallow and deep trench isolation (SDTI) suitable for silicon on insulator (SOI) substrates
JP5187988B2 (ja) * 2000-08-03 2013-04-24 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4032618B2 (ja) * 2000-08-11 2008-01-16 株式会社デンソー 半導体装置の製造方法
US6881645B2 (en) * 2000-08-17 2005-04-19 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and semiconductor device formed thereby
JP2002134472A (ja) * 2000-10-20 2002-05-10 Mitsubishi Electric Corp エッチング方法、エッチング装置および半導体装置の製造方法
JP3483541B2 (ja) 2000-12-08 2004-01-06 沖電気工業株式会社 半導体装置の製造方法
JP5194328B2 (ja) * 2001-02-01 2013-05-08 ソニー株式会社 半導体装置及びその製造方法
US6524929B1 (en) * 2001-02-26 2003-02-25 Advanced Micro Devices, Inc. Method for shallow trench isolation using passivation material for trench bottom liner
JP3914452B2 (ja) * 2001-08-07 2007-05-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3883470B2 (ja) * 2002-05-14 2007-02-21 沖電気工業株式会社 半導体装置の製造方法
US7510927B2 (en) * 2002-12-26 2009-03-31 Intel Corporation LOCOS isolation for fully-depleted SOI devices
JP2004281436A (ja) * 2003-03-12 2004-10-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006147677A (ja) * 2004-11-17 2006-06-08 Oki Electric Ind Co Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2007012697A (ja) 2007-01-18
KR20070000975A (ko) 2007-01-03
US7560389B2 (en) 2009-07-14
CN1893014B (zh) 2010-12-08
KR101264927B1 (ko) 2013-05-15
US20060292878A1 (en) 2006-12-28
JP4499623B2 (ja) 2010-07-07

Similar Documents

Publication Publication Date Title
CN1838417A (zh) 半导体结构及其形成方法
US20060292795A1 (en) Method of manufacturing a flash memory device
KR100438772B1 (ko) 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
JP2005150678A (ja) フラッシュメモリ素子の製造方法
CN1893014A (zh) 半导体元件的制作方法
CN1244954C (zh) 制造薄膜半导体器件的方法及其形成抗蚀图的方法
CN1917165A (zh) 浅沟槽隔离结构的制造方法
JP2006054411A (ja) 半導体素子及びその製造方法
US7538393B2 (en) Field insulator FET device and fabrication method thereof
CN1519910A (zh) 半导体装置的制造方法
US20020081818A1 (en) Semiconductor device and method of manufacturing the same
CN1585136A (zh) 半导体器件及其制造方法
CN116417332B (zh) 半导体结构的制造方法
KR100417461B1 (ko) 반도체 소자의 제조 방법
CN1527365A (zh) 形成不同栅极间隙壁宽度的方法
KR100602082B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2000216371A (ja) 電荷転送装置およびその製造方法
KR100403350B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
US7235499B1 (en) Semiconductor processing methods
CN117976619A (zh) 互联层中空气间隙的形成方法
US20050112824A1 (en) Method of forming gate oxide layers with multiple thicknesses on substrate
CN118039566A (zh) 半导体结构及制备方法
KR0171976B1 (ko) 박막 트랜지스터 제조 방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: yokohama

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20131210

Address after: Tokyo, Japan

Patentee after: Oki Semiconductor Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20170324

CF01 Termination of patent right due to non-payment of annual fee