CN1035916A - 用干法刻蚀多晶硅的局部氧化硅法 - Google Patents
用干法刻蚀多晶硅的局部氧化硅法 Download PDFInfo
- Publication number
- CN1035916A CN1035916A CN 89100864 CN89100864A CN1035916A CN 1035916 A CN1035916 A CN 1035916A CN 89100864 CN89100864 CN 89100864 CN 89100864 A CN89100864 A CN 89100864A CN 1035916 A CN1035916 A CN 1035916A
- Authority
- CN
- China
- Prior art keywords
- film
- nitride film
- oxide
- silicon
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
用干法刻蚀多晶硅的LOCOS法以除去所谓的“鸟嘴”现象(它是在一衬底上形成一氧化膜和一氮化膜而形成一隔离氧化膜时使氮化膜凸起)，刻蚀要生长一隔离氧化膜处的氮化膜区，并在其上沉积一多晶硅，此后用干法刻蚀多晶硅，使得它只有在氧化膜和氮化膜之间的边界区处的氮化膜的侧面留下来，注入沟道截止区的离子并生长隔离氧化膜，此后除去该氧化膜和氮化膜。
Description
本发明涉及LOCOS（局部氧化硅）法，此法广泛用作隔离MOS（金属氧化物半导体）的氧化膜的加工技术，更具体地说，本发明涉及一种LOCOS法，此法能消除所谓的“鸟嘴”现象，即在形成隔离氧化膜时氮化膜变成凸起的现象。
在常规的LOCOS法中，如图1（A）所示，在衬底1上轮流形成一层氧化膜2和一层氮化膜3，然后如图1（B）所示，用光刻胶将在待生长的隔离氧化膜处的氮化膜刻蚀，并在除去光刻胶后，将沟道截止区的离子4以预定的深度注入衬底1的表面，此后如图1（C）所示，生长一层隔离氧化膜5，然后除去氮化膜3和氧化膜2。
但在这样一种常规的LOCOS法中，当氮化膜3和氧化膜2的氧化比约为1∶50，且在加工隔离氧化膜5时隔离氧化膜5的厚度约为5000 的情况下，在氮化膜3上会生长一层约100 厚的氧化膜。此时如图2（A）所示，在氮化膜3和氧化膜2之间的边界中，氧OX通过氧化膜2扩散到氮化膜3的下面，而所说的扩散氧因和硅结合而再度形成氧化膜2，从而如图2（B）所示，形成所谓的“鸟嘴”，使氮化膜变成凸起，已知这种鸟嘴的长度约为隔离氧化膜5厚度的80%左右。这样一来，由于出现了鸟嘴，且沟道截止区的离子向侧边扩散，其产生的缺点是使实际上要在所说衬度上制造晶体管或类似器件的制造面积减少。
因此，本发明的目的是采用下述的方法达到：依次在一块衬底上形成氧化膜和氮化膜后刻蚀要形成隔离氧化膜的氮化膜区，并在其上沉积多晶硅，然后用干式刻蚀法刻蚀，使上述的多晶硅只留在所说氧化膜和氮化膜之间的边界处的氮化膜的侧面上，此后，注入沟道截止区的离子，然后生长隔离氧化膜，再除去所说氧化膜和氮化膜。
图1（A）至（C）是常规LOCOS法的工序图。
图2（A）和（B）说明用常规LOCOS法引起的鸟嘴和沟道截止区离子扩散的示意图。
图3（A）至（E）是本发明的LOCOS法的工序图。
图3（A）至（E）是本发明的LOCOS法的工序图，在图3（A）中，在衬底11上依次形成氧化膜12和氮化膜13，在图3（B）中，除去要形成隔离氧化膜的氮化膜13区，此后，在图3（C）中，沉积多晶硅14。
此后如图3（D）中用干式刻蚀法刻蚀多晶硅14，使得只有在氧化膜12和氮化膜13之间的边界区的氮化膜13的侧面留下多晶硅14，然后将沟道截止区的离子15以一预定的深度注入衬底11的表面。此后如图3（E）所示，形成隔离氧化膜16后除去氮化膜13和氧化膜12。
根据如上述本发明的LOCOS法，因为是在氮化膜13的侧面沉积多晶硅14，然后注入沟道截止区的离子15，在注入沟道截止区的离子15时，多晶硅就起作掩模的作用，使得要注入的沟道截止区离子15的长度大体上缩短得和多晶硅14的宽度一样，于是，在加工隔离氧化膜时，相对于常规方法来说沟道截止区离子的扩散就缩小得和多晶硅14的宽度一样，由于多晶硅14起反抗氧的屏障作用，而且其本身也是氧化的缘故，故不会引起鸟嘴现象。
如上述所详述的，根据本发明，由于在形成隔离膜时相对于常规方法来说不仅可以缩小沟道截止区离子的扩散，也不会引起鸟嘴现象，从而就有可能加宽制造诸如晶体管之类的面积，因此，在应用到超大规模集成电路元件时，它有着显著的有利效果。
Claims (1)
1、一种用干法刻蚀多晶硅的LOCOS(局部氧化硅)法，其特征在于包括下列步骤：
依次在一衬底上形成一层氧化膜和一层氮化膜；
在除去要形成隔离氧化膜的所说氮化膜区处，沉积多晶硅；
用干式刻蚀法刻蚀所说多晶硅，使得只在所说氮化膜的侧面上留下多晶硅；
将沟道截止区的离子以一预定深度注入该讨底的表面；
形成隔离氧化膜；以及
除去所说氮化膜和氧化膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR880001643 | 1988-02-15 | ||
| KR1643/88 | 1988-02-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1035916A true CN1035916A (zh) | 1989-09-27 |
Family
ID=19272313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 89100864 Pending CN1035916A (zh) | 1988-02-15 | 1989-02-15 | 用干法刻蚀多晶硅的局部氧化硅法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0228929A (zh) |
| CN (1) | CN1035916A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100399498C (zh) * | 2003-09-09 | 2008-07-02 | 精工电子有限公司 | 半导体器件的制造方法 |
| CN1893014B (zh) * | 2005-06-28 | 2010-12-08 | 冲电气工业株式会社 | 半导体元件的制作方法 |
| CN101350327B (zh) * | 2007-07-17 | 2011-03-23 | 上海华虹Nec电子有限公司 | 局部硅氧化隔离结构的制备方法 |
-
1989
- 1989-02-15 CN CN 89100864 patent/CN1035916A/zh active Pending
- 1989-02-15 JP JP3596889A patent/JPH0228929A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100399498C (zh) * | 2003-09-09 | 2008-07-02 | 精工电子有限公司 | 半导体器件的制造方法 |
| CN1893014B (zh) * | 2005-06-28 | 2010-12-08 | 冲电气工业株式会社 | 半导体元件的制作方法 |
| CN101350327B (zh) * | 2007-07-17 | 2011-03-23 | 上海华虹Nec电子有限公司 | 局部硅氧化隔离结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228929A (ja) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748134A (en) | Isolation process for semiconductor devices | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| KR930010987B1 (ko) | 반도체 장치의 소자분리방법 | |
| US5286672A (en) | Method for forming field oxide regions | |
| KR860000706A (ko) | 반도체 장치 및 그 제조방법 | |
| US4968641A (en) | Method for formation of an isolating oxide layer | |
| KR930011500B1 (ko) | 반도체장치의 소자분리방법 | |
| CN1035916A (zh) | 用干法刻蚀多晶硅的局部氧化硅法 | |
| EP0391561A3 (en) | Forming wells in semiconductor devices | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| US4635344A (en) | Method of low encroachment oxide isolation of a semiconductor device | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| US4749662A (en) | Diffused field CMOS-bulk process | |
| KR910008978B1 (ko) | 반도체 장치의 제조방법 | |
| JP2602142B2 (ja) | 半導体装置の製造方法 | |
| JPS6428962A (en) | Semiconductor device and manufacture thereof | |
| KR100192540B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR0131717B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| KR940008322B1 (ko) | 반도체장치의 제조방법 | |
| KR930009124B1 (ko) | 반도체장치의 제조방법 | |
| KR930003858B1 (ko) | 선택적 에피택셜층 성장을 위한 격리 반도체 제조방법 | |
| JPS62272569A (ja) | 半導体装置の製造方法 | |
| EP0276571A3 (en) | Method of manufacturing a semiconductive device comprising a buried region | |
| KR960002742A (ko) | 반도체소자의 제조방법 | |
| KR910007105A (ko) | 폴리 실리콘을 이용한 소자분리 산화막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |