KR940008322B1 - 반도체장치의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체장치의 제조방법

제1a도 내지 제1c도는 종래의 반도체장치의 LOCOS소자분리방법을 제조공정 순서별로 도시한 단면도들이고,

제2a도 내지 제2c도는 종래의 반도체장치에 있어서 여러가지로 변형된 LOCOS소자분리방법으로 패턴측벽에 스페이서가 형성된 형상의 일단면도들이고,

제3a도 내지 제3d도는 본 발명에 의한 바람직한 실시예에 반도체장치의 LOCOS소자분리방법을 제조공정 순서별로 도시한 단면도들이다.

본 발명은 반도체장치의 제조방법에 관한것으로 특히, 산화막의 선택성장법을 이용하여 인접소자를 상호 분리시키는 방법에 관한것이다.

종래의 실리콘의 선택산화막(LOCOS), 또는 여러형태로 변형된 LOCOS법등이 소자를 상호 분리하기 위하여 반도체장치에 널리 사용되어 왔으나, 최근 반도체장치가 고집적화되어 소자설계 치수가 써브미크론(submicron)으로 축소되면서 더욱 개선된 소자분리 기술이 요구되고 있다.

반도체장치의 MOS(metal oxide semiconductor)소자는 실리콘 표면의 반전층을 이용하여 동작되는 소자이므로 분리영역의 실리콘표면에 두껑운 필드산화막을 형성해주므로서 간단하게 인접소자의 분리가 이루어지게 된다. 그러나 필드산화막의 양의 전화에 의해 실리콘하의 계면이 반전되는 것을 막아주기 위하여 n형 챈널 MOS소자의 경우 필드산화막 밑에 보론(bOrON)을 이온주입하여 억셉터(acceptor)의 농도를 높여준다. 또, 바이폴라(bipolar)소자의 경우에는 인접소자가 전기적으로 완전히 분리되도록 하기위하여 에피텍셜실리콘층의 두께가 1.5㎛이상되면 상기한 LOCOS소자분리방법과 접합분리방법이 병용된 ROI(recessed oxide isolation)기술이 사용되기도 한다.

첨부된 도면 제1도에 종래방법에 의한 상기의 LOCOS소자 분리방법에 있어서 제조 공정에 따른 공정에 따른 형상 단면을 순서적으로 도시하고 있으며, 상기한 도면을 참조하여 LOCOS소자분리방법 및 그 문제점을 알아보기 한다.

먼저, 실리콘기판(100)상에 완충산화막(11)과 질화막(12)을 순차적으로 적층형성(제1a도)한 다음, 펄드영역위의 상기 질화막(12)을 사진식각공정으로 패터닝하여 제거시킨다.

이때, 식각정도의 불일치로 인해 완충산화막(11)의 일부가 동시에 식각될수 있다. 이어서 반전 채널층을 저지하기 위한 채널저지이온을 필드영역에 이온주입(13)한다(제1b도).

그다음, 상기 필드영역의 기판실리콘을 산화시켜 필드산화막(14)을 형성한다(제1c도).

상기와 같은 종래 LOCOS소자분리방법은 반도체장치가 써브미크론소자기술로 발전하면서 여러가지 결점을 나타내고 있는데, 그 결점으로는 완충산화막과 질화막응력에 의해 산화공정시 기판실리콘에 결정 결함이 발생하고, 고온장시간 산화막에 기판실리콘내의 불순물 분포가 변화되어 소자의 전기적 특성을 악화시키며, 특히 액티브영역으로 질화막밑의 완충산화막이 산화되는 버즈비크(bird's beak)현상에 의해 유효소자면적을 감소시키므로 실질적으로는 반도체장치의 고집적화에 커다란 문제를 야기시키고 있다. 이에 상기의 버스비크를 줄이기 위해 여러형태로 변형된 LOCOS분리방법이 계속적으로 연구되어 왔는데 비즈비크를 줄이는 LOCOS의 변형기술로는 제2a도에 보인바와 같이 활성영역위의 패턴측벽에 스페이서를 형성하여 필드영역의 산화공정시 측면으로의 산화를 방지하는 방법이 있다.

상기한 방법의 공정구성을 보면 실리콘 기판(200)상에 완충산화막(21) 및 질화막(22)을 순차로 적층형성한 다음, 사진식각공정으로 필드영역을 패터닝하여 상기한 적층막(21, 22)을 제거하고 계속해서 기판 실리콘(200)을 리세스(recess) 식각시킨후, 상기 액티브 영역위의 식각 패턴측벽에 스페이서(23)를 형성하고 필드영역을 산화시키면, 상기 스페이서(23)로 인해 액티브영역으로의 완충산화막(21)산화를 억제할 수가 있다.

또한, 상기한 바의 실리콘기판의 리세스식각의 깊이나 스페이서 형성방법은 공정의 특성이나 이용효율면을 고려하여 첨부한 제2b도∼제2c도등과 같이 여러가지 방법으로 그응용이 가능하며 상기 스페이서(23, 24, 25)형성용 물질로는 폴리실리콘, 불순물이 확산된 폴리실리콘 및 질화막등이 이용되기도 한다.

그러나, 상기한 종래의 LOCOS소자분리기술의 버스비크현상은 액티브영역과 필드영역의 실리콘농도가 10²²/㎠으로 동일하여 두꺼운 필드산화막을 형성하는 산화공정중의 측면으로의 물리적 산화가 근본적으로 필가피함을 관찰할수 있었다. 따라서, 본 발명에서는 필드영역의 실리콘농도를 액티브영역보다 충분시 크게하여 산화공정시 공급되는 산소와 필드영역의 고농도 실리콘의 반응을 촉진시켜 필드산화막을 형성하는 LOCOS소자분리방법을 제공하는데 그 목적이 있다. 상기한 목적을 달성하기 위하여 실리콘 농도차를 두어 인접한 소자를 상호분리시키는 LOCOS소자분리 방법의 바람직한 본발명의 실시예는 실리콘기판위에 완충산화막 및 질화막을 순차로 적층형성하여 필드영역을 개구하는 공정 ; 채널저지이온 및 실리콘이온(Si⁺)을 필드영역에 이온주입시키는 공정 ; 이어서 상기 필드영역을 산화하여 필드산화막을 형성시킨 다음 상기 적층막을 제거하는 공정을 구비하여 이루어진 것을 특징으로 한다.

상기한 본 발명의 공정구성에 의하면 실리콘이온(Si⁺)주입에 의해 고농도화된 필드영역의 실리콘기판이 산화공정시 공정되는 산소와의 반응을 촉징하여 동일두께의 필드 산화막 성장조건에서 버즈비크가 크게 개선되는 효과가 있으며, 또한 필드산화막 형태의 윤곽을 좋게하여 표면 평탄도를 향상시킬 수 있다.

이하 첨부한 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제3a도 내지 제3d도는 본발명의 바람직한 실시예로 LOCOS소자분리 공정에 따른 제조형상 단면을 순서대로 도시한 도면이다.

먼저 제3a도, 제3b도는 종래의 고정도면인 제1a도, 제1b도와 그 구조 및 제조 공정이 동일하다. 즉, 실리콘기판(300)위에 완충산화막(31) 및 질화막(32)을 순차로 적층형성(제3a도)한 다음, 사진식각 공정으로 필드영역위의 상기 질화막(32)을 패터닝하여 제거시킨다음, 채널저지이온을 필드영역에 이온주입(33)시킨다(제3b도).

그 다음 제3c도를 참조하면 상기 필드영역의 실리콘농도를 높이기 위하여 실리콘이온(Si⁺)을 필드영역에 이온주입(34)시킨다.

이때, 상기 실리콘이온(Si⁺)주입공정을 채널저지이온주입공정에 우선하여 실시할수도 있다.

이와 같이 실리콘이온(Si⁺)이온주입공정에 의하면 액티브영역보다 필드영역의 실리콘 농도가 높게 되어 산화공정에 의한 필드산화막 성장시 공급되는 산소(O₂)이온이 필드영역의 고농도 실리콘과 반응을 효과적으로 촉진하여 액티브영역으로의 측면 침투를 억제하게 된다.

따라서, 상기한 이유로 인해 산화공정시 버즈비크를 크게 개선시킬수 있다.

그다음 제3d도를 보면, 상기한 실리콘이온(Si⁺)이 주입된 필드영역을 산화하면 본 발명의 바람직한 필드산화막(35)이 형성되며, 이때 상기 필드산화막 형상윤곽을 실리콘기판표면을 기준으로 살펴보면 그 분포현상이 종래에는 실리콘기판표면아래로 약 0.46정도 성장되고, 표면위로는 나머지 0.54정도가 성장되나, 본 발명에서는 실리콘기판표면 아래로 0.5이상 성장되는 반면에 표면위로는 필드산화막 성장이 줄어들어 표면 평탄화에도 매우 유익하다.

본 발명자는 이온주입에너지 60Kev에서 실리콘이온(Si⁺)농도를 변화시켜 실리콘 기판에 이온 주입하였을 때, 동일한 산화공정조건에서 필드산화막 성장시 산화막 성장속도가 아래의 <표 1>과 같이 달라지는 것을 실험적으로 얻을수 있었다.

[표 1]

상기 <표 1>에서 보면 상기의 실리콘이온(Si⁺) 주입농도는 1.0E22〔Cm^-2〕의 실리콘이온농도를 갖는 실리콘기판상에 실리콘이온농도를 더욱 높이기 위해 새로 주입시키는 이온량을 나타내며, t는 동일한 산화 공정 조건에서 형성된 산화막 성장 두께이고, △t는 시료 A를 기준으로한 산화막 성장 두께의 누적증가분을 나타내었다.

상기의 실험결과를 보면, 실리콘이온(Si⁺)주입량이 많은 시료(C)가 이온주입이 되지 않은 시료(A)에 비해 동일시간 동일한 조건의 산화공정시, 산화막 성장두께가 이온주입량에 비례하여 증가됨을 알 수 있다.

또, 상기한 결과를 토대로 정상적으로 분석한 결과로는 본 발명이 기대의 효과를 얻기위해서는 1.0E18Cm^-2∼10.E19Cm^-2이상의 실리콘이온(Si⁺)이 필드영역에 주입되어야 함을 알수가 있다.

또, 이와같은 실험결과는 폴리실리콘막 및 비정질실리콘층등에서도 가능하다.

따라서, 상기한 실험결과를 이용하는 본 발명의 공정구성에 의하면 실리콘이온(Si⁺)주입에 의해 고농도화된 필드영역의 실리콘기판이 산화공정시 공급되는 산화와의 반응을 촉진하여 동일두께의 필드산화막 성장조건에서 버즈비크가 크게 개선되는 효과가 있으며, 또한 필드산화막 형태의 윤곽을 좋게 개선하여 표면평탄도 향상시켜 반도체장치의 제조공정을 간단히 하면서 고집적화 하는데 크게 기여할수 있다.

본 발명은 상기 실시예에 한정되지 않고 상기의 실리콘이온 주입기술을 종래의 변형된 LOCOS기술에도 적용가능할 뿐 아니라 본 발명의 기술적사상내에서 수많은 변형으로 동분야에 통상의 지식을 가진자에 의해 실시가능함이 명백하다.

Claims (8)

1. 반도체장치의 인접한 소자를 상호분리하는데 있어서, 실리콘기판위에 완충산화막 및 질화막을 순차로 적층형성하여 필드영역을 개구하는 공정 ; 채널저지이온 및 실리콘이온(Si⁺)을 필드영역에 이온 주입시키는 공정 ; 이어서 상기 필드영역을 산화하여 필드산화막을 형성시킨다음, 상기 적층막을 제거하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 소자분리방법.
2. 제1항에 있어서, 채널저지이온 및 실리콘이온을 필드영역에 이온주입시키는데 있어서 채널저지이온 주입공정후, 실리콘이온 주입공정이 수행되는 것을 특징으로 하는 반도체 장치의 소자분리방법.
3. 제2항에 있어서, 실리콘이온 주입공정후에 채널저지이온을 필드영역에 주입시키는 것을 특징으로 하는 반도체장치의 소자분리방법.
4. 제2항 및 제3항의 어느 한항에 있어서 실리콘이온 주입된 필드영역은 액티브 영역에 비해 실리콘기판이 고농도 인것을 특징으로 하는 반도체장치의 소자분리방법.
5. 제2항 및 제3항의 어느한항에 있어서 상기 실리콘이온(Si⁺)의 주입농도는 1.0E16Cm^-2∼1.0E20Cm^-2이상인 것을 특징으로 하는 반도체장치의 소자분리방법.
6. 반도체장치의 실리콘기판에 있어서 일정부분의 산화막을 다른 부위에 비해 더 두껍게 성장시키기는 위하여 상기 실리콘기판의 일정부분에 실리콘이온(Si⁺)을 주입하여 산화시키는 것을 특징으로 하는 실리콘 산화방법.
7. 제6항에 있어서, 상기 실리콘기판 대신에 폴리실리콘층을 이용하여 일정부분의 산화막 두께를 두껍게 형성시키는 것을 특징으로 하는 폴리실리콘 산화 방법.
8. 제6항 및 제7항에 있어서 상기 실리콘기판 및 폴리실리콘층 대신 비정질 실리콘층을 이용하여 일정부분의 막을 두껍게 산화시키는 것을 특징으로 하는 비정질 실리콘 산화방법.