JP2006147677A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2006147677A JP2006147677A JP2004332695A JP2004332695A JP2006147677A JP 2006147677 A JP2006147677 A JP 2006147677A JP 2004332695 A JP2004332695 A JP 2004332695A JP 2004332695 A JP2004332695 A JP 2004332695A JP 2006147677 A JP2006147677 A JP 2006147677A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- oxidation
- mask layer
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】ＳＯＩ基板のＳＯＩ層の表面上に積層したシリコン窒化膜をエッチングする際に、素子分離層を形成するためのＳＯＩ層を残留させ、ＬＯＣＯＳ法により安定した素子分離層を形成する手段を提供する。
【解決手段】耐酸化性マスク層５を所定膜厚残すようにレジストマスク７を用いて耐酸化性マスク層をエッチングする第１のエッチング工程と、第１のエッチング工程によって所定膜厚残された耐酸化性マスク層５をレジストマスク７を用いてエッチングし、素子分離領域１２に対応する部分のＳＯＩ層４を露出させる第２のエッチング工程とを有し、第１のエッチング工程における耐酸化性マスク層５のエッチングレートを第２のエッチング工程における耐酸化性マスク層のエッチングレートよりも高くし、第２のエッチング工程におけるエッチングの対シリコン選択比を第１のエッチング工程におけるエッチングの対シリコン選択比よりも高くする。
【選択図】 図２
【解決手段】耐酸化性マスク層５を所定膜厚残すようにレジストマスク７を用いて耐酸化性マスク層をエッチングする第１のエッチング工程と、第１のエッチング工程によって所定膜厚残された耐酸化性マスク層５をレジストマスク７を用いてエッチングし、素子分離領域１２に対応する部分のＳＯＩ層４を露出させる第２のエッチング工程とを有し、第１のエッチング工程における耐酸化性マスク層５のエッチングレートを第２のエッチング工程における耐酸化性マスク層のエッチングレートよりも高くし、第２のエッチング工程におけるエッチングの対シリコン選択比を第１のエッチング工程におけるエッチングの対シリコン選択比よりも高くする。
【選択図】 図２
Description
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板のＳＯＩ層にＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により素子分離層を形成する半導体素子の製造方法に関する。
ＳＯＩ型半導体装置は、支持基板、絶縁層（埋め込み酸化膜）および単結晶シリコンからなるシリコン薄膜層（ＳＯＩ層という。）が順次形成されたＳＯＩ基板上に形成されたものである。ＳＯＩ構造によって、素子間同士の完全分離が容易となり、ソフトエラーやラッチアップの抑制が可能になることが知られている。また、ソース／ドレイン領域の接合容量を低減することができるので、高速化、低消費電力化に貢献する技術として、多くの半導体装置の製造に用いられている。
また、近年の半導体装置の高密度化に対応して半導体素子が微細化し、半導体素子を形成するＳＯＩ層の厚さを５０ｎｍ（ナノメータ）以下とするＳＯＩ基板が主流となってきている。
一方、通常のシリコン半導体基板上に半導体素子の間を絶縁分離するため素子分離層を形成する方法の一つとしてＬＯＣＯＳ法があり、比較的膜厚の厚いＳＯＩ層に素子分離層を形成する方法として利用されている。
一方、通常のシリコン半導体基板上に半導体素子の間を絶縁分離するため素子分離層を形成する方法の一つとしてＬＯＣＯＳ法があり、比較的膜厚の厚いＳＯＩ層に素子分離層を形成する方法として利用されている。
この比較的膜厚の厚いＳＯＩ層に素子分離領域を形成する場合は、素子分離領域を形成する前にＳＯＩ層上にパッド酸化膜を介してシリコン窒化膜を形成し、これらを異方性エッチングによりエッチングしてシリコンのＳＯＩ層を露出させ、ＬＯＣＯＳ法により露出したシリコンをドライ酸化させて２酸化珪素（ＳｉＯ２）による絶縁膜を生成して形成している。
一方で薄膜ＳＯＩ層上のエッチング方法としては、ＭＯＳ素子のゲート電極の側壁に２酸化珪素からなるサイドウォールスペーサを形成する際に、ゲート電極の上面に形成された２酸化珪素膜をその膜厚の７０〜９０％をエッチングした後に、残った２酸化珪素膜を対シリコン選択比の高いプラズマエッチングにより除去してゲート電極の上面の２酸化珪素膜を除去し、ゲート電極の側壁部での重合膜堆積によるテール形状化を防止している例がある（例えば、特許文献１参照。）。
特開２００２−２３７６０３号公報（第５頁段落００３１−段落００３６、第６図）
しかしながら、半導体装置の微細化のためにＳＯＩ層を５０ｎｍ以下まで薄膜化すると、素子分離層を形成する前に積層したシリコン窒化膜（耐酸化性マスク層）を異方性エッチングによりエッチングする際に、ＳＯＩ層まで除去してしまう危険性が生ずる。ＳＯＩ層が残留せずに除去されてしまうと、ＬＯＣＯＳ法により２酸化珪素による絶縁膜を形成することが困難になり、半導体素子間の絶縁分離が不完全となって隣合う半導体素子間の短絡を引き起こす等、半導体装置の信頼性を低下させるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、ＳＯＩ層の表面上に積層した耐酸化性マスク層をエッチングする際に、素子分離層を形成するためのＳＯＩ層を残留させ、ＬＯＣＯＳ法により安定した素子分離層を形成する手段を提供することを目的とする。
本発明は、上記課題を解決するために、ＳＯＩ層を含むＳＯＩ構造からなる半導体素子の製造方法において、表面上にトランジスタ形成領域と素子分離領域とを有する前記ＳＯＩ層を準備する工程と、前記ＳＯＩ層表面上に耐酸化性マスク層を形成する工程と、前記耐酸化性マスク層上の前記トランジスタ形成領域に対応する領域にレジストマスクを形成する工程と、前記耐酸化性マスク層を所定膜厚残すように、前記レジストマスクを用いて前記耐酸化性マスク層をエッチングする第１のエッチング工程と、前記第１のエッチング工程によって所定膜厚残された前記耐酸化性マスク層を前記レジストマスクを用いてエッチングし、前記素子分離領域に対応する部分の前記ＳＯＩ層を露出させる第２のエッチング工程と、前記第２のエッチング工程によって残された前記耐酸化性マスク層を用いて前記露出したＳＯＩ層をＬＯＣＯＳ法により酸化し、素子分離層を形成する工程とを有し、前記第１のエッチング工程における前記耐酸化性マスク層のエッチングレートは、前記第２のエッチング工程における前記耐酸化性マスク層のエッチングレートよりも高く、前記第２のエッチング工程におけるエッチングの対シリコン選択比は、前記第１のエッチング工程におけるエッチングの対シリコン選択比よりも高いことを特徴とする。
これにより、本発明は、残りの耐酸化性マスク層を対シリコン選択比の高い条件でエッチングするため、酸化に必要なシリコン層を残すことができ、比較的薄いＳＯＩ層であってもＬＯＣＯＳ法により素子分離層を安定して形成することができるという効果が得られる。
以下に、図面を参照して本発明による半導体素子の製造方法の実施例について説明する。
図１、図２は実施例の素子分離層の製造工程を示す説明図である。
図１において、１はＳＯＩ基板であり、シリコン等からなる支持基板２と、支持基板２上に形成された２酸化珪素からなる絶縁層３および薄い単結晶シリコンからなるＳＯＩ層４を積層して形成される。
５は耐酸化性マスク層としてのシリコン窒化膜であり、ＳＯＩ層４上に熱酸化法により形成された薄い２酸化珪素膜であるパッド酸化膜６上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成され、ＬＯＣＯＳ法により後述する素子分離層９を形成するときのマスクとして機能する。
図１において、１はＳＯＩ基板であり、シリコン等からなる支持基板２と、支持基板２上に形成された２酸化珪素からなる絶縁層３および薄い単結晶シリコンからなるＳＯＩ層４を積層して形成される。
５は耐酸化性マスク層としてのシリコン窒化膜であり、ＳＯＩ層４上に熱酸化法により形成された薄い２酸化珪素膜であるパッド酸化膜６上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成され、ＬＯＣＯＳ法により後述する素子分離層９を形成するときのマスクとして機能する。
なお、パッド酸化膜６の代表的な役割の一つは、シリコン窒化膜５と単結晶シリコンであるＳＯＩ層４との結晶構造の格子定数の差により生ずる応力を緩和することである。
７はレジストであり、シリコン窒化膜５上に塗布して形成され、エッチング処理時にＳＯＩ層４の表面上の半導体素子を形成する領域（トランジスタ形成領域１１という。）を覆うマスク部材である。
７はレジストであり、シリコン窒化膜５上に塗布して形成され、エッチング処理時にＳＯＩ層４の表面上の半導体素子を形成する領域（トランジスタ形成領域１１という。）を覆うマスク部材である。
８は除去部であり、異方性エッチングによりエッチングされた部位である。
９は素子分離層であり、ＳＯＩ層４の表面上の素子分離領域１２にＬＯＣＯＳ法によりシリコンをドライ酸化させて形成された２酸化珪素の絶縁膜であって、ＳＯＩ層４のトランジスタ形成領域１１の間をそれぞれ絶縁分離する。
以下に、図１を用いてＰで示す工程に従って本実施例の半導体素子の製造方法について説明する。
９は素子分離層であり、ＳＯＩ層４の表面上の素子分離領域１２にＬＯＣＯＳ法によりシリコンをドライ酸化させて形成された２酸化珪素の絶縁膜であって、ＳＯＩ層４のトランジスタ形成領域１１の間をそれぞれ絶縁分離する。
以下に、図１を用いてＰで示す工程に従って本実施例の半導体素子の製造方法について説明する。
Ｐ１（図１）、予め製作された支持基板２、絶縁層３および表面上にトランジスタ形成領域１１と素子分離領域１２とを有するＳＯＩ層４からなるＳＯＩ基板１を準備する。
Ｐ２（図１）、準備されたＳＯＩ基板１のＳＯＩ層４上に熱酸化法によりパッド酸化膜６を形成し、そのパッド酸化膜６上にＣＶＤ法によりシリコン窒化膜５を形成する。パッド酸化膜６の膜厚は、例えば７０オングストロームであり、シリコン窒化膜５の膜厚は、例えば１０００オングストロームである。
Ｐ２（図１）、準備されたＳＯＩ基板１のＳＯＩ層４上に熱酸化法によりパッド酸化膜６を形成し、そのパッド酸化膜６上にＣＶＤ法によりシリコン窒化膜５を形成する。パッド酸化膜６の膜厚は、例えば７０オングストロームであり、シリコン窒化膜５の膜厚は、例えば１０００オングストロームである。
Ｐ３（図１）、シリコン窒化膜５上にレジスト７を塗布し、これを紫外線等を用いてパターニングし、ＳＯＩ層４のトランジスタ形成領域１１をマスクするようにレジストマスクを形成する。
Ｐ４（図２）、トランジスタ形成領域１１に対応する領域に形成したレジストマスクを用いてエッチング装置、例えばダイボーリング型マグネトロンＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置により下記の第１の条件（シリコン窒化膜エッチングレート：２０８０オングストローム／ｍｉｎ、シリコンエッチングレート：１５６オングストローム／ｍｉｎ、対シリコン選択比（被エッチング膜（ここでは窒化シリコン膜）とシリコン膜のエッチング速度比をいう。）：１３程度）による異方性エッチングを行い、シリコン窒化膜５を所定膜厚残してエッチングする（第１のエッチング工程）。
Ｐ４（図２）、トランジスタ形成領域１１に対応する領域に形成したレジストマスクを用いてエッチング装置、例えばダイボーリング型マグネトロンＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置により下記の第１の条件（シリコン窒化膜エッチングレート：２０８０オングストローム／ｍｉｎ、シリコンエッチングレート：１５６オングストローム／ｍｉｎ、対シリコン選択比（被エッチング膜（ここでは窒化シリコン膜）とシリコン膜のエッチング速度比をいう。）：１３程度）による異方性エッチングを行い、シリコン窒化膜５を所定膜厚残してエッチングする（第１のエッチング工程）。
第１の条件：
使用ガス ：ＣＨＦ３／Ａｒ／Ｏ２＝３０／１５０／２（ｓｃｃｍ）
圧力 ：４０ｍＴｏｒｒ
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パワー：３００Ｗ
下部電極加熱温度：４０℃
この第１のエッチング工程で残留させるシリコン窒化膜５の所定膜厚は、上記Ｐ２の工程で形成したシリコン窒化膜５の膜厚の１０％以上３０％以下、好ましくは１０％となるようにシリコン窒化膜５をエッチングするとよい。
使用ガス ：ＣＨＦ３／Ａｒ／Ｏ２＝３０／１５０／２（ｓｃｃｍ）
圧力 ：４０ｍＴｏｒｒ
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パワー：３００Ｗ
下部電極加熱温度：４０℃
この第１のエッチング工程で残留させるシリコン窒化膜５の所定膜厚は、上記Ｐ２の工程で形成したシリコン窒化膜５の膜厚の１０％以上３０％以下、好ましくは１０％となるようにシリコン窒化膜５をエッチングするとよい。
すなわち、図３に記号□で示す上記Ｐ２の工程でＣＶＤ法により形成したシリコン窒化膜５の膜厚（エッチング前膜厚という。）とエッチング装置のエッチング誤差の指標として用いた図３に記号◇で示す第１の条件でのシリコン窒化膜エッチングレート（図３にはエッチングレートとして示した。）の分布の測定結果によると、エッチング膜厚の均一性（（最大膜厚−最小膜厚）／（最大膜厚＋最小膜厚））とシリコン窒化膜のエッチングレートの均一性（（最大エッチングレート−最小エッチングレート）／（最大エッチングレート＋最小エッチングレート））は、エッチング膜厚の均一性が約１％、シリコン窒化膜エッチングレートの均一性が約９％である。
このため、第１の条件でのエッチングに際し、シリコン窒化膜５を残留させるためには、シリコン窒化膜５の形成時の誤差とエッチング装置のエッチング誤差とを合わせた１０％をエッチング後に残留させるシリコン窒化膜５の厚さとするのが好適であり、除去部８の形成に要する時間を短縮するためには残留させるシリコン窒化膜５の膜厚を３０％以下とすることが望ましい。
なお、通常パッド酸化膜６の膜厚はシリコン窒化膜５の膜厚に比較して格段に薄いため、パッド酸化膜６の膜厚は、ここで残留させるべきシリコン窒化膜５の膜厚の検討にあたっては考慮に入れる必要はない。
Ｐ５（図２）、次いで、トランジスタ形成領域１１に対応する領域に形成したレジストマスクをそのまま用いて第１の条件より対シリコン選択比が高い下記第２の条件（シリコン窒化膜エッチングレート：１５２０オングストローム／ｍｉｎ、シリコンエッチングレート：３４オングストローム／ｍｉｎ、対シリコン選択比：４５程度）による異方性エッチングにより、残留したシリコン窒化膜５、パッド酸化膜６をエッチングすることでＳＯＩ層４を露出させ、除去部８を形成する（第２のエッチング工程）。
Ｐ５（図２）、次いで、トランジスタ形成領域１１に対応する領域に形成したレジストマスクをそのまま用いて第１の条件より対シリコン選択比が高い下記第２の条件（シリコン窒化膜エッチングレート：１５２０オングストローム／ｍｉｎ、シリコンエッチングレート：３４オングストローム／ｍｉｎ、対シリコン選択比：４５程度）による異方性エッチングにより、残留したシリコン窒化膜５、パッド酸化膜６をエッチングすることでＳＯＩ層４を露出させ、除去部８を形成する（第２のエッチング工程）。
第２の条件：
使用ガス ：ＣＨＦ３／ＣＯ／ＣＨ２Ｆ２＝１５／１７０／１５（ｓｃｃｍ）
圧力 ：２５ｍＴｏｒｒ
ＲＦパワー ：８００Ｗ
下部電極加熱温度：４０℃
この第２のエッチング工程においては、ＳＯＩ層４の表面を露出させつつＳＯＩ層４をできるだけ削らないで残すことが望ましいが、この対シリコン選択比が高い第２のエッチング工程によればシリコンのエッチング量を最小限に抑制することができ、第２のエッチング工程の終了時にシリコン層すなわちＳＯＩ層４を後のＬＯＣＯＳ酸化に必要な分（例えば１０〜２０ｎｍ程度）だけ絶縁層３上に残留させることができる。
使用ガス ：ＣＨＦ３／ＣＯ／ＣＨ２Ｆ２＝１５／１７０／１５（ｓｃｃｍ）
圧力 ：２５ｍＴｏｒｒ
ＲＦパワー ：８００Ｗ
下部電極加熱温度：４０℃
この第２のエッチング工程においては、ＳＯＩ層４の表面を露出させつつＳＯＩ層４をできるだけ削らないで残すことが望ましいが、この対シリコン選択比が高い第２のエッチング工程によればシリコンのエッチング量を最小限に抑制することができ、第２のエッチング工程の終了時にシリコン層すなわちＳＯＩ層４を後のＬＯＣＯＳ酸化に必要な分（例えば１０〜２０ｎｍ程度）だけ絶縁層３上に残留させることができる。
Ｐ６（図２）、第２のエッチング工程の終了後にレジスト７を除去し、シリコン窒化膜５をマスクとしてＬＯＣＯＳ法により、絶縁層３上に残留させたＳＯＩ層４（シリコン）およびシリコン窒化膜５下のＳＯＩ層４の隣接部をドライ酸化させて２酸化珪素の絶縁膜を生成し、素子分離領域１２に素子分離層９を形成する。
その後、熱燐酸およびフッ化水素酸のウェット法によりシリコン窒化膜５およびパッド酸化膜６を除去する。この場合にパッド酸化膜６は熱燐酸によるシリコン窒化膜５の除去の際の保護膜としても機能する。
その後、熱燐酸およびフッ化水素酸のウェット法によりシリコン窒化膜５およびパッド酸化膜６を除去する。この場合にパッド酸化膜６は熱燐酸によるシリコン窒化膜５の除去の際の保護膜としても機能する。
これにより、ＳＯＩ基板１のＳＯＩ層４に素子分離層９に囲まれたトランジスタ形成領域１１が形成され、そのトランジスタ形成領域１１に半導体素子が形成される。
なお、本実施例ではシリコン窒化膜５をパッド酸化膜６を介してＳＯＩ層４上に形成しているが、パッド酸化膜６はシリコン窒化膜５と単結晶シリコンであるＳＯＩ層４との結晶構造の格子定数の差により生ずる応力の緩和やシリコン窒化膜５の除去の際のＳＯＩ層４の保護等が必要なときに設ければよく、その必要がないときはシリコン窒化膜５をＳＯＩ層４上に直接形成するようにすればよい。
なお、本実施例ではシリコン窒化膜５をパッド酸化膜６を介してＳＯＩ層４上に形成しているが、パッド酸化膜６はシリコン窒化膜５と単結晶シリコンであるＳＯＩ層４との結晶構造の格子定数の差により生ずる応力の緩和やシリコン窒化膜５の除去の際のＳＯＩ層４の保護等が必要なときに設ければよく、その必要がないときはシリコン窒化膜５をＳＯＩ層４上に直接形成するようにすればよい。
以上説明したように、本実施例では、ＳＯＩ層にパッド酸化膜とシリコン窒化膜を形成して積層した後に、シリコン窒化膜を第１の条件によりシリコン窒化膜を残してエッチングし、その後に対シリコン選択比の高い第２のエッチング工程の条件で残りのシリコン窒化膜とパッド酸化膜をエッチングする。これにより、エッチング時におけるシリコン層（ＳＯＩ層）の削れ量を最小限に抑制することが可能であり、その後のドライ酸化に必要なシリコン層を残すことができ、比較的薄いＳＯＩ層であってもＬＯＣＯＳ法により素子分離層を安定して形成することができる。
また、シリコン窒化膜のエッチングレートが比較的高い第１のエッチング工程でシリコン窒化膜を素早くエッチングした後に、第２のエッチング工程でシリコンのエッチング量を抑制して除去部を２段階で形成するようにしたことによって、全ての除去部の形成を第２のエッチング工程で行う場合に較べて除去部を形成する工程での所要時間を短縮することができる。
更に、第１のエッチング工程で残留させるリコン窒化膜を前工程で形成したシリコン窒化膜の膜厚の１０％以上３０％以下とすることによって、第１および第２のエッチング工程を安定させることができ、比較的薄いＳＯＩ層であってもＬＯＣＯＳ法により素子分離層をより安定して形成することができる。
なお、上記各実施例においては、比較的薄いＳＯＩ層に本発明を適用するとして説明したが、比較的厚いＳＯＩ層に適用しても残留させるＳＯＩ層を安定して形成することができ、上記各実施例と同様の効果を得ることができる。
なお、上記各実施例においては、比較的薄いＳＯＩ層に本発明を適用するとして説明したが、比較的厚いＳＯＩ層に適用しても残留させるＳＯＩ層を安定して形成することができ、上記各実施例と同様の効果を得ることができる。
１ ＳＯＩ基板
２ 支持基板
３ 絶縁層
４ ＳＯＩ層
５ シリコン窒化膜
６ パッド酸化膜
７ レジスト
８ 除去部
９ 素子分離層
１１ トランジスタ形成領域
１２ 素子分離領域
２ 支持基板
３ 絶縁層
４ ＳＯＩ層
５ シリコン窒化膜
６ パッド酸化膜
７ レジスト
８ 除去部
９ 素子分離層
１１ トランジスタ形成領域
１２ 素子分離領域
Claims (6)
- ＳＯＩ層を含むＳＯＩ構造からなる半導体素子の製造方法において、
表面上にトランジスタ形成領域と素子分離領域とを有する前記ＳＯＩ層を準備する工程と、
前記ＳＯＩ層表面上に耐酸化性マスク層を形成する工程と、
前記耐酸化性マスク層上の前記トランジスタ形成領域に対応する領域にレジストマスクを形成する工程と、
前記耐酸化性マスク層を所定膜厚残すように、前記レジストマスクを用いて前記耐酸化性マスク層をエッチングする第１のエッチング工程と、
前記第１のエッチング工程によって所定膜厚残された前記耐酸化性マスク層を前記レジストマスクを用いてエッチングし、前記素子分離領域に対応する部分の前記ＳＯＩ層を露出させる第２のエッチング工程と、
前記第２のエッチング工程によって残された前記耐酸化性マスク層を用いて前記露出したＳＯＩ層をＬＯＣＯＳ法により酸化し、素子分離層を形成する工程とを有し、
前記第１のエッチング工程における前記耐酸化性マスク層のエッチングレートは、前記第２のエッチング工程における前記耐酸化性マスク層のエッチングレートよりも高く、
前記第２のエッチング工程におけるエッチングの対シリコン選択比は、前記第１のエッチング工程におけるエッチングの対シリコン選択比よりも高いこと、
を特徴とする半導体素子の製造方法。 - ＳＯＩ層を含むＳＯＩ構造からなる半導体素子の製造方法において、
表面上にトランジスタ形成領域と素子分離領域とを有する前記ＳＯＩ層を準備する工程と、
前記ＳＯＩ層表面上にパッド酸化膜を形成し、前記パッド酸化膜上に耐酸化性マスク層を形成する工程と、
前記耐酸化性マスク層上の前記トランジスタ形成領域に対応する領域にレジストマスクを形成する工程と、
前記耐酸化性マスク層を所定膜厚残すように、前記レジストマスクを用いて前記耐酸化性マスク層をエッチングする第１のエッチング工程と、
前記第１のエッチング工程によって所定膜厚残された前記耐酸化性マスク層とパッド酸化膜とを前記レジストマスクを用いてエッチングし、前記素子分離領域に対応する部分の前記ＳＯＩ層を露出させる第２のエッチング工程と、
前記第２のエッチング工程によって残された前記耐酸化性マスク層を用いて前記露出したＳＯＩ層をＬＯＣＯＳ法により酸化し、素子分離層を形成する工程とを有し、
前記第１のエッチング工程における前記耐酸化性マスク層のエッチングレートは、前記第２のエッチング工程における前記耐酸化性マスク層のエッチングレートよりも高く、
前記第２のエッチング工程におけるエッチングの対シリコン選択比は、前記第１のエッチング工程におけるエッチングの対シリコン選択比よりも高いこと、
を特徴とする半導体素子の製造方法。 - 請求項１または請求項２において、
前記所定膜厚は、前記耐酸化性マスク層の膜厚の１０パーセント以上３０パーセント以下の範囲としたことを特徴とする半導体素子の製造方法。 - 請求項１または請求項２において、
前記所定膜厚は、前記耐酸化性マスク層の膜厚の１０パーセントとしたことを特徴とする半導体素子の製造方法。 - 請求項１ないし請求項４のいずれか一項において、
前記第１のエッチング工程におけるエッチングは、異方性エッチングであることを特徴とする半導体素子の製造方法。 - 請求項１ないし請求項５のいずれか一項において、
前記第２のエッチング工程におけるエッチングは、異方性エッチングであることを特徴とする半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004332695A JP2006147677A (ja) | 2004-11-17 | 2004-11-17 | 半導体素子の製造方法 |
| US11/239,145 US7338881B2 (en) | 2004-11-17 | 2005-09-30 | Method for manufacturing semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004332695A JP2006147677A (ja) | 2004-11-17 | 2004-11-17 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006147677A true JP2006147677A (ja) | 2006-06-08 |
Family
ID=36386919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004332695A Pending JP2006147677A (ja) | 2004-11-17 | 2004-11-17 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7338881B2 (ja) |
| JP (1) | JP2006147677A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4499623B2 (ja) * | 2005-06-28 | 2010-07-07 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子の製造方法 |
| US11011636B2 (en) * | 2018-09-27 | 2021-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3483541B2 (ja) | 2000-12-08 | 2004-01-06 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-11-17 JP JP2004332695A patent/JP2006147677A/ja active Pending
-
2005
- 2005-09-30 US US11/239,145 patent/US7338881B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060105540A1 (en) | 2006-05-18 |
| US7338881B2 (en) | 2008-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080081433A1 (en) | Method for Forming a Shallow Trench Isolation Structure | |
| US6727150B2 (en) | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers | |
| JP2001102439A (ja) | 半導体装置の製造方法 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| JP2006120715A (ja) | 半導体ウェハの製造方法 | |
| JP3439388B2 (ja) | 半導体装置の製造方法 | |
| JP2011171638A (ja) | 半導体装置の製造方法 | |
| US6682987B2 (en) | Methods of forming a trench isolation region in a substrate by removing a portion of a liner layer at a boundary between a trench etching mask and an oxide layer in a trench and integrated circuit devices formed thereby | |
| US7338881B2 (en) | Method for manufacturing semiconductor element | |
| JP4499623B2 (ja) | 半導体素子の製造方法 | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| JPH10289946A (ja) | 半導体装置の製造方法 | |
| US6303467B1 (en) | Method for manufacturing trench isolation | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| KR20090070710A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100804155B1 (ko) | 반도체 소자의 제조방법 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| US20050112824A1 (en) | Method of forming gate oxide layers with multiple thicknesses on substrate | |
| KR20100032039A (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100245097B1 (ko) | 필드산화막 제조방법 | |
| KR101045548B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| CN114335155A (zh) | Ldmos器件场板隔离介质层的制作方法及ldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090210 |