CN1591804A - 薄膜晶体管的制造方法 - Google Patents
薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN1591804A CN1591804A CN200410084920.2A CN200410084920A CN1591804A CN 1591804 A CN1591804 A CN 1591804A CN 200410084920 A CN200410084920 A CN 200410084920A CN 1591804 A CN1591804 A CN 1591804A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- source
- photoresist pattern
- thin film
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 81
- 239000010409 thin film Substances 0.000 claims abstract description 70
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000011521 glass Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 92
- 230000008569 process Effects 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 6
- 150000003376 silicon Chemical class 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 abstract 1
- -1 gate oxide Substances 0.000 abstract 1
- 239000012535 impurity Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 229920005591 polysilicon Polymers 0.000 description 26
- 239000002019 doping agent Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 229910021645 metal ion Inorganic materials 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005234 chemical deposition Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 2
- LIQLLTGUOSHGKY-UHFFFAOYSA-N [B].[F] Chemical compound [B].[F] LIQLLTGUOSHGKY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管的制造方法。首先，提供一基板，该基板至少包括一玻璃基板与一缓冲层。形成该晶体管的源/漏极金属区于该缓冲层上的预定区，该源/漏极金属区定义一开口，接着于其内形成一硅层、一栅氧化层以及一栅金属层。形成一具有一两部分结构的第一光致抗蚀剂图案于该栅金属层上，并据以选择性地移除部分该栅金属层、该栅氧化层、以及该硅层。选择性地缩减该第一光致抗蚀剂图案以形成覆盖面积小于该第一光致抗蚀剂图案的第二光致抗蚀剂图案，并据以缩减该栅金属层。移除该第二光致抗蚀剂图案，并且掺杂一预定掺杂物于该硅层中以形成一预定型式的一源极区与一漏极区。
Description
技术领域
本发明涉及一种薄膜晶体管的制造方法，特别是涉及一种低温多晶硅(Low-Temperature Polysilicon，LTPS)的薄膜晶体管制造方法。
背景技术
制作半导体集成电路与其装置的过程，需使用多道的光刻步骤，以定义、形成各种特定的电路元件与工艺所需的电路设计。传统光刻系统在覆盖有一光敏感膜(光致抗蚀剂层)的平坦基板上，投射一由光掩模定义的特定电路或元件图案，待图案曝光后，进行光敏感膜显影，以留下基板上的电路或元件图案，该图案化后的基板继续进行例如蚀刻及掺杂等工艺步骤。在制作光电显示装置与传感器的薄膜晶体管的过程中，进行多次光刻的工艺须耗费多倍的时间。
每一光刻工艺的进行均代表材料、劳动力或技术成本的耗费、产率的下降以及生产时间的浪费，因此，若能提出任何可减少上述耗费事项的简化制作流程，对工艺改良上来说，均是一大创新与贡献，而减少光刻工艺即是提供一简化性工艺，若以此优势面对市场上其它类似产品的竞争，势必在成本管控及出货效率上更形有利。
能简化并降低成本的制作流程，须同时能维持半导体装置与元件必要的物理及电性表现。
发明内容
有鉴于此，本发明的目的在提供一种利用四道光刻光掩模制作薄膜晶体管的薄膜晶体管制造方法，。
基于上述目的，本发明提供一种薄膜晶体管的制造方法。首先，提供一基板，该基板至少包括一玻璃基板与一缓冲层。形成该晶体管的源/漏极金属区于该缓冲层上的预定区，该源/漏极金属区定义一开口，接着于其内形成一硅层、一栅氧化层以及一栅金属层。形成一第一光致抗蚀剂图案于该栅金属层上，该第一光致抗蚀剂图案具有一两部分结构，并据以选择性地移除部分该栅金属层、该栅氧化层、以及该硅层。选择性地缩减该第一光致抗蚀剂图案以形成覆盖面积小于该第一光致抗蚀剂图案的第二光致抗蚀剂图案，并据以缩减该栅金属层。移除该第二光致抗蚀剂图案，并且掺杂一预定掺杂物于该硅层中以形成一预定型式的一源极区与一漏极区。
附图说明
图1A～1J为显示传统利用六道光刻光掩模制作P通道薄膜晶体管的剖面示意图
图2A～2I为显示本发明的利用四道光刻光掩模制作薄膜晶体管的剖面示意图。
图3为显示图2A～2I的薄膜晶体管的制造方法的步骤流程图。
简单符号说明
102～玻璃基板
104～缓冲层
106～多晶硅层
108～第一光致抗蚀剂图案
110～介电层
112～栅金属层
114～第二光致抗蚀剂图案
116～离子注入
118～源极
120～漏极
122～层间介电层
124、130～开口
126～金属导线
128～钝态介电层
132～导电层
202～玻璃基板
204～缓冲层
206～金属层
208～第一光致抗蚀剂图案
208′～多晶硅层
209～晶体管栅极通道
210～介电层
212～栅金属层
214～单一光致抗蚀剂结构
214′～两部分光致抗蚀剂结构(a与b)
215～第二光致抗蚀剂图案
216～离子注入
218～源极
220～漏极
222～层间介电层
224～开口
226～导电层
具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
相较于传统六道光掩模的制作流程，本发明揭露利用四道光刻光掩模，有效制作薄膜晶体管的方法，且本发明制作而得的薄膜晶体管装置其有源晶体管区的组成及尺寸与传统六道光掩模工艺的相同。另为简化叙述，本发明以制作一P通道的薄膜晶体管为例，但不限定于此，只要改变掺杂剂，即可制作N通道的装置。
请参阅图1A～1J，其为利用六道光刻光掩模制作传统P通道薄膜晶体管的剖面示意图。如图1A所示，提供一平坦化玻璃基板102，其表面上堆栈有两膜层，一缓冲层104与一多晶硅层106，其中缓冲层104由一绝缘材料(例如为氧化硅)所组成，藉由化学气相沉积或在气态环境下的热成长而形成，而多晶硅层106则利用化学气相沉积法形成于堆栈的玻璃-缓冲层上，且在沉积过程中可掺杂少许N型或P型的掺杂剂。多晶硅层106的任意掺杂可调整后续定义的晶体管栅通道的起始电压特性。值得注意的是，一些传统的工艺有利用单晶硅材料代替此处的多晶硅层106。
接下来，如图1B所示，形成一第一光刻光掩模图案108于堆栈的多晶硅层106、缓冲层104与玻璃基板102上。接着，以光掩模图案108为掩模，图案化多晶硅层106，该多晶硅层106作为将来在缓冲层104与基板102上形成晶体管的区域。在蚀刻多晶硅层106的步骤中，多晶硅层106由于有上层光掩模图案108的保护，遂形成一独立的多晶硅区106，如图1C所示，以作为将来形成特定或简单薄膜晶体管装置的基础。接着，如图1D所示，藉由气态环境的热成长或化学气相沉积形成一介电层110(例如氧化硅)于蚀刻后的多晶硅层106与缓冲层104上。介电层110例如为一之后作为薄膜晶体管栅介电层的栅氧化层。此外，图1D亦显示以一金属离子溅射或化学电镀工艺沉积一栅金属层112于栅氧化层110上。
接下来，如图1E所示，形成一第二光刻光掩模图案114于栅金属层112上，此光掩模图案114可保护特定区域的栅金属层112避免被蚀刻，以形成薄膜晶体管栅极与水平设置于基板102上连接多数特定薄膜晶体管栅极的栅金属导线。蚀刻栅金属层112的步骤通常为湿蚀刻法或干化学等离子体蚀刻法。
图1F显示蚀刻栅金属层与移除光掩模图案114之后的栅极112剖面示意图。移除光掩模图案114后，掺杂P型掺杂剂至区域118与120，区域118与120邻近栅极112但不位于其正下方。掺杂步骤为P型掺杂剂如硼或双氟硼的离子注入116，以于多晶硅层106中形成源极118与漏极120，而位在栅极正下方没有掺杂的区域，则形成栅通道，至此即完成有源薄膜晶体管元件包括源极118、漏极120、栅极112以及晶体管通道区的制作。标准化的离子注入程序116，使得掺杂剂落于多晶硅层中的118与120区域且栅金属112阻挡了晶体管栅通道的掺杂。此外，若要制作N型通道的薄膜晶体管结构，将可采用N型掺杂剂如磷的离子注入，以形成N型的源/漏极区。在上述源/漏极掺杂步骤后，通常会进行一热回火工艺(未图示)以修补掺杂层的任何物理性伤害，同时活化、分散掺杂剂。
图1G显示利用第三道光掩模制作薄膜晶体管的剖面示意图。首先，以化学沉积形成一层间介电层122于栅金属层112上，接着，图案化并以湿蚀刻或干化学等离子体工艺蚀刻层间介电层122，以形成从层间介电层122上表面贯穿至薄膜晶体管源/漏极区118与120的垂直开口124。接着，以离子溅射法填入导电金属至垂直开口124中，以提供一从层间介电层122至薄膜晶体管源/漏极区118与120的垂直内连线。
完成垂直内连线制作后，以金属离子溅射或化学电镀工艺全面性地沉积一金属层126于层间介电层122上。之后，形成一第四掩模图案(未图标)于金属层126上，以定义、形成连接各薄膜晶体管源/漏极区的水平金属导线，以完成电路制作，图1H即显示薄膜晶体管装置于设置第四掩模图案并蚀刻金属层后的剖面示意图。图中显示新的金属导线126藉由之前形成并已被充填的垂直开口124与薄膜晶体管源/漏极区118与120连接。在形成金属导线126后，续利用化学沉积形成一钝态介电层128于薄膜晶体管装置上。
图1I显示利用第五道光掩模制作薄膜晶体管装置的剖面示意图。首先，形成一第五掩模图案于钝态层128上，且以此为蚀刻掩模，利用湿蚀刻或干化学等离子体工艺形成一垂直的内连线开口130并露出金属导线126，该垂直内连线开口130用以连接金属导线126与未来形成于钝态层128上的金属导线。之后，以离子溅射法填入导电金属至垂直开口130中。
接着，如图1J所示，沉积一通常为铟锡氧化物的最终导电层132于钝态层128上，之后，利用第六掩模图案，图案化导电层132以完成最终薄膜晶体管装置的制作。基本的薄膜晶体管装置包括下列基本元件，如包含栅电极金属、栅氧化物与未掺杂掺杂剂的多硅晶区域的栅堆栈、做为源/漏极的掺杂掺杂剂的多硅晶区域、用于源/漏极接线与电路线的第一层金属层、以及为了额外的源/漏极接线与电路线的由铟锡氧化物构成的第二层导电层。
图2A～2I显示本发明的利用四道光刻光掩模制作薄膜晶体管的剖面示意图。如图2A所示，首先，提供一平坦化玻璃基板202，其表面上堆栈有两膜层，一缓冲层204与一金属层206，另外还有覆盖在该两堆栈膜层上的第一光致抗蚀剂掩模图案208。缓冲层204由一例如为氧化硅的绝缘材料所构成，其藉由化学气相沉积或在气态环境下的热成长而形成，而金属层206则利用一金属离子溅射或化学电镀工艺沉积在缓冲层204上。如图2A所示。利用第一光致抗蚀剂掩模图案208选择性地蚀刻与移除金属层，使得剩下来的金属图案区定义出薄膜晶体管的源/漏极金属电极和该装置的金属电路线的位置。图2B显示完成蚀刻与移除步骤后的金属层206的剖面示意图。
在执行下一道掩模图案/蚀刻程序之前，将另外的三层薄膜覆盖于金属图案及玻璃-缓冲基板叠层202-206上。图2C显示沉积于金属图案及玻璃-缓冲基板叠层202-206上的一多晶硅层。多晶硅(或非多晶硅)层208′利用化学气相沉积于金属图案及玻璃-缓冲基板叠层上，且在沉积过程中，可掺杂少许N型或P型掺杂剂。接着，藉由气态环境下的热成长或化学气相沉积法形成一例如氧化硅的介电层210于多晶硅层208′上。介电层210例如为一之后作为薄膜晶体管栅介电层的栅氧化层。之后，以一金属离子溅射或化学电镀工艺沉积一栅金属层212于栅氧化层210上。接着，将第二掩模光致抗蚀剂层214覆盖在栅金属层212的选定的区域上。
如图2C所示，第二掩模图案214以传统单一部分(单一高度、单一宽度)区域覆盖栅金属层212的选定的区域上。栅金属层212的其它选定的区域可为藉由半透式光掩模型掩模图形化，其中该半透式光掩模型掩模至少具有两个光线穿透速率不同的区域。由于此光线剂量的差异，光致抗蚀剂层上的不同区域会产生不同程度的活化，而形成对应于每一晶体管的一个两部分的光致抗蚀剂结构214′。此两部分的光致抗蚀剂结构214′包括一具有一预定几何形状(例如高度及宽度)的第一部分a以及一在第一部分结构下方具有另一预定几何形状(例如高度与宽度)的第二部分b，且a与b为相同的材料。该两部分的光致抗蚀剂结构214′亦称为一阶梯式结构。所使用的半透式光掩模型掩模可以有不同的设计。应了解的是，在以下的描述中，第一光致抗蚀剂图案中第一与第二部分的宽度为一参考点，以描述制造薄膜晶体管材料是可更换的，但是应了解的是，这些膜层材料的整个几何形状亦会因此而改变。在另一实施例中，该半透式光掩模，其中心区域与周围区域的材料可为不同材料，以得到不同的遮光效率，使在单一曝光工艺中于光致抗蚀剂层上获得不同的曝光剂量。在另一实施例中，两区域均使用相同的材料，而在中心区域另有一预定图案以遮蔽具有和穿透周围区域相同速率的光线。
于堆栈层202～212上形成第二光致抗蚀剂图案214和214′后，如图2D所示，该些未图案化、未曝光的堆栈层续由任何光致抗蚀剂结构(例如，单一与两部分的光致抗蚀剂结构214与214′)予以定义，透过蚀刻步骤移除部分的栅金属层212、栅氧化层210以及多晶硅层208′，典型的蚀刻步骤包含湿蚀刻与干等离子体蚀刻等方法。
接着，如图2E所示，利用干蚀刻或自动等离子体工艺选择性地缩减该单一部分与两部分光致抗蚀剂结构214和214′，以形成一第二光致抗蚀剂图案215，使得两部分光致抗蚀剂结构214′变成单一部分光致抗蚀剂结构。第二光致抗蚀剂图案215具有较第一光致抗蚀剂图案214′小的面积(即，覆盖其它下方材料的面积)。要注意的是，源/漏极金属电极上的单一部分光致抗蚀剂结构图案214已随着两部分光致抗蚀剂结构214′的部分移除同时移除。光致抗蚀剂图案的移除/缩减可藉由干等离子体蚀刻法和(或)湿蚀刻法完成。剩下的新的光致抗蚀剂结构215可能大于或小于原始两部分结构214′的第一部分a的覆盖区域。如图2E所示，利用干蚀刻或自动等离子体工艺选择性地缩减该两部分光致抗蚀剂结构214′，以在堆栈层208～212上形成光致抗蚀剂图案215。接着，以此缩减的光致抗蚀剂图案215为掩模，利用湿蚀刻或干化学等离子体蚀刻蚀刻栅金属层212，结果如图2F所示。至此完成第一光掩模的使用并移除光致抗蚀剂层215。
在此步骤完成后，即完成两关键的晶体管定义步骤。其一为利用第一光致抗蚀剂图案214与214′定义栅金属层212、栅氧化层210以及多晶硅层208′，使多晶硅层208′分离成特定区域用以放置薄膜晶体管，其二为利用第二光致抗蚀剂图案215定义栅金属层212以形成每一晶体管的栅极。因此，相较于传统必须利用两个分离光掩模图案方能完成两次晶体管定义步骤，本发明利用此单一、两部分的光致抗蚀剂结构214′提供了更简化的方法，大幅节省制造成本。
图2G显示移除光致抗蚀剂图案215后，栅极212的剖面示意图。在移除光致抗蚀剂图案215后，掺杂P型掺杂剂至区域218与220，区域218与220邻近栅极212但不位于其正下方。掺杂步骤为P型掺杂剂如硼或双氟硼的离子注入216，以形成多晶硅层208′中的源极218与漏极220，而位在栅极正下方没有掺杂的区域，则形成栅通道，至此即完成包括源极218、漏极220、栅极212以及晶体管通道209的有源薄膜晶体管元件的制作。标准化的离子注入程序216，使得掺杂剂落于多晶硅层中的218与220区域，且栅金属212阻挡了晶体管栅通道209的掺杂。若要制作N型通道的薄膜晶体管结构，可采用N型掺杂剂如磷的离子注入，以形成N型的源/漏极区218、220。在上述源/漏极掺杂步骤后，通常会进行一热回火工艺(未图示)以修补掺杂层的任何物理性伤害，并同时活化、分散趋入的掺杂剂。
图2H显示利用第三道光掩模制作薄膜晶体管的剖面图。在薄膜晶体管源/漏极区218、220形成后，形成一层间介电(或称为钝态介电)层222于栅金属层212与栅氧化层210上。接着，图案化并蚀刻层间介电层222，以形成从层间介电层222上表面贯穿至薄膜晶体管源/漏极区218、220与源/漏极金属电极区206的垂直开口224。通常，层间介电层以化学沉积工艺形成，蚀刻的方法通常使用湿蚀刻或干化学等离子体工艺。
参考图2I，以离子溅射法填入导电金属至图2H所示的垂直开口224中，以提供一从层间介电层222的表面至薄膜晶体管源/漏极区218、220与源/漏极金属电极区206的垂直内连线。于完成垂直内连线制作后，以金属离子溅射或化学电镀工艺，全面性地沉积一导电层226于层间介电层222与被填充的垂直开口224上。藉此铟锡氧化物导电层226和垂直内连线，使源/漏极金属电极区206连接至薄膜晶体管的源极218与漏极220。
接着，执行最后一道(即第四道)光掩模工艺，定义作为薄膜晶体管的最后联机用及所需的装置电路的水平金属导线。图2I为于施行第四道光掩模工艺且定义和蚀刻铟锡氧化物层后的薄膜晶体管装置的剖面图。如图所示，位于层间介电层222上表面的铟锡氧化物导电层226，经由垂直开口224中填充而形成的垂直内连线连接薄膜晶体管的源极218与漏极220。
由此观之，本发明的基本薄膜晶体管装置只利用四道光掩模工艺完成制作。如传统六道光掩模工艺所制成的薄膜晶体管装置，本发明的薄膜晶体管包括下列基本元件，如包含栅电极金属、栅氧化物与未掺杂掺杂剂的多硅晶区域的栅堆栈、做为源/漏极的掺杂掺杂剂的多硅晶区域、用于源/漏极接线与电路线的第一层金属层、以及为了额外的源/漏极接线与电路线的由铟锡氧化物构成的第二层导电层。
图3为本发明制作薄膜晶体管时，每一光刻光掩模步骤其目的与顺序的总结流程图300。在步骤302中，利用第一光掩模制造薄膜晶体管的源极与漏极金属电极，以及制造玻璃基板与缓冲层上的第一层的元件金属电路线。在步骤304中，利用第二光掩模并使用单一光致抗蚀剂图案图案以进行多个蚀刻步骤。过程中，利用一单一曝光工艺，以两部分结构的光致抗蚀剂图案为掩模，图案化并蚀刻多晶硅层、栅氧化层与栅金属层，以形成每一薄膜晶体管的特定区域。该方法仅利用单一光掩模即可定义不同宽度的栅金属层与多晶硅、栅氧化层，明显降低薄膜晶体管装置的制造成本。在步骤306中，利用图案化与蚀刻介电层，以形成连接薄膜晶体管源/漏极区、源/漏极金属电极与下一道金属层的垂直开口，续填入金属于该源/漏极区与源/漏极电极线之间，并沉积一金属层于顶部。在步骤308中，图案化该金属层，以形成一连接至薄膜晶体管源/漏极区的最后特定电路线。
本发明薄膜晶体管装置的制造仅使用四道光刻光掩模，且制作而得的薄膜晶体管装置，其尺寸大小、材料组成与元件位置均与传统上利用六道光掩模制作出来的结果相同，其提供相似的装置电性操作与效能。本发明揭露一薄膜晶体管的简化工艺，首先形成源/漏极金属层，并以一单一光掩模完成传统两光掩模的工作。本发明减少光刻工艺的结果，将使在面对市场上其它类似产品的竞争时，更具成本管控及出货效率的竞争力。
本发明可页利兼容于现今、传统与未来的工艺技术中，本文提供多个实例以揭式本发明的不同特征，而特定元件与工艺的实例则为帮助更了解本发明，因此，并不限定为本发明的范围。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (13)
1.一种薄膜晶体管的制造方法，包括下列步骤：
提供一基板，该基板至少包括一玻璃基板与一缓冲层；
形成该晶体管的源/漏极金属区于该缓冲层上的一预定区，该源/漏极金属区定义一开口；
形成一硅层、一栅氧化层以及一栅金属层于该开口内；
形成一第一光致抗蚀剂图案于该栅金属层上，该第一光致抗蚀剂图案具有一两部分结构，该两部分结构包括一第一部分结构与在该第一部分结构下的第二部分结构；
利用该第一光致抗蚀剂图案选择性地移除部分该栅金属层、该栅氧化层、以及该硅层；
选择性地缩减该第一光致抗蚀剂图案以形成覆盖面积小于该第一光致抗蚀剂图案的第二光致抗蚀剂图案；
利用该第二光致抗蚀剂图案缩减该栅金属层；
移除该第二光致抗蚀剂图案；以及
掺杂一预定掺杂物于该硅层中以形成一预定型式的一源极区与一漏极区。
2.如权利要求1所述的薄膜晶体管的制造方法，其还包括形成覆盖于具有该源极与漏极金属区的该晶体管的一层间介电层，并且露出该源/漏极金属区。
3.如权利要求2所述的薄膜晶体管的制造方法，其还包括形成一导电层，其连接露出的该源/漏极区与该源/漏极金属区。
4.如权利要求3所述的薄膜晶体管的制造方法，其还包括选择性地移除部份导电层以形成电路线。
5.如权利要求1所述的薄膜晶体管的制造方法，其中，该第一光致抗蚀剂图案的步骤还包括利用具有一第一与第二区的一预定光掩模，以一光源选择性地曝光一光致抗蚀剂材，通过该第一区的光线较该第二区为少，以形成该第一与第二部分结构。
6.如权利要求5所述的薄膜晶体管的制造方法，其中，该光掩模上的第一与第二区由不同材料所构成。
7.如权利要求1所述的薄膜晶体管的制造方法，其中，该导电层为铟锡氧化物。
8.一种薄膜晶体管的制造方法，包括下列步骤：
利用一第一光掩模工艺形成该晶体管的源/漏极金属区于一玻璃基板上方的一缓冲层上的预定区，以及形成一硅层、一栅氧化层以及一栅金属层于由该源/漏极金属区所定义的一开口；
利用一第二光掩模工艺形成一具有一两部分结构的第一光致抗蚀剂图案于该栅金属层上，以选择性移除部分该栅金属层、该栅氧化层、以及该硅层；
选择性地缩减该第一光致抗蚀剂图案以形成覆盖面积小于该第一光致抗蚀剂图案的第二光致抗蚀剂图案；
利用一第三光掩模工艺形成覆盖于具有该源/漏极金属区的该晶体管的一间层介电层，并且露出该源/漏极金属区；
形成一导电层，其连接露出的该源/漏极区与该源/漏极金属区；
利用一第四光掩模工艺选择性移除预定的部份导电层以形成电路线。
9.如权利要求8所述的薄膜晶体管的制造方法，其还包括移除该第二光致抗蚀剂图案，且在执行该第三光掩模工艺前掺杂一预定掺杂物于该硅层中以形成一预定型式的一源极区与一漏极区。
10.如权利要求8所述的薄膜晶体管的制造方法，其中，利用该第二工艺的步骤还包括于一单一曝光工艺中使用一预定光掩模形成该第一光致抗蚀剂图案，其包括一第一部分结构与在该第一部分结构下的第二部分结构。
11.如权利要求10所述的薄膜晶体管的制造方法，其中，该预定光掩模具有一中心与一周围区域，且通过该中心区域的光线较该周围区域为少，以形成该第一与第二部分结构。
12.如权利要求11所述的薄膜晶体管的制造方法，其中，该光掩模上的该中心与周围区域由相同材料所构成，而该周围区域上的一预定光掩模图案用来遮蔽欲通过的光线。
13.如权利要求11所述的薄膜晶体管的制造方法，其中，该光掩模上的该中心与周围区域由不同材料所构成，而该中心区域材料所遮蔽的光线较该周围区域材料为多。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/783,553 | 2004-02-20 | ||
| US10/783,553 US7098091B2 (en) | 2004-02-20 | 2004-02-20 | Method for fabricating thin film transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1591804A true CN1591804A (zh) | 2005-03-09 |
| CN100373564C CN100373564C (zh) | 2008-03-05 |
Family
ID=34620750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100849202A Expired - Fee Related CN100373564C (zh) | 2004-02-20 | 2004-10-10 | 薄膜晶体管的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7098091B2 (zh) |
| JP (1) | JP2005236294A (zh) |
| CN (1) | CN100373564C (zh) |
| TW (1) | TWI253756B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342525C (zh) * | 2005-10-28 | 2007-10-10 | 友达光电股份有限公司 | 有机电致发光二极管的控制电路及其制造方法 |
| CN102544108A (zh) * | 2012-01-12 | 2012-07-04 | 北京大学 | 一种氧化锌薄膜晶体管的制备方法 |
| CN113611670A (zh) * | 2020-11-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 包含栅极氧化层以及对准标记的装置及其形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI253759B (en) * | 2004-11-22 | 2006-04-21 | Au Optronics Corp | Method and apparatus for forming thin film transistor |
| JP4716099B2 (ja) * | 2005-09-30 | 2011-07-06 | 三菱マテリアル株式会社 | チップ型ヒューズの製造方法 |
| KR101880721B1 (ko) * | 2011-06-21 | 2018-07-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치 |
| TW201413825A (zh) * | 2012-09-17 | 2014-04-01 | Ying-Jia Xue | 薄膜電晶體的製作方法 |
| CN112242441A (zh) * | 2019-07-16 | 2021-01-19 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62285464A (ja) * | 1986-06-03 | 1987-12-11 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JPH06338441A (ja) * | 1993-05-31 | 1994-12-06 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| JP3173926B2 (ja) * | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| US6682961B1 (en) * | 1995-12-29 | 2004-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof |
| US6680223B1 (en) * | 1997-09-23 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3973787B2 (ja) * | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| KR100453176B1 (ko) * | 1998-06-13 | 2005-04-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| US5998230A (en) * | 1998-10-22 | 1999-12-07 | Frontec Incorporated | Method for making liquid crystal display device with reduced mask steps |
| US6380559B1 (en) * | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
| KR100333273B1 (ko) * | 1999-08-02 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
| TW415110B (en) * | 1999-08-12 | 2000-12-11 | Hannstar Display Corp | Fabrication method of thin-film transistor |
| US6653160B2 (en) * | 1999-12-13 | 2003-11-25 | Lg. Philips Lcd Co. Ltd | Method of manufacturing array substrate for use in liquid crystal display device |
| KR100646792B1 (ko) * | 2000-07-27 | 2006-11-17 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| TW449929B (en) * | 2000-08-02 | 2001-08-11 | Ind Tech Res Inst | Structure and manufacturing method of amorphous-silicon thin film transistor array |
| GB0021030D0 (en) * | 2000-08-26 | 2000-10-11 | Koninkl Philips Electronics Nv | A method of forming a bottom-gate thin film transistor |
| JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 |
| TW465117B (en) | 2000-11-30 | 2001-11-21 | Ind Tech Res Inst | Manufacturing method of polysilicon thin film transistor containing lightly doped drain structure |
| TW474023B (en) * | 2001-02-27 | 2002-01-21 | Hannstar Display Corp | Thin film transistor process of liquid crystal display |
| KR20030016051A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100391157B1 (ko) * | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| TW594193B (en) * | 2002-02-06 | 2004-06-21 | Au Optronics Corp | Pixel structure and method for repairing the same |
| KR100869740B1 (ko) * | 2002-08-17 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
-
2004
- 2004-02-20 US US10/783,553 patent/US7098091B2/en not_active Expired - Lifetime
- 2004-09-16 TW TW093127987A patent/TWI253756B/zh not_active IP Right Cessation
- 2004-10-10 CN CNB2004100849202A patent/CN100373564C/zh not_active Expired - Fee Related
-
2005
- 2005-02-17 JP JP2005040041A patent/JP2005236294A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342525C (zh) * | 2005-10-28 | 2007-10-10 | 友达光电股份有限公司 | 有机电致发光二极管的控制电路及其制造方法 |
| CN102544108A (zh) * | 2012-01-12 | 2012-07-04 | 北京大学 | 一种氧化锌薄膜晶体管的制备方法 |
| CN113611670A (zh) * | 2020-11-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 包含栅极氧化层以及对准标记的装置及其形成方法 |
| CN113611670B (zh) * | 2020-11-16 | 2022-09-06 | 联芯集成电路制造(厦门)有限公司 | 包含栅极氧化层以及对准标记的装置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050186719A1 (en) | 2005-08-25 |
| US7098091B2 (en) | 2006-08-29 |
| CN100373564C (zh) | 2008-03-05 |
| TWI253756B (en) | 2006-04-21 |
| TW200529442A (en) | 2005-09-01 |
| JP2005236294A (ja) | 2005-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105206568B (zh) | 一种低温多晶硅tft阵列基板的制备方法及其阵列基板 | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| US20150155390A1 (en) | Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof | |
| CN1830074A (zh) | 形成非对称侧壁间隔物的方法 | |
| CN108538860A (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN104538307A (zh) | 一种用于制作多晶硅薄膜晶体管的方法 | |
| CN100339964C (zh) | 具有轻掺杂漏极的金属氧化物半导体的制作方法 | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| CN105655352B (zh) | 低温多晶硅tft阵列基板的制作方法 | |
| CN105140276A (zh) | 薄膜晶体管制作方法及阵列基板制作方法 | |
| CN1623236A (zh) | 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法 | |
| JP2005236294A (ja) | 薄膜トランジスタの製造方法 | |
| CN1287468C (zh) | 薄膜晶体管及薄膜晶体管的制造方法 | |
| CN1291276C (zh) | 薄膜晶体管的制造方法 | |
| CN1815754A (zh) | 半导体元件的结构与制造方法 | |
| CN109616479A (zh) | Ltps tft基板的制作方法 | |
| CN105810573A (zh) | 薄膜晶体管的制作方法 | |
| CN1244954C (zh) | 制造薄膜半导体器件的方法及其形成抗蚀图的方法 | |
| CN105552035A (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN102054874A (zh) | 薄膜晶体管及其制造方法 | |
| TW201413825A (zh) | 薄膜電晶體的製作方法 | |
| WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| CN106449518A (zh) | Ltps阵列基板的制造方法及阵列基板 | |
| CN1574354A (zh) | 互补金属氧化物半导体薄膜晶体管及使用其的显示器件 | |
| CN107275349A (zh) | Amoled器件的阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080305 |