CN106449518A - Ltps阵列基板的制造方法及阵列基板 - Google Patents

Ltps阵列基板的制造方法及阵列基板 Download PDF

Info

Publication number
CN106449518A
CN106449518A CN201610898542.4A CN201610898542A CN106449518A CN 106449518 A CN106449518 A CN 106449518A CN 201610898542 A CN201610898542 A CN 201610898542A CN 106449518 A CN106449518 A CN 106449518A
Authority
CN
China
Prior art keywords
polysilicon layer
layer
photoresist layer
area
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610898542.4A
Other languages
English (en)
Inventor
殷婉婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610898542.4A priority Critical patent/CN106449518A/zh
Publication of CN106449518A publication Critical patent/CN106449518A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种LTPS阵列基板，所述阵列基板包括基板，叠设与所述基板表面的栅极，覆盖所述栅极及所述基板的绝缘层，叠设于所述绝缘层上的源漏极，所述源漏极之间形成沟槽，及覆盖所述沟槽及部分所述源漏极的离子掺杂层。本发明的LTPS阵列基板的制造方法通过在基板上沉积形成金属层后再通过一次光罩及两次蚀刻即形成所述阵列基板的栅极；并通过一次光罩、多次蚀刻及两次离子掺杂过程得到包含掺有N离子的多晶硅层及掺有P离子的多晶硅层的离子掺杂层。与传统LTPS阵列基板的制造方法相比，减少了制作工艺，节省了制作成本，且得到了结构简单且性能优良的LTPS阵列基板。

Description

LTPS阵列基板的制造方法及阵列基板
技术领域
本发明涉及LTPS薄膜晶体管的制造领域，尤其涉及一种LTPS阵列基板的制造方法及阵列基板。
背景技术
低温多晶硅(low temperature poly-silicon，简称为LTPS)薄膜晶体管液晶显示器相比于传统的非晶硅薄膜晶体管液晶显示器，由于其电子迁移率高，可有效减小薄膜晶体管器件的面积，并且在增进显示器亮度的同时还可以降低整体的功耗。另外，由于其较高的电子迁移率可以将部分驱动电路集成在玻璃基板上，从而大大降低面板的制造成本。因此，LTPS薄膜晶体管液晶显示器逐步成为研究的热点。LTPS薄膜晶体管液晶显示器主要包括阵列基板和与其相对设置的彩膜基板。
目前由于LTPS阵列基板的制程道数大概在9道左右，相对于非晶硅的制程而言，生产工艺较为复杂，且整体的设备投入过大和良率过低，制作成本相应增加，所以减少LTPS阵列基板的制程减少技术一直是LTPS研发的重点。
发明内容
本发明旨在提供一种LTPS阵列基板的制造方法及阵列基板，通过较为简单的制造工艺得到性能优良的阵列基板。
本发明提供一种LTPS阵列基板的制造方法，所述阵列基板的制造方法包括：
在基板上依次形成栅极材料层及第一光阻材料层；
提供一光掩膜，其包括遮光区、位于所述遮光区两侧的半透光区及位于所述两个半透光区外侧的透光区；
通过光刻工艺图案化所述第一光阻材料层形成第一光阻层，所述遮光区对应的位置为第一光阻区域，所述半透光区对应的位置为第二光阻区域，所述第二光阻区域厚度小于所述第一光阻区域；
根据所述第一光阻层的图案图案化所述栅极材料层形成栅极并去除所述第一光阻层，其中，栅极包括第一区域及位于所述第一区域两侧的第二区域，所述第二区域的厚度小于所述第一区域的厚度；
在所述栅极及所述基板上形成绝缘层，并在所述绝缘层上形成源漏极，所述源漏极之间形成沟槽；
在所述源漏极上形成掺有P离子的多晶硅层，图案化所述多晶硅层并对所述多晶硅层部分区域进行N离子掺杂得到离子掺杂层。
其中，步骤“通过蚀刻方式图案化所述栅极材料层形成栅极”包括，先通过干法蚀刻去除所述第一光阻层覆盖区域以外的栅极材料层，再对所述第一光阻层及所述第一光阻层覆盖的栅极材料层进行湿法蚀刻，形成所述栅极。
其中，步骤“图案化所述多晶硅层并对所述多晶硅层部分区域进行N离子掺杂得到离子掺杂层”包括：
形成覆盖所述源漏极及所述绝缘层的掺有P离子的多晶硅层，在所述多晶硅层上形成第二光阻材料层；
图案化所述第二光阻材料层形成第二光阻层，所述第二光阻层包括第一部分、位于所述第一部分两侧的第二部分及位于所述第二部分外侧的第三部分，
图案化所述掺有P离子的多晶硅层，即通过干法蚀刻去除所述第二光阻层覆盖区域以外的所述多晶硅层；
通过干法蚀刻去除所述第二光阻层的第三部分，露出所述被所述第二光阻层的第三部分覆盖的多晶硅层，对露出的所述多晶硅层进行第一次N离子掺杂；
通过干法蚀刻去除所述第二光阻层的第二部分，露出被所述第二光阻层的第二部分覆盖的多晶硅层，对未被所述第二光阻层覆盖的所述多晶硅层进行第二次N离子掺杂；
剥离所述第一部分，即得到所述离子掺杂层。
其中，所述离子掺杂层包括未被N离子掺杂的第一多晶硅层，接受了一次N离子掺杂的第二多晶硅层及接受了两次N离子掺杂的第三多晶硅层。
其中，所述第一多晶硅层覆盖所述沟槽区域底壁，所述第三多晶硅层层叠于所述源漏极上，所述第二多晶硅层连接所述第一多晶硅层及所述第三多晶硅层。
其中，所述沟槽区域正投影于所述栅极。
其中，通过气相沉积方式形成所述第一光阻材料层、第二光阻材料层、所述绝缘层及所述掺有P离子的多晶硅层。
其中，通过溅射工艺形成所述栅极材料层。
本发明还提供一种LTPS阵列基板，其特征在于，所述阵列基板包括：
基板；
叠设与所述基板表面的栅极，所述栅极包括第一区域及位于第一区域相对两侧的第二区域，第二区域的厚度小于第一区的厚度；
覆盖所述栅极及所述基板的绝缘层；
叠设于所述绝缘层上的源漏极，所述源漏极之间形成沟槽，所述沟槽正投影于所述栅极；
覆盖所述沟槽及部分所述源漏极的离子掺杂层。
其中，所述离子掺杂层包括覆盖所述沟槽底壁的第一多晶硅层，层叠于所述源漏极的第三多晶硅层，连接所述第一多晶硅层及第三多晶硅层并贴靠于所述源漏极的第二多晶硅层。
本发明的LTPS阵列基板的制造方法通过在基板上一金属层后再通过一次光罩及两次蚀刻即形成所述阵列基板的栅极；并通过一次光罩、多次蚀刻及两次离子掺杂过程即得到包含N离子多晶硅层及P离子多晶硅层的离子掺杂层。与传统LTPS阵列基板的制造方法相比，减少了制作工艺，节省了制作成本，且得到了结构简单且性能优良的LTPS阵列基板。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的LTPS阵列基板阵列基板结构剖面示意图。
图2为本发明的LTPS阵列基板的制造方法的流程图。
图3至图14为本发明较佳实施方式的阵列基板的各个制造流程中的剖面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种LTPS阵列基板100。所述阵列基板100包括基板10，叠设于所述基板10上的栅极20，覆盖所述栅极20及所述基板10的绝缘层30，叠设于所述绝缘层30上的源漏极40，及离子掺杂层50。
所述栅极20为一个凸字型结构，包括第一区域201及位于第一区域相对两侧的第二区域202，所述第二区域202的厚度小于第一区域201的厚度。
所述绝缘层30覆盖所述栅极20及所述基板10，且其上表面为平行于所述基板的平坦层。
所述源漏极40包括源极及漏极，所述源极与漏极之间形成一个沟槽403，所述沟槽403正投影于所述栅极20。所述沟槽403包括一个底壁403a及两个侧壁403b。所述底壁403a为所述绝缘层30的上表面，所述两个侧壁403b分别为所述源极及漏极的一个侧面。
所述离子掺杂层50为掺有P离子的多晶硅层通过N离子掺杂得到的，包括第一多晶硅层501，位于所述第一多晶硅层501两侧的第二多晶硅层502及位于所述第二多晶硅层502外侧的第三多晶硅层503。所述第一多晶硅层501覆盖所述沟槽底壁403a并正投影于所述栅极20上；所述第三多晶硅层503为两个部分，分别位于所述第一多晶硅层501两侧并层叠于所述源极401及漏极402；所述第二多晶硅层502连接所述第一多晶硅层501及所述第三多晶硅层40并贴靠于所述源漏极40。本实施例中，所述离子掺杂层50为槽结构，所述第一多晶硅层501为所述槽结构的底壁，所述第二多晶硅层502的两个部分分别贴靠所述沟槽的两个侧壁403b并组成所述槽结构的侧壁，所述第三多晶硅层503的两个部分分别位于所述槽结构两边并与所述槽结构侧壁的开口一端连接。可以理解的是，本申请所述离子掺杂层50可以为非槽结构。
请参阅图2，图中所示的是本发明较佳实施方式的阵列基板的制造方法的流程图，本发明的阵列基板制造方法包括如下步骤，
请参阅图3，步骤S1，提供所述基板10，并在所述基板10上依次沉积形成栅极材料层11及第一光阻材料层12。本实施例中，所述基板10为玻璃基板，所述第一光阻层12通过气相沉积方式形成，所述栅极材料层11通过溅射工艺形成。
请参阅图4，步骤S2，提供一光掩膜13。所述光掩模13包括遮光区131、位于所述遮光区131两侧的半透光区132及位于所述两个半透光区132外侧的透光区133。
请参阅图5，步骤S3，通过光刻工艺图案化所述第一光阻材料层12形成第一光阻层121。所述第一光阻层121包括第一光阻区域1211位于所述第一光阻区域1211两侧的第二光阻区域1212，所述第二光阻区域1212的厚度小于所述第一光阻区域1211。
本实施例中，所述第一光阻层121的具体形成方式为通过光刻工艺图案化所述第一光阻材料层12。所述光掩模13的所述遮光区131正对于所述第一光阻区域1211，所述半透光区132正对于第二光阻区域1212，所述透光区133正对于所述第一光阻层121覆盖外的其他区域。光线通过所述光掩模13照射所述第一光阻材料层12，所述透光区133正对的所述第一光阻材料层12被除去，露出部分所述栅极材料层11；所述半透光区132正对的所述第一光阻材料层12被部分除去，形成所述第二光阻区域1212；所述遮光区131正对的所述第一光阻材料层12由于没有受到光线照射而保留下来，形成所述第一光阻区域1211。由于所述第二光阻区域1212受到光线照射的强度高于所述第一光阻区域1211，所以第二光阻区域1212所述光阻材料受到蚀刻程度较高，因此，所述第二光阻区域1212的厚度小于所述第一光阻区域1211。
步骤S4，根据所述第一光阻层121的图案通过蚀刻方式图案化所述栅极材料层11形成栅极20并去除所述第一光阻层121。其中，所述栅极20包括第一区域201及位于所述第一区域201相对两侧的第二区域202，所述第二区域202的厚度小于所述第一区域201的厚度。
请参阅图6，在本步骤中包括步骤S41，通过干法蚀刻工艺去除所述第一光阻层121覆盖区域以外的部分栅极材料层20，露出被所述部分栅极材料层覆盖的基板10。
本实施例中，所述干法蚀刻的气体为CF4、SF6、Cl2和O2的混合气体。
请参阅图7，步骤S42，对所述第一光阻层121及第一光阻层121覆盖的所述栅极材料层11进行湿法蚀刻，形成所述栅极20。
本实施例中，所述栅极20的具体形成方式为，通过湿法刻蚀液处理所述覆盖有所述第一光阻层121的部分栅极材料层11。在蚀刻过程中，由于所述第二光阻区域1212的厚度小于所述第一光阻区域1211，所述第二光阻区域1212先于所述第一光阻区域1211蚀刻完全，直至所述第一光阻区域1211被蚀刻完成时，被所述第二光阻区域1212覆盖的部分栅极材料层11已经被部分蚀刻，形成所述栅极20的第二区域202，被所述第一光阻区域1211覆盖的部分即形成所述栅极20的第一区域201。所述栅极20的结构与所述第一光阻层121相似的凸字型结构，所述第二区域202的厚度小于所述第一区域201的厚度。
所述湿法刻蚀液可以为草酸、硫酸、盐酸任意组合的混合液。
请参阅图8，步骤S5，在所述栅极20及所述基板10上形成绝缘层30，并在所述绝缘层30上形成源漏极40，所述源漏极40之间形成沟槽403。
本实施例中，通过气相沉积方式形成所述绝缘层30，所述绝缘层30为表面与所述基板10平行的平坦层。所述源漏极40通过源漏极材料层图案化形成，包括源极及漏极，所述源极与所述漏极之间的间隙即为所述沟槽403。所述沟槽403正投影于所述栅极20。
步骤S6，在所述源漏极40上形成掺有P离子的多晶硅层51，图案化所述掺有P离子的多晶硅层51并对所述掺有P离子的多晶硅层51部分区域进行N离子掺杂得到离子掺杂层50。
请参阅图9，在本步骤中包括步骤S61，通过气相沉积方式在所述源漏极40上及所述绝缘层30上形成覆盖所述所述源漏极40上的掺有P离子的多晶硅层51，并在所述掺有P离子的多晶硅层51上形成第二光阻材料层52。
本实施例中，通过气相沉积方式形成所述第二光阻材料层52及所述掺P离子多晶硅层51。
请参阅图10，步骤S62，图案化所述第二光阻材料层52形成第二光阻层521。所述第二光阻层包括第一部分5211、位于所述第一部分两侧的第二部分5212及位于所述第二部分外侧的第三部分5213。
图案化所述第二光阻材料层52，具体为在所述第二光阻材料层52上设一光掩膜14，所述光掩模14包括遮光区141，位于所述遮光区141两侧的半遮光区142，位于所述半遮光区142两侧的半透光区143及位于所述半透光区143两侧的透光区144。所述半遮光区142的遮光效果较所述半透光区143的遮光效果更好。所述光掩模14的所述遮光区141正对于所述第二光阻层521的第一部分5211并正投影于所述沟槽403上；所述半遮光区142正对于所述第二光阻层521的第二部分5212并正投影于所述源漏区40上；所述半透光区143正对于所述第二光阻层521的第三部分5213，所述透光区144正对于所述第二光阻材料层52上所述第二光阻层521以外的区域。光线通过所述光掩模14照射在所述第二光阻材料层52上形成所述第二光阻层521。所述第二光阻层521的第一部分5211、第二部分5212、第三部分5213及第二光阻层521区域以外的第二光阻材料层因为曝光程度的不同而形成不同程度的刻蚀，所述第三部分5213、第二部分5212、第一部分5211的厚度依次减薄。
请参阅图11，步骤S63，图案化所述掺有P离子的多晶硅层51。即通过干法蚀刻方式蚀刻所述掺P离子多晶硅层，被所述第二光阻层521覆盖的所述多晶硅层51由于有所述第二光阻层521的保护，因此未被蚀刻；而所述第二光阻层521覆盖区域以外的所述多晶硅层51则被蚀刻除去，即完成所述掺有P离子的多晶硅层51的图案化。
请参阅图12，步骤S64，通过干法蚀刻去除所述第二光阻层521的第三部分5213，露出被所述第三部分5213覆盖的多晶硅层51，对露出的所述多晶硅层进行第一次N离子掺杂。本实施例中，所述第一次N离子掺杂具体为对图案化后的所述多晶硅层进行N离子掺杂，被所述第二光阻层第一及第二部分覆盖的所述多晶硅层由于受到所述光阻层的保护而为接受离子掺杂，未被所述第二光阻层覆盖的区域即所述第三部分5213覆盖的多晶硅层则接受了一次N离子掺杂。
请参阅图13，步骤S65，通过干法蚀刻去除所述第二光阻层521的第二部分5213，对未被所述第二光阻层521覆盖的所述多晶硅层51进行第二次N离子掺杂。所述第二次N离子掺杂过程具体为，被所述第一部分5211覆盖的所述多晶硅区域由于受到所述第一部分5211的保护而未接受N离子掺杂，形成所述第一多晶硅层501；被所述第二部分5212覆盖的所述多晶硅层接受了一次N离子掺杂，形成所述第二多晶硅层502；被所述第三部分5213覆盖的所述多晶硅层受到了两次N离子掺杂过程，形成所述第三多晶硅层503。
请参阅图14，步骤S66，剥离所述第一部分5211，经过两次N离子掺杂过程的所述多晶硅层即形成所述离子掺杂层50。所述离子掺杂层50的不同区域由于受到不同次数的N离子掺杂因此形成了离子掺杂程度不同的不同区域。所述第一多晶硅层501由于未被N离子掺杂，为掺P离子多晶硅层；所述第二多晶硅502接收了一次N离子掺杂，为轻掺杂层；所述第三多晶硅层503接收了两次N离子掺杂，为掺N离子多晶硅层。
所述第一多晶硅层501覆盖所述沟槽403的底壁403b，所述第三多晶硅层503层叠于所述源漏极40上，所述第二多晶硅层502连接所述第一多晶硅层501及所述第三多晶硅层503。
本发明的LTPS阵列基板的制造方法通过在基板上沉积形成金属层后再通过一次光罩及两次蚀刻即形成所述阵列基板的栅极；并通过一次光罩、多次蚀刻及两次离子掺杂过程即得到包含N离子多晶硅层及P离子多晶硅层的离子掺杂层。与传统LTPS阵列基板的制造方法相比，减少了制作工艺，节省了制作成本，且得到了结构简单且性能优良的LTPS阵列基板。

Claims (10)

1.一种LTPS阵列基板的制造方法，其特征在于，所述阵列基板的制造方法包括：
在基板上依次形成栅极材料层及第一光阻材料层；
提供一光掩膜，其包括遮光区、位于所述遮光区两侧的半透光区及位于所述两个半透光区外侧的透光区；
通过光刻工艺图案化所述第一光阻材料层形成第一光阻层，所述遮光区对应的位置为第一光阻区域，所述半透光区对应的位置为第二光阻区域，所述第二光阻区域厚度小于所述第一光阻区域；
根据所述第一光阻层的图案图案化所述栅极材料层形成栅极并去除所述第一光阻层，其中，栅极包括第一区域及位于所述第一区域两侧的第二区域，所述第二区域的厚度小于所述第一区域的厚度；
在所述栅极及所述基板上形成绝缘层，并在所述绝缘层上形成源漏极，所述源漏极之间形成沟槽；
在所述源漏极上形成掺有P离子的多晶硅层，图案化所述多晶硅层并对所述多晶硅层部分区域进行N离子掺杂得到离子掺杂层。
2.如权利要求1所述的一种LTPS阵列基板的制造方法，其特征在于，步骤“通过蚀刻方式图案化所述栅极材料层形成栅极”包括，先通过干法蚀刻去除所述第一光阻层覆盖区域以外的栅极材料层，再对所述第一光阻层及所述第一光阻层覆盖的栅极材料层进行湿法蚀刻，形成所述栅极。
3.如权利要求1所述的一种LTPS阵列基板的制造方法，其特征在于，步骤“图案化所述多晶硅层并对所述多晶硅层部分区域进行N离子掺杂得到离子掺杂层”包括：
形成覆盖所述源漏极及所述绝缘层的掺有P离子的多晶硅层，在所述多晶硅层上形成第二光阻材料层；
图案化所述第二光阻材料层形成第二光阻层，所述第二光阻层包括第一部分、位于所述第一部分两侧的第二部分及位于所述第二部分外侧的第三部分，
图案化所述掺有P离子的多晶硅层，即通过干法蚀刻去除所述第二光阻层覆盖区域以外的所述多晶硅层；
通过干法蚀刻去除所述第二光阻层的第三部分，露出所述被所述第二光阻层的第三部分覆盖的多晶硅层，对露出的所述多晶硅层进行第一次N离子掺杂；
通过干法蚀刻去除所述第二光阻层的第二部分，露出被所述第二光阻层的第二部分覆盖的多晶硅层，对未被所述第二光阻层覆盖的所述多晶硅层进行第二次N离子掺杂；
剥离所述第一部分，即得到所述离子掺杂层。
4.如权利要求1或3所述的一种LTPS阵列基板的制造方法，其特征在于，所述离子掺杂层包括未被N离子掺杂的第一多晶硅层，接受了一次N离子掺杂的第二多晶硅层及接受了两次N离子掺杂的第三多晶硅层。
5.如权利要求4所述的一种LTPS阵列基板的制造方法，其特征在于，所述第一多晶硅层覆盖所述沟槽区域底壁，所述第三多晶硅层层叠于所述源漏极上，所述第二多晶硅层连接所述第一多晶硅层及所述第三多晶硅层。
6.如权利要求1所述的一种LTPS阵列基板的制造方法，其特征在于，所述沟槽区域正投影于所述栅极。
7.如权利要求4所述的一种LTPS阵列基板的制造方法，其特征在于，通过气相沉积方式形成所述第一光阻材料层、第二光阻材料层、所述绝缘层及所述掺有P离子的多晶硅层。
8.如权利要求1所述的一种LTPS阵列基板的制造方法，其特征在于，通过溅射工艺形成所述栅极材料层。
9.一种LTPS阵列基板，其特征在于，所述阵列基板包括：
基板；
叠设与所述基板表面的栅极，所述栅极包括第一区域及位于第一区域相对两侧的第二区域，第二区域的厚度小于第一区的厚度；
覆盖所述栅极及所述基板的绝缘层；
叠设于所述绝缘层上的源漏极，所述源漏极之间形成沟槽，所述沟槽正投影于所述栅极；
覆盖所述沟槽及部分所述源漏极的离子掺杂层。
10.如权利要求9所述的一种LTPS阵列基板，其特征在于，所述离子掺杂层包括覆盖所述沟槽底壁的第一多晶硅层，层叠于所述源漏极的第三多晶硅层，连接所述第一多晶硅层及第三多晶硅层并贴靠于所述源漏极的第二多晶硅层。
CN201610898542.4A 2016-10-14 2016-10-14 Ltps阵列基板的制造方法及阵列基板 Pending CN106449518A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610898542.4A CN106449518A (zh) 2016-10-14 2016-10-14 Ltps阵列基板的制造方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610898542.4A CN106449518A (zh) 2016-10-14 2016-10-14 Ltps阵列基板的制造方法及阵列基板

Publications (1)

Publication Number Publication Date
CN106449518A true CN106449518A (zh) 2017-02-22

Family

ID=58174143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610898542.4A Pending CN106449518A (zh) 2016-10-14 2016-10-14 Ltps阵列基板的制造方法及阵列基板

Country Status (1)

Country Link
CN (1) CN106449518A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643657A (zh) * 2017-06-22 2019-04-16 深圳市柔宇科技有限公司 阵列基板的制作设备及阵列基板的制作方法
WO2020077922A1 (zh) * 2018-10-15 2020-04-23 深圳市华星光电技术有限公司 阵列基板及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522410A (zh) * 2011-12-22 2012-06-27 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102655156A (zh) * 2012-03-19 2012-09-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN103165529A (zh) * 2013-02-20 2013-06-19 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104485278A (zh) * 2014-12-12 2015-04-01 深圳市华星光电技术有限公司 一种阵列基板的掺杂方法和掺杂设备
CN104659072A (zh) * 2015-03-16 2015-05-27 京东方科技集团股份有限公司 阵列基板和阵列基板制作方法
US20150221778A1 (en) * 2008-10-24 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105870057A (zh) * 2016-04-28 2016-08-17 京东方科技集团股份有限公司 一种阵列基板、其制作方法和显示装置
CN106024633A (zh) * 2016-06-23 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221778A1 (en) * 2008-10-24 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102522410A (zh) * 2011-12-22 2012-06-27 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102655156A (zh) * 2012-03-19 2012-09-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN103165529A (zh) * 2013-02-20 2013-06-19 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104485278A (zh) * 2014-12-12 2015-04-01 深圳市华星光电技术有限公司 一种阵列基板的掺杂方法和掺杂设备
CN104659072A (zh) * 2015-03-16 2015-05-27 京东方科技集团股份有限公司 阵列基板和阵列基板制作方法
CN105870057A (zh) * 2016-04-28 2016-08-17 京东方科技集团股份有限公司 一种阵列基板、其制作方法和显示装置
CN106024633A (zh) * 2016-06-23 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643657A (zh) * 2017-06-22 2019-04-16 深圳市柔宇科技有限公司 阵列基板的制作设备及阵列基板的制作方法
WO2020077922A1 (zh) * 2018-10-15 2020-04-23 深圳市华星光电技术有限公司 阵列基板及其制造方法

Similar Documents

Publication Publication Date Title
CN104617102B (zh) 阵列基板及阵列基板制造方法
CN104538399B (zh) 一种ltps阵列基板及其制造方法
CN102655156B (zh) 一种阵列基板及其制造方法
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN108417583A (zh) 一种阵列基板的制造方法和阵列基板
CN103928399B (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
KR101274708B1 (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN106847830A (zh) 阵列基板及其制作方法、显示面板
WO2017193637A1 (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN106887439A (zh) 阵列基板及其制作方法、显示面板
CN105931995A (zh) 阵列基板及其制作方法
CN105336684A (zh) 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板
CN106449518A (zh) Ltps阵列基板的制造方法及阵列基板
JP2005236294A (ja) 薄膜トランジスタの製造方法
CN106206428A (zh) 阵列基板及其制作方法、显示面板
CN104952934A (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
CN107438903A (zh) 薄膜晶体管制造方法
WO2014005348A1 (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
CN109801929B (zh) 一种阵列基板及其制造方法
WO2017210995A1 (zh) 金属氧化物薄膜晶体管及其制备方法
CN100492617C (zh) 像素结构的制作方法以及像素结构
TW201413825A (zh) 薄膜電晶體的製作方法
CN109920801A (zh) 阵列基板及其制作方法、和显示装置
WO2016197400A1 (zh) Ltps阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222