CN109920801A - 阵列基板及其制作方法、和显示装置 - Google Patents
阵列基板及其制作方法、和显示装置 Download PDFInfo
- Publication number
- CN109920801A CN109920801A CN201910180171.XA CN201910180171A CN109920801A CN 109920801 A CN109920801 A CN 109920801A CN 201910180171 A CN201910180171 A CN 201910180171A CN 109920801 A CN109920801 A CN 109920801A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- display area
- routing region
- mask plate
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 292
- 239000002184 metal Substances 0.000 claims abstract description 120
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000000737 periodic effect Effects 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000014759 maintenance of location Effects 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000000155 melt Substances 0.000 claims description 3
- 230000035699 permeability Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 28
- 229920005591 polysilicon Polymers 0.000 description 20
- 230000008569 process Effects 0.000 description 15
- 239000003292 glue Substances 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000007704 transition Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制作方法、和显示装置，其中，所述方法包括：在衬底基板上形成金属层；在金属层上涂覆光刻胶，利用掩膜板对光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分；刻蚀掉所述金属层中对应光刻胶去除部分的金属部分后，剥离所述第一光刻胶保留部分和所述第二光刻胶保留部分，得到位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸。本发明提供的阵列基板及其制作方法、和显示装置，能够便于显示装置的窄边框化的发展。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、和显示装置。
背景技术
显示装置的边框区域设置有走线(Fan-out)区，然而，目前的Fan-out区因为内部的栅线间距(Gate Pitch)较大导致Fan-out区的面积较大。现有技术中，为了同时满足显示(AA)区域与走线区的曝光精度，无法明显缩小Gate Pitch，从而导致显示装置的边框宽度较大，不利于发展显示装置窄边框化的潮流。
发明内容
本发明实施例提供一种阵列基板及其制作方法、和显示装置，以解决现有技术中显示装置的边框宽度较大，不利于发展显示装置窄边框化的潮流的问题。
为了解决上述技术问题：
第一方面，本发明提供了一种阵列基板的制作方法，所述方法包括：
在衬底基板上形成金属层；
在所述金属层上涂覆光刻胶，利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分，所述第一光刻胶保留部分的宽度小于所述第二光刻胶保留部分的宽度，所述第一光刻胶部分位于所述走线区域，所述第二光刻胶部分位于所述显示区域；
刻蚀掉所述金属层中对应光刻胶去除部分的金属部分后，剥离所述第一光刻胶保留部分和所述第二光刻胶保留部分，得到位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸，其中，所述光刻胶去除部分为所述光刻胶中除所述第一光刻胶保留部分和所述第二光刻胶保留部分之外的光刻胶部分。
可选的，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分；
采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分；
其中，对所述第一光刻胶部分进行曝光时的曝光量小于对所述第二光刻胶部分进行曝光时的曝光量。
可选的，所述采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分的步骤，包括：
利用第一掩膜板对所述光刻胶进行曝光，所述第一掩膜板包括有对应显示区域的第一不透光图形、对应第一光刻胶保留区域的第二不透光图形；
显影后形成位于走线区域的第一光刻胶保留部分和所述显示区域的光刻胶。
可选的，所述采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分的步骤，包括：
利用第二掩膜板对所述光刻胶进行曝光，所述第二掩膜板包括有对应走线区域的第三不透光图形、对应第二光刻胶保留区域的第四不透光图形；
显影后形成位于显示区域的第二光刻胶保留部分和所述走线区域的光刻胶。
可选的，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
利用灰色调掩膜板对所述金属层上的光刻胶进行曝光，所述灰色调掩膜板包括有位于走线区域和显示区域的不透光图形、位于走线区域内且在所述不透光图形之外的部分透光图形、以及位于显示区域内且在所述不透光图形之外的透光图形；
显影后，形成对应显示区域中除第二光刻胶保留区域之外区域的光刻胶去除部分、对应走线区域中除第一光刻胶保留区域之外区域的光刻胶部分保留部分、对应走线区域中所述第一光刻胶保留区域的第一光刻胶保留部分、以及对应显示区域中所述第二光刻胶保留区域的第二光刻胶保留部分。
可选的，所述在所述金属层上涂覆光刻胶的步骤，包括：
在所述金属层上涂覆光刻胶，其中，对应所述第一光刻胶保留区域的光刻胶的厚度大于其他区域的光刻胶的厚度。
可选的，所述刻蚀掉所述金属层中对应光刻胶去除部分的金属部分的步骤，包括：
刻蚀掉对应所述光刻胶去除部分的金属层；
灰化掉光刻胶部分保留部分，并刻蚀掉对应所述光刻胶部分保留部分的金属层。
第二方面，本发明还提供了一种阵列基板，所述阵列基板由如上所述的阵列基板的制作方法制作而成。
第三方面，本发明还提供了一种阵列基板，所述阵列基板包括位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸的80％。
第四方面，本发明还提供了一种显示装置，包括如上所述的阵列基板。
本发明提供的技术方案中，利用掩膜板对所述光刻胶进行曝光，使得作用于走线区域内的第一光刻胶部分的光量小于作用于显示区域内的第二光刻胶部分的光量，这样，能够避免针对显示区域的第二金属图案在曝光调整过程中造成宽度较小的第一金属图案出现断裂的发生，使得走线区域的第一金属图案的周期尺寸能够制作得更小，便于显示装置的窄边框化的发展。因此，本发明提供的技术方案能够便于显示装置的窄边框化的发展。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中显示装置的走线区域内栅线的结构示意图；
图2为本发明实施例提供的一种阵列基板的制作方法的流程图；
图3为本发明实施例中栅线周期尺寸的示意图；
图4为通过本发明实施例提供的一种阵列基板的制作方法制作得到的走线区域中栅线的结构示意图；
图5为本发明实施例提供的另一种阵列基板的制作方法过程中膜层的变化示意图；
图6为本发明实施例提供的另一种阵列基板的制作方法过程中膜层的变化示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以制作栅线为例，为了窄边框化的发展，制作的走线区域的栅线图案的宽度要小于显示区域的栅线图案的宽度，即在曝光后，走线区域用于形成栅线的第一光刻胶的宽度小于显示区域用于形成栅线的第二光刻胶的宽度，现有技术中走线区域的栅线结构如图1所示。但是现有技术中，利用掩膜板对所述光刻胶进行曝光时，作用于走线区域上的光刻胶的光量等于作用于显示区域上的光刻胶的光量，这样，在曝光量较大不会造成较宽的第一光刻胶断线的情况下，可能会造成较窄的第二光刻胶断线，且第二光刻胶越窄断线的几率越高，进而造成无法在走线区域形成宽度较小的栅线图案。因此，现有技术中阵列基板的制作方法无法在走线区域制作出宽度较小的栅线图案。
本发明的实施例针对上述问题，提供一种阵列基板及其制作方法、和显示装置，能够在走线区域形成宽度较小的栅线图案，便于显示装置的窄边框化的发展。
请参阅图2，图2为本发明一实施例提供的阵列基板的制作方法流程图。所述阵列基板的制作方法，包括：
步骤201：在衬底基板上形成金属层。
步骤202：在所述金属层上涂覆光刻胶，利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分，所述第一光刻胶保留部分的宽度小于所述第二光刻胶保留部分的宽度，所述第一光刻胶部分位于所述走线区域，所述第二光刻胶部分位于所述显示区域。
步骤203：刻蚀掉所述金属层中对应光刻胶去除部分的金属部分后，剥离所述第一光刻胶保留部分和所述第二光刻胶保留部分，得到位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸，其中，所述光刻胶去除部分为所述光刻胶中除所述第一光刻胶保留部分和所述第二光刻胶保留部分之外的光刻胶部分。
本发明实施例中，利用掩膜板对所述光刻胶进行曝光，使得作用于走线区域内的第一光刻胶部分的光量小于作用于显示区域内的第二光刻胶部分的光量，这样，能够避免针对显示区域的第二金属图案在曝光调整过程中造成宽度较小的第一金属图案出现断裂的发生，使得走线区域的第一金属图案的周期尺寸能够制作得更小，便于显示装置的窄边框化的发展。因此，本发明提供的技术方案能够便于显示装置的窄边框化的发展。
上述衬底基板可以是柔性衬底，比如聚酰亚胺薄膜；也可以是刚性衬底基板，比如石英基板或玻璃基板。
金属层可以是通过沉积的方式形成在衬底基板上，具体采用物理沉积或是化学沉积，本发明实施例对此不作限定。金属层覆盖在衬底基板的走线区域和显示区域。
在曝光过程中作用在第一光刻胶部分和第二光刻胶部分的光量是不同的，即第一光刻胶部分和第二光刻胶部分在曝光过程中接收到的曝光量不同，可以是分别对第一光刻胶部分和第二光刻胶部分分别进行曝光，针对第一光刻胶部分的曝光量小于针对第二光刻胶部分的曝光量，这种情况下每次曝光过程中需要使用到一种特制的掩膜板，共计使用两次掩膜板；也可以是在一次曝光过程中通过阻挡原本第一光刻胶部分会接收的部分光量，造成第一光刻胶部分接收到的曝光量小于第二光刻胶部分接收到的曝光量，这种情况下总共只需要使用到一种特制的掩膜板。
从而在较大的光量对显示区域的第二光刻胶部分进行曝光的情况下，只有较小的光量对走线区域的第一光刻胶部分进行曝光，不会造成宽度较窄的第一光刻胶部分遮盖的第一金属图案发生断线，从而能够制作出周期尺寸较小的金属图案，通过本发明实施例制作的栅线结构如图3所示。
需要说明的是，以栅线为例：如图4所示，第一金属图案的周期尺寸为走线区域一根栅线的宽度a以及与相邻栅线之间间距b的和；第二金属图案的周期尺寸为显示区域一根栅线的宽度以及与相邻栅线之间间距的和。
刻蚀所述金属层中对应光刻胶去除部分的金属部分可以是通过湿刻蚀工艺来完成的，也可以是通过干刻蚀工艺完成的，对此不作限定。
在一些可选的实施例中，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分；
采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分；
其中，对所述第一光刻胶部分进行曝光时的曝光量小于对所述第二光刻胶部分进行曝光时的曝光量。
本实施例中，采用两次曝光的方式分别形成第一光刻胶保留部分和第二光刻胶保留部分，可以是先形成第一光刻胶保留部分后再形成第二光刻胶保留部分，也可以是先形成第二光刻胶保留部分后再形成第一光刻胶保留部分。
其中，在一可选的实施方式中，所述采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分的步骤，包括：
利用第一掩膜板对所述光刻胶进行曝光，所述第一掩膜板包括有对应显示区域的第一不透光图形、对应第一光刻胶保留区域的第二不透光图形；
显影后形成位于走线区域的第一光刻胶保留部分和所述显示区域的光刻胶。
本实施方式中，第一掩膜板同时覆盖走线区域和显示区域，其中，第一不透光图案对应走线区域的第一光刻胶保留区域，第二不透光图案对应全部显示区域。利用第一掩膜板对光刻胶进行曝光时，无论显示区域是否已经形成第二光刻胶保留部分，均可以保证显示区域内的光刻胶不受到曝光影响。从而，在显示区域的光刻胶不发生变化的情况下，在走线区域形成第一光刻胶保留部分。
在另一可选的实施例中，所述采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分的步骤，包括：
利用第二掩膜板对所述光刻胶进行曝光，所述第二掩膜板包括有对应走线区域的第三不透光图形、对应第二光刻胶保留区域的第四不透光图形；
显影后形成位于显示区域的第二光刻胶保留部分和所述走线区域的光刻胶。
本实施方式中，第二掩膜板同时覆盖走线区域和显示区域，其中，第三不透光图案对应全部走线区域，第四不透光图案对应显示区域内第二光刻胶保留区域。利用第二掩膜板对光刻胶进行曝光时，无论走线区域是否已经形成第一光刻胶保留部分，均可以保证显示区域内的光刻胶不受到曝光影响。从而，在走线区域的光刻胶不发生变化的情况下，在显示区域形成第二光刻胶保留部分。
以显示装置为具有高速响应、高分辨率、更轻薄和高开口率等优点的低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)显示装置为例，在LTPS显示装置制造过程中需要利用准分子镭射光在400摄氏度左右将非晶硅a-Si转换为多晶硅结构P-Si，P-Si的硅结晶排列较a-Si有次序，使得电子移动率提高100倍以上。后续再对两处多晶硅结构P-Si注入两次P+离子，得到源漏极掺杂多晶硅结构P-Si和漏极轻掺杂多晶硅结构P-Si，特此将多晶硅结构P-Si转换为源漏极掺杂多晶硅结构P-Si和漏极轻掺杂多晶硅结构P-Si的过程与栅线形成过程结合进行说明：
如图5所示，在金属层形成后，走线区域的金属层5011覆盖衬底基板502，显示区域的金属层5012覆盖在衬底基板502上的原始多晶硅结构层503上；之后，在走线区域的金属层5011涂满光刻胶5041，在显示区域的金属层5012上的图形区域涂覆光刻胶5042，并利用第二掩膜板进行较强曝光量的曝光；之后，刻蚀掉显示区域中被曝光的金属部分，保留的第二金属图案5013的宽度小于光刻胶5042的宽度；之后，将P+离子注入原始多晶硅结构层503处于第一转换区域内的多晶硅结构P-Si，使其转换为源漏极掺杂多晶硅结构P-Si505，其中，第一转换区域在衬底基板502上的正投影与显示区域内的光刻胶5042在衬底基板502上的正投影不重合；之后，刻蚀掉部分显示区域的光刻胶5042，使得显示区域的光刻胶5042的宽度与保留的金属图案5013的宽度一致后，剥离走线区域的光刻胶5041和显示区域的光刻胶5042；之后，在原始多晶硅结构层503处于第二转换区域的多晶硅结构P-Si注入P+离子，使其转换为漏极轻掺杂多晶硅结构506，其中，第二换转区域在衬底基板502上的正投影位于第一转换区域在衬底基板502上的正投影与显示区域内的光刻胶5042在衬底基板502上的正投影之间；之后，在走线区域的金属层5011的图形区域涂覆光刻胶5043，在显示区域涂满光刻胶5044，并利用第一掩膜板进行较弱曝光量的曝光；之后，刻蚀掉走线区域中被曝光的金属部分，保留第一金属图案5014；最后，剥离显示区域的光刻胶5043和走线区域的光刻胶5044，得到位于走线区域的第一金属图案5014、位于显示区域的第二金属图案5013、以及源漏极掺杂多晶硅结构P-Si505和漏极轻掺杂多晶硅结构P-Si506。
本实施例中，对金属层进行两次曝光，其中，对所述第一光刻胶部分进行曝光时的曝光量小于对所述第二光刻胶部分进行曝光时的曝光量，使得能够形成宽度相较于现有技术中更窄的第一光刻胶保留部分，以便于形成宽度更窄的第一金属图形，便于显示装置的窄边框化的发展。
在另一可选的实施例中，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
利用灰色调掩膜板对所述金属层上的光刻胶进行曝光，所述灰色调掩膜板包括有位于走线区域和显示区域的不透光图形、位于走线区域内且在所述不透光图形之外的部分透光图形、以及位于显示区域内且在所述不透光图形之外的透光图形；
显影后，形成对应显示区域中除第二光刻胶保留区域之外区域的光刻胶去除部分、对应走线区域中除第一光刻胶保留区域之外区域的光刻胶部分保留部分、对应走线区域中所述第一光刻胶保留区域的第一光刻胶保留部分、以及对应显示区域中所述第二光刻胶保留区域的第二光刻胶保留部分。
本实施例中，仅一次曝光，在曝光过程中借助灰色调掩膜板能够调节透光率的特性，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，进而形成第一光刻胶保留部分和第二光刻胶保留部分。
灰色调掩膜板在曝光过程中同时覆盖走线区域和显示区域，其中，不透光图形对应走线区域的第一光刻胶保留区域和显示区域的第二光刻胶保留区域，部分透光图形对应走线区域内在第一光刻胶保留区域外的区域，透光图形对应显示区域内第二光刻胶保留区域外的区域。
部分透光图形能够阻挡原本作用于走线区域内在第一光刻胶保留区域外的区域的光刻胶的部分光量，从而能够避免较大光量造成第一光刻胶保留部分覆盖的金属被曝光，避免后续得到的第一金属图案发生断线。
显影后，在走线区域的金属层上形成对应不透光图形的第一光刻胶保留部、以及对应部分透光图形的光刻胶部分保留部分；在显示区域的金属层上形成对应不透光图形的第二光刻胶保留部分、以及对应透光图形的光刻胶去除部分。
同样以显示装置为LTPS显示装置为例，将原始多晶硅结构P-Si转换为源漏极掺杂多晶硅结构P-Si和漏极轻掺杂多晶硅结构P-Si的过程与栅线形成过程结合进行说明：
如图6所示，在金属层形成后，走线区域的金属层6011覆盖衬底基板602，显示区域的金属层6012覆盖在衬底基板上的原始多晶硅结构层603上；之后，在走线区域的金属层涂满光刻胶6041，在显示区域的金属层上的图形区域涂覆光刻胶6042，并利用灰色调掩膜板进行较强曝光量的曝光，灰色调掩膜板在曝光过程中会遮挡原本走线区域的光刻胶6041会接收的部分光量；之后，刻蚀掉显示区域中被曝光的金属部分，保留的第二金属图案6013的宽度小于光刻胶的宽度；之后，将P+离子注入原始多晶硅结构层603处于第一转换区域内的多晶硅结构P-Si，使其转换为源漏极掺杂多晶硅结构P-Si605，其中，第一转换区域在衬底基板602上的正投影与显示区域内的光刻胶6042在衬底基板上的正投影不重合；之后，刻蚀掉走线区域中非图案区域的金属部分和光刻胶，仅保留图案区域的金属层和光刻胶；最后，剥离走线区域和显示区域的光刻胶，保留第一金属图案6014和上方的光刻胶，并在原始多晶硅结构层603处于第二转换区域(第二换转区域在衬底基板上的正投影位于第一转换区域在衬底基板上的正投影与显示区域内的光刻胶在衬底基板上的正投影之间)的多晶硅结构P-Si注入P+离子，使其转换为漏极轻掺杂多晶硅结构P-Si606，得到位于走线区域的第一金属图案6014、位于显示区域的第二金属图案6013、以及源漏极掺杂多晶硅结构P-Si605和漏极轻掺杂多晶硅结构P-Si606。
本实施例中，借助灰色调掩膜板能够调节透光率的特性，能够在一次曝光工艺中形成第一光刻胶保留部分和第二光刻胶保留部分，在实现第一金属图案的宽度更小的情况下，还能够提高显示基板的制作效率。
进一步地，所述在所述金属层上涂覆光刻胶的步骤，包括：
在所述金属层上涂覆光刻胶，其中，对应所述第一金属图案的光刻胶的厚度大于其他区域的光刻胶的厚度。
在曝光时走线区域涂覆有光刻胶，其中，对应所述第一金属图案的光刻胶的厚度大于其他区域的光刻胶的厚度。通过对第一金属图案对应的光刻胶的厚度大于其他区域的光刻胶的厚度，从而第一金属图案区域的曝光量较少，从而第一金属图案和上方的部分光刻胶被保留下来。
进一步地，所述刻蚀掉所述金属层中对应光刻胶去除部分的金属部分的步骤，包括：
刻蚀掉对应所述光刻胶去除部分的金属层；
灰化掉光刻胶部分保留部分，并刻蚀掉对应所述光刻胶部分保留部分的金属层。
本实施例中，在光刻胶部分保留区域还存留有部分光刻胶，需要在刻蚀掉光刻胶部分保留区域的金属层之前先灰化存留的光刻胶，从而能够确保第一光刻胶保留部分和第二光刻胶保留部分之外的区域刻蚀干净。
本发明还提供了一种阵列基板，所述阵列基板由如上所述的阵列基板的制作方法制作而成。
本发明还提供了一种阵列基板，所述阵列基板包括位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸的80％。
通过上述阵列基板的制作方法制作得到的位于走线区域的第一金属图案的宽度不会受到第二金属图案曝光的影响，因此能够通过降低针对第一金属图案的曝光量，制作得到宽度更小的第一金属图案。
本发明还提供一种显示装置，包括上述的显示面板。
显示装置可以是显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
由于显示装置本体的结构是现有技术，其中，显示面板的结构在上述实施例中已进行详细说明，因此，本实施例中对于具体的显示面板的结构不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，所述方法包括：
在衬底基板上形成金属层；
在所述金属层上涂覆光刻胶，利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分，所述第一光刻胶保留部分的宽度小于所述第二光刻胶保留部分的宽度，所述第一光刻胶部分位于所述走线区域，所述第二光刻胶部分位于所述显示区域；
刻蚀掉所述金属层中对应光刻胶去除部分的金属部分后，剥离所述第一光刻胶保留部分和所述第二光刻胶保留部分，得到位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸，其中，所述光刻胶去除部分为所述光刻胶中除所述第一光刻胶保留部分和所述第二光刻胶保留部分之外的光刻胶部分。
2.根据权利要求1所述的方法，其特征在于，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分；
采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分；
其中，对所述第一光刻胶部分进行曝光时的曝光量小于对所述第二光刻胶部分进行曝光时的曝光量。
3.根据权利要求2所述的方法，其特征在于，所述采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分的步骤，包括：
利用第一掩膜板对所述光刻胶进行曝光，所述第一掩膜板包括有对应显示区域的第一不透光图形、对应第一光刻胶保留区域的第二不透光图形；
显影后形成位于走线区域的第一光刻胶保留部分和所述显示区域的光刻胶。
4.根据权利要求2所述的方法，其特征在于，所述采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分的步骤，包括：
利用第二掩膜板对所述光刻胶进行曝光，所述第二掩膜板包括有对应走线区域的第三不透光图形、对应第二光刻胶保留区域的第四不透光图形；
显影后形成位于显示区域的第二光刻胶保留部分和所述走线区域的光刻胶。
5.根据权利要求1所述的方法，其特征在于，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
利用灰色调掩膜板对所述金属层上的光刻胶进行曝光，所述灰色调掩膜板包括有位于走线区域和显示区域的不透光图形、位于走线区域内且在所述不透光图形之外的部分透光图形、以及位于显示区域内且在所述不透光图形之外的透光图形；
显影后，形成对应显示区域中除第二光刻胶保留区域之外区域的光刻胶去除部分、对应走线区域中除第一光刻胶保留区域之外区域的光刻胶部分保留部分、对应走线区域中所述第一光刻胶保留区域的第一光刻胶保留部分、以及对应显示区域中所述第二光刻胶保留区域的第二光刻胶保留部分。
6.根据权利要求5所述的方法，其特征在于，所述在所述金属层上涂覆光刻胶的步骤，包括：
在所述金属层上涂覆光刻胶，其中，对应所述第一光刻胶保留区域的光刻胶的厚度大于其他区域的光刻胶的厚度。
7.根据权利要求5所述的方法，其特征在于，所述刻蚀掉所述金属层中对应光刻胶去除部分的金属部分的步骤，包括：
刻蚀掉对应所述光刻胶去除部分的金属层；
灰化掉光刻胶部分保留部分，并刻蚀掉对应所述光刻胶部分保留部分的金属层。
8.一种阵列基板，其特征在于，所述阵列基板由权利要求1-7中任一项所述的阵列基板的制作方法制作而成。
9.一种阵列基板，其特征在于，所述阵列基板包括位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸的80％。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910180171.XA CN109920801B (zh) | 2019-03-11 | 2019-03-11 | 阵列基板及其制作方法、和显示装置 |
| US16/957,354 US11569275B2 (en) | 2019-03-11 | 2020-02-13 | Array substrate, method for preparing the same, and display device |
| PCT/CN2020/075033 WO2020181948A1 (zh) | 2019-03-11 | 2020-02-13 | 阵列基板及其制作方法、和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910180171.XA CN109920801B (zh) | 2019-03-11 | 2019-03-11 | 阵列基板及其制作方法、和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109920801A true CN109920801A (zh) | 2019-06-21 |
| CN109920801B CN109920801B (zh) | 2022-02-01 |
Family
ID=66964108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910180171.XA Active CN109920801B (zh) | 2019-03-11 | 2019-03-11 | 阵列基板及其制作方法、和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11569275B2 (zh) |
| CN (1) | CN109920801B (zh) |
| WO (1) | WO2020181948A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020181948A1 (zh) * | 2019-03-11 | 2020-09-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、和显示装置 |
| CN111710605A (zh) * | 2020-06-19 | 2020-09-25 | 扬州国宇电子有限公司 | 一种半导体台面金属剥离方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1360296A (zh) * | 2000-12-21 | 2002-07-24 | Lg.飞利浦Lcd有限公司 | 液晶显示装置和用于制造所述液晶显示装置的方法 |
| CN105093807A (zh) * | 2015-09-16 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种掩模板及其制备方法和曝光系统 |
| CN105206621A (zh) * | 2015-08-31 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种构图方法、阵列基板及显示装置 |
| CN107068692A (zh) * | 2017-04-20 | 2017-08-18 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN107170753A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102370385B1 (ko) | 2015-02-05 | 2022-03-07 | 삼성디스플레이 주식회사 | 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법 |
| CN107818988A (zh) * | 2017-09-27 | 2018-03-20 | 武汉华星光电半导体显示技术有限公司 | 柔性显示面板及其制作方法 |
| CN108538855B (zh) * | 2018-03-30 | 2020-06-30 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板的制作方法 |
| CN109920801B (zh) | 2019-03-11 | 2022-02-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、和显示装置 |
-
2019
- 2019-03-11 CN CN201910180171.XA patent/CN109920801B/zh active Active
-
2020
- 2020-02-13 US US16/957,354 patent/US11569275B2/en active Active
- 2020-02-13 WO PCT/CN2020/075033 patent/WO2020181948A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1360296A (zh) * | 2000-12-21 | 2002-07-24 | Lg.飞利浦Lcd有限公司 | 液晶显示装置和用于制造所述液晶显示装置的方法 |
| CN105206621A (zh) * | 2015-08-31 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种构图方法、阵列基板及显示装置 |
| CN105093807A (zh) * | 2015-09-16 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种掩模板及其制备方法和曝光系统 |
| CN107068692A (zh) * | 2017-04-20 | 2017-08-18 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN107170753A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020181948A1 (zh) * | 2019-03-11 | 2020-09-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、和显示装置 |
| US11569275B2 (en) | 2019-03-11 | 2023-01-31 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate, method for preparing the same, and display device |
| CN111710605A (zh) * | 2020-06-19 | 2020-09-25 | 扬州国宇电子有限公司 | 一种半导体台面金属剥离方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020181948A1 (zh) | 2020-09-17 |
| US20210375956A1 (en) | 2021-12-02 |
| CN109920801B (zh) | 2022-02-01 |
| US11569275B2 (en) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW488080B (en) | Method for producing thin film transistor | |
| CN104617102B (zh) | 阵列基板及阵列基板制造方法 | |
| KR20000034859A (ko) | 액정표시장치 및 그 제조방법 | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| TWI332266B (en) | Method for manufacturing a pixel structure of a liquid crystal display | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| WO2014131236A1 (zh) | 氧化物薄膜晶体管阵列基板及制作方法、显示面板 | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| CN109887976A (zh) | 一种阵列基板及其制备方法及显示面板和显示装置 | |
| CN109920801A (zh) | 阵列基板及其制作方法、和显示装置 | |
| WO2020082623A1 (zh) | 薄膜晶体管及其制造方法 | |
| CN107195549B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| TW200411939A (en) | Method of forming a top-gate type thin film transistor device | |
| TW415109B (en) | Structure and fabrication of thin-film transistor (TFT) array | |
| JP2005236294A (ja) | 薄膜トランジスタの製造方法 | |
| CN101236904A (zh) | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 | |
| JP3612525B2 (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| WO2014005348A1 (zh) | 一种阵列基板的制作方法、阵列基板和液晶显示装置 | |
| CN100514608C (zh) | 薄膜晶体管阵列的制造方法及其结构 | |
| TWI352429B (en) | Method for manufacturing pixel structure | |
| JPH0836192A (ja) | アクティブマトリクス基板およびその製造方法 | |
| CN109856908A (zh) | 一种掩膜版、显示基板及其制备方法和显示装置 | |
| CN106449518A (zh) | Ltps阵列基板的制造方法及阵列基板 | |
| CN110634748B (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| CN110047800B (zh) | 阵列基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |