CN105093807A - 一种掩模板及其制备方法和曝光系统 - Google Patents

一种掩模板及其制备方法和曝光系统 Download PDF

Info

Publication number
CN105093807A
CN105093807A CN201510591876.2A CN201510591876A CN105093807A CN 105093807 A CN105093807 A CN 105093807A CN 201510591876 A CN201510591876 A CN 201510591876A CN 105093807 A CN105093807 A CN 105093807A
Authority
CN
China
Prior art keywords
mask
district
graph
slit
transparency carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510591876.2A
Other languages
English (en)
Other versions
CN105093807B (zh
Inventor
罗丽平
刘会双
胡海琛
孙增标
王涛
金基用
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510591876.2A priority Critical patent/CN105093807B/zh
Publication of CN105093807A publication Critical patent/CN105093807A/zh
Priority to PCT/CN2016/077321 priority patent/WO2017045391A1/zh
Priority to US15/504,936 priority patent/US10032881B2/en
Application granted granted Critical
Publication of CN105093807B publication Critical patent/CN105093807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供一种掩模板及其制备方法和曝光系统。该掩模板包括第一区和第二区，第一区和第二区内均设置有多个图形化掩模，且第一区内多个图形化掩模的分布密度小于第二区内多个图形化掩模的分布密度；每个图形化掩模包括第一图形、第二图形和两图形之间的狭缝，第一区内的狭缝宽度大于第二区内的狭缝宽度。该掩模板能使透过第二区内狭缝的曝光光线的强度相对于透过第一区内狭缝的曝光光线的强度减小，从而使显示区和非显示区内的晶体管在经过源漏极曝光和显影后，保留在有源区膜层上的光刻胶的厚度趋于一致，进而确保通过刻蚀工艺后非显示区晶体管的有源区不会断开，最终确保非显示区的晶体管能够正常工作。

Description

一种掩模板及其制备方法和曝光系统
技术领域
本发明涉及显示技术领域，具体地，涉及一种掩模板及其制备方法和曝光系统。
背景技术
在薄膜晶体管液晶显示器(TFT-LCD)中，薄膜晶体管作为数字电路的开关器件，扮演着十分重要的角色。
目前，在TFT-LCD阵列基板的生产中，普遍采用单缝衍射掩模板(SingleSlitMask)、灰色调掩模板(GrayToneMask)或半色调掩模板(HalfToneMask)进行源漏金属层掩模(SDMask)工艺。当采用单缝衍射掩模板进行源漏金属层掩模工艺时，源漏极沟道区域通过狭缝衍射进行曝光。由于源漏极沟道本身较窄，若曝光光线通过狭缝衍射后光强度太低，曝光不足，经显影和刻蚀后，很容易导致TFT-LCD阵列基板发生源漏极沟道金属桥接；若曝光光线通过狭缝衍射后光强度太高，曝光过度，经显影和刻蚀后，又可能导致发生源漏极沟道半导体缺失。无论发生源漏极沟道金属桥接还是源漏极沟道半导体缺失，都会导致薄膜晶体管无法正常工作或无法工作。因此，在采用单缝衍射掩模板进行源漏金属层的掩模生产过程中，需要恰当地控制源漏极沟道区域通过单缝衍射后的光强度。
TFT-LCD阵列基板上，如图1所示，由于非显示区5(如外围布线区)薄膜晶体管的分布密度远高于显示区6(即像素区域)，所以在经过曝光后显影的过程中，非显示区5单位时间内对显影液的消耗量远低于显示区6，这使得非显示区5内的局部区域显影液浓度高于显示区6，以至于显影结束后容易导致非显示区5的薄膜晶体管的沟道区光刻胶偏薄，经刻蚀工艺后易造成源漏极沟道半导体缺失，使源漏极沟道断开，从而使得TFT-LCD的非显示区5的薄膜晶体管无法工作，最终导致显示区6无法正常显示。
发明内容
本发明针对现有技术中存在的上述技术问题，提供一种掩模板及其制备方法和曝光系统。该掩模板能使透过第二区内狭缝的曝光光线的强度相对于透过第一区内狭缝的曝光光线的强度减小，从而使显示区和非显示区内的晶体管在经过源漏极曝光和显影后，保留在有源区膜层上的光刻胶的厚度趋于一致，从而使非显示区的晶体管的有源区在刻蚀中不会产生半导体缺失，进而确保刻蚀工艺后非显示区晶体管的有源区不会断开，最终确保非显示区的晶体管能够正常工作，以确保像素区域能够正常显示。
本发明提供了一种掩模板，包括透明基板，以及形成于透明基板表面的掩模图形；其中，所述掩模图形包括用于对应形成显示区内膜层图形的第一区和用于对应形成非显示区内膜层图形的第二区；
所述第一区和所述第二区内均设置有多个图形化掩模，且所述第一区内图形化掩模的分布密度小于所述第二区内图形化掩模的分布密度；
每个所述图形化掩模包括用于形成所述晶体管的源极的第一图形、用于形成所述晶体管的漏极的第二图形和夹设在所述第一图形和所述第二图形之间的狭缝，其中，所述第一区内的所述狭缝的宽度大于所述第二区内的所述狭缝的宽度。
优选的，设所述第一区内的所述狭缝的宽度为L，所述第二区内的所述狭缝的宽度为M，M＝L-L×X％，其中，0＜X＜100，且X与所述第二区与所述第一区内所述图形化掩模的分布密度差值成正比。
优选的，所述第一图形和所述第二图形均由遮光材料构成，所述狭缝底部暴露所述透明基板。
优选的，所述掩模图形设置于所述透明基板一侧的表面；
所述第一图形、第二图形均由低反射率的遮光材料构成。
优选的，所述第一区和所述第二区内还设置有用于对应形成布线的布线图形，所述布线图形与所述掩模图形设置于所述透明基板同一侧的表面，且与所述第一图形和所述第二图形的材料相同。
本发明还提供了一种曝光系统，包括如上所述的掩模板。
本发明还提供了一种掩模板的制备方法，包括：
提供透明基板；
于所述透明基板表面依次沉积遮光膜层；
通过构图工艺在所述透明基板上形成掩模图形，所述掩模图形包括用于对应形成显示区内膜层图形的第一区和用于对应形成非显示区内膜层图形的第二区；
其中，所述第一区和所述第二区内均设置有多个图形化掩模，且所述第一区内图形化掩模的分布密度小于所述第二区内图形化掩模的分布密度；
每个所述图形化掩模包括用于形成所述晶体管的源极的第一图形、用于形成所述晶体管的漏极的第二图形和夹设在所述第一图形和所述第二图形之间的狭缝，所述第一区内的所述狭缝的宽度大于所述第二区内的所述狭缝的宽度。
优选的，通过构图工艺在所述透明基板上形成掩模图形包括：
在所述遮光膜层表面形成光刻胶层；
利用激光曝光设备对所述光刻胶层进行曝光，以形成对应所述掩模图形的图案化光刻胶；
以所述图案化光刻胶为掩模对所述遮光膜层进行刻蚀。
优选的，利用激光曝光设备对所述光刻胶进行曝光时，通过控制曝光量，以形成具有分别对应所述第一区内的所述狭缝和第二区内的所述狭缝图案的所述图案化光刻胶。
优选的，通过构图工艺在所述透明基板上形成掩模图形还包括于所述第一区和所述第二区内形成布线图形的步骤。
优选的，在透明基板上沉积遮光膜层前还包括：对所述透明基板进行清洗的步骤；
在通过构图工艺在所述透明基板上形成掩模图形后还包括：对形成在所述透明基板上的掩模图形进行检查，并对有缺陷的掩模图形进行修补的步骤。
本发明的有益效果：本发明所提供的掩模板，由于掩模板的第一区内狭缝的宽度大于第二区内狭缝的宽度，使透过第二区内狭缝的曝光光线的强度相对于透过第一区内狭缝的曝光光线的强度减小，从而使显示区和非显示区内的晶体管在经过源漏极曝光和显影后，保留在有源区膜层上的光刻胶的厚度趋于一致，从而使非显示区的晶体管的有源区在刻蚀中不会产生半导体缺失，进而确保非显示区晶体管的有源区不会断开，最终确保非显示区的晶体管能够正常工作，以确保像素区域能够正常显示。
本发明所提供的曝光系统，通过采用上述掩模板，提高了该曝光系统的曝光质量，从而提高了经该曝光系统曝光的产品的质量。
附图说明
图1为现有技术中阵列基板的显示区与非显示区的分布结构示意图；
图2为本发明实施例1中掩模板的结构剖视示意图。
其中的附图标记说明：
1.第一区；2.第二区；3.图形化掩模；31.第一图形；32.第二图形；33.狭缝；L.第一区内狭缝的宽度；M.第二区内狭缝的宽度；4.布线图形；5.非显示区；6.显示区。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种掩模板及其制备方法和曝光系统作进一步详细描述。
实施例1：
本实施例提供一种掩模板，如图2所示，包括透明基板(未标识)，以及形成于透明基板表面的掩模图形。
其中，所述掩模图形包括用于对应形成显示区内膜层图形的第一区1和用于对应形成非显示区内膜层图形的第二区2；
第一区1和第二区2内均设置有多个图形化掩模3，且第一区1内图形化掩模3的分布密度小于第二区2内图形化掩模3的分布密度；
每个图形化掩模3包括用于形成所述晶体管的源极的第一图形31、用于形成晶体管的漏极的第二图形32和夹设在第一图形31和第二图形32之间的狭缝33；第一区1内的狭缝33的宽度L大于第二区2内的狭缝33的宽度M。
通过使掩模板的第一区1内的狭缝33的宽度大于第二区2内的狭缝33的宽度，使透过第二区2内狭缝33的曝光光线的强度相对于透过第一区1内狭缝33的曝光光线的强度减小，从而使显示区和非显示区内的晶体管在经过源漏极曝光和显影后，保留在有源区膜层上的光刻胶的厚度趋于一致，从而使非显示区的晶体管的有源区在刻蚀中不会产生半导体缺失，进而确保非显示区晶体管的有源区不会断开，最终确保非显示区的晶体管能够正常工作，以确保像素区域能够正常显示。
其中，由于狭缝33夹设于第一图形31和第二图形32之间，所以狭缝33的宽度指第一图形31和第二图形32之间的距离。
本实施例中，设第一区1内的狭缝33的宽度为L，第二区2内的狭缝33的宽度为M，M＝L-L×X％，其中，0＜X＜100，且X与第二区2和第一区1内图形化掩模3的分布密度差值成正比。如此设置，能使L和M的差值随着第二区2与第一区1内图形化掩模3的分布密度差的增大而增大，由于显示区和非显示区内的晶体管在经过源漏极曝光后显影的过程中，非显示区与显示区内显影液的浓度差随着非显示区与显示区内晶体管分布密度差的增大而增大，也即非显示区与显示区内显影液的浓度差随着第二区2与第一区1内晶体管分布密度差的增大而增大，所以，M相对于L的减小能够相应地弥补非显示区内的显影液浓度高于显示区内的浓度对非显示区内晶体管有源区形成的过刻，即对应显影液浓度高的非显示区，掩模板上狭缝33的宽度M比较小；对应显影液浓度低的显示区，掩模板上狭缝33的宽度L比较大，从而使源漏极曝光时对应透射到非显示区内有源区的曝光光线的光强度比较小；而对应透射到显示区内有源区的曝光光线的光强度比较大，最终使源漏极曝光显影后保留在显示区和非显示区内晶体管有源区膜层上的光刻胶的厚度趋于一致，以确保经刻蚀后非显示区内晶体管的有源区不会因半导体缺失而断开。
本实施例中，第一图形31和第二图形32均由遮光材料构成，狭缝33底部暴露透明基板。由于通常情况下，显示区和非显示区膜层图形的曝光工艺中通常采用正性光刻胶，所以，掩模板上第一图形31和第二图形32为完全不透光图形，才能在曝光工艺后形成晶体管源极和漏极的图形，狭缝33为完全透光，在晶体管的源漏极曝光阶段，狭缝33通过单缝衍射对晶体管的有源区膜层上的光刻胶进行部分曝光。
本实施例中，掩模图形中的第一图形31和第二图形32设置于透明基板一侧的表面，第一图形31和第二图形32采用低反射率的遮光材料，如均采用金属铬低反射率的遮光材料能使第一图形31和第二图形32对曝光光线的遮挡不会影响掩模板上其他未遮光区域曝光光线的正常通过，从而确保曝光的精确度。
本实施例中，第一区1和第二区2内还设置有用于对应形成布线的布线图形4，布线图形4与第一图形31、第二图形32和狭缝33同层设置，且与第一图形31、第二图形32的材料相同。由于在显示区和非显示区内，晶体管的源漏极和布线通常采用相同的材料并通过一次构图工艺同时形成，所以在掩模板的第一区1和第二区2内除了第一图形31、第二图形32之外，还设置有布线图形4，这使布线与晶体管的源漏极能通过一次曝光工艺同时形成，从而提高曝光效率。位于第一区1中的布线图形4可包括用于对应形成显示区内数据线的图形，位于第二区2中的布线图形4可包括对应形成非显示区内扇出(fanout)线的图形。
需要说明的是，第一区1和第二区2内也可以不设置用于对应形成布线图形4，即掩模板上数据线的布线图形4与第一图形31、第二图形32和狭缝33不是通过一次构图工艺同时形成在同一掩模板上，即布线图形4形成在另一个掩模板上，布线图形4所在的掩模板与第一图形31、第二图形32和狭缝33所在的掩模板不是同一掩模板。
基于本实施例中掩模板的上述结构，本实施例还提供一种该掩模板的制备方法，包括：
提供透明基板。
于透明基板表面依次沉积遮光膜层。
通过构图工艺在透明基板上形成掩模图形，掩模图形包括用于对应形成显示区内膜层图形的第一区1和用于对应形成非显示区内膜层图形的第二区2。
其中，第一区1和第二区2内均设置有多个图形化掩模3，且第一区1内图形化掩模3的分布密度小于第二区2内图形化掩模3的分布密度。
每个图形化掩模3包括用于形成晶体管的源极的第一图形31、用于形成晶体管的漏极的第二图形32和夹设在第一图形31和第二图形32之间的狭缝33，第一区1内的狭缝33的宽度大于第二区2内的狭缝33的宽度。
本实施例中，采用一次构图工艺形成第一图形31、第二图形32和狭缝33，具体包括：在沉积遮光膜层后，须在遮光膜层上涂布光刻胶层，然后采用激光曝光工艺对光刻胶层进行曝光。激光曝光工艺采用激光打印设备，激光打印设备能够射出呈一定图形的激光光线，呈一定图形的激光光线照射到遮光膜层上的光刻胶层上之后，能对光刻胶层进行曝光。然后对光刻胶层进行显影，保留对应第一图形31和第二图形32上的光刻胶，去除第一图形31和第二图形32以外区域的光刻胶，形成包括第一图形31、第二图形32和狭缝33的图案化光刻胶；最后，采用刻蚀工艺对没有光刻胶层保护的遮光膜层进行刻蚀，刻蚀后剥离第一图形31和第二图形32上的光刻胶层，最终形成第一图形31、第二图形32和狭缝33。
需要说明的是，在掩模板的上述制备过程中，在曝光阶段，激光打印设备通过调整对应第一区1内狭缝33和第二区2内狭缝33位置的光刻胶的曝光量，即激光打印设备对对应于第一区1内狭缝33位置的光刻胶曝光量大于对对应于第二区2内狭缝33位置的光刻胶曝光量，从而使第一区1内对应狭缝33的光刻胶被曝光部分多于第二区2内对应狭缝33的光刻胶被曝光部分；进而使得在刻蚀阶段，第一区1内对应狭缝33的遮光膜层被去除部分多于第二区2内对应狭缝33的遮光膜层被去除部分；由此，最终使该掩模板上第一区1内狭缝33的宽度大于第二区2内狭缝33的宽度。
本实施例中，掩模板的制备方法还包括在透明基板上形成布线图形4，布线图形4与第一图形31、第二图形32和狭缝33在一次构图工艺中同时形成，保留透明基板上对应布线图形4的遮光膜层。
另外，本实施例中，在透明基板上沉积遮光膜层前还包括：对透明基板进行清洗；在第一图形31、第二图形32、布线图形33和布线图形4制备完毕后还包括：对形成在透明基板上的掩模图形进行检查，并对有缺陷的图形进行修补。对有缺陷的掩模图形进行修补如：对本应该断开的互相连通的位置进行进一步刻蚀，以使互相连通的位置断开；对图形有缺损的位置进行材料添补等。
实施例1的有益效果：实施例1中所提供的掩模板，通过使掩模板的第一区内的狭缝宽度大于第二区内的狭缝宽度，使透过第二区内狭缝的曝光光线的强度相对于透过第一区内狭缝的曝光光线的强度减小，从而使显示区和非显示区内的晶体管在经过源漏极曝光和显影后，保留在有源区膜层上的光刻胶的厚度趋于一致，从而使非显示区的晶体管的有源区在刻蚀中不会产生半导体缺失，进而确保非显示区晶体管的有源区不会断开，最终确保非显示区的晶体管能够正常工作，以确保像素区域能够正常显示。
实施例2：
本实施例提供一种曝光系统，包括实施例1中的掩模板。
通过采用实施例1中的掩模板，提高了该曝光系统的曝光质量，从而提高了经该曝光系统曝光的产品的质量。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种掩模板，包括透明基板，以及形成于透明基板表面的掩模图形；其中，所述掩模图形包括用于对应形成显示区内膜层图形的第一区和用于对应形成非显示区内膜层图形的第二区；
所述第一区和所述第二区内均设置有多个图形化掩模，且所述第一区内图形化掩模的分布密度小于所述第二区内图形化掩模的分布密度；
每个所述图形化掩模包括用于形成所述晶体管的源极的第一图形、用于形成所述晶体管的漏极的第二图形和夹设在所述第一图形和所述第二图形之间的狭缝，其特征在于，所述第一区内的所述狭缝的宽度大于所述第二区内的所述狭缝的宽度。
2.根据权利要求1所述的掩模板，其特征在于，设所述第一区内的所述狭缝的宽度为L，所述第二区内的所述狭缝的宽度为M，M＝L-L×X％，其中，0＜X＜100，且X与所述第二区和所述第一区内所述图形化掩模的分布密度差值成正比。
3.根据权利要求2所述的掩模板，其特征在于，所述第一图形和所述第二图形均由遮光材料构成，所述狭缝底部暴露所述透明基板。
4.根据权利要求3所述的掩模板，其特征在于，所述掩模图形设置于所述透明基板一侧的表面；
所述第一图形、第二图形均由低反射率的遮光材料构成。
5.根据权利要求4所述的掩模板，其特征在于，所述第一区和所述第二区内还设置有用于对应形成布线的布线图形，所述布线图形与所述掩模图形设置于所述透明基板同一侧的表面，且与所述第一图形和所述第二图形的材料相同。
6.一种曝光系统，其特征在于，包括权利要求1-5任意一项所述的掩模板。
7.一种掩模板的制备方法，其特征在于，包括：
提供透明基板；
于所述透明基板表面依次沉积遮光膜层；
通过构图工艺在所述透明基板上形成掩模图形，所述掩模图形包括用于对应形成显示区内膜层图形的第一区和用于对应形成非显示区内膜层图形的第二区；
其中，所述第一区和所述第二区内均设置有多个图形化掩模，且所述第一区内图形化掩模的分布密度小于所述第二区内图形化掩模的分布密度；
每个所述图形化掩模包括用于形成所述晶体管的源极的第一图形、用于形成所述晶体管的漏极的第二图形和夹设在所述第一图形和所述第二图形之间的狭缝，所述第一区内的所述狭缝的宽度大于所述第二区内的所述狭缝的宽度。
8.根据权利要求7所述的制备方法，其特征在于，通过构图工艺在所述透明基板上形成掩模图形包括：
在所述遮光膜层表面形成光刻胶层；
利用激光曝光设备对所述光刻胶层进行曝光，以形成对应所述掩模图形的图案化光刻胶；
以所述图案化光刻胶为掩模对所述遮光膜层进行刻蚀。
9.根据权利要求8所述的制备方法，其特征在于，利用激光曝光设备对所述光刻胶进行曝光时，通过控制曝光量，以形成具有分别对应所述第一区内的所述狭缝和第二区内的所述狭缝图案的所述图案化光刻胶。
10.根据权利要求9所述的制备方法，其特征在于，通过构图工艺在所述透明基板上形成掩模图形还包括于所述第一区和所述第二区内形成布线图形的步骤。
11.根据权利要求7至10任一项所述的制备方法，其特征在于，在透明基板上沉积遮光膜层前还包括：对所述透明基板进行清洗的步骤；
在通过构图工艺在所述透明基板上形成掩模图形后还包括：对形成在所述透明基板上的掩模图形进行检查，并对有缺陷的掩模图形进行修补的步骤。
CN201510591876.2A 2015-09-16 2015-09-16 一种掩模板及其制备方法和曝光系统 Active CN105093807B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510591876.2A CN105093807B (zh) 2015-09-16 2015-09-16 一种掩模板及其制备方法和曝光系统
PCT/CN2016/077321 WO2017045391A1 (zh) 2015-09-16 2016-03-25 掩模板及其制备方法和曝光系统
US15/504,936 US10032881B2 (en) 2015-09-16 2016-03-25 Mask, manufacturing method thereof and exposure system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510591876.2A CN105093807B (zh) 2015-09-16 2015-09-16 一种掩模板及其制备方法和曝光系统

Publications (2)

Publication Number Publication Date
CN105093807A true CN105093807A (zh) 2015-11-25
CN105093807B CN105093807B (zh) 2024-01-23

Family

ID=54574555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510591876.2A Active CN105093807B (zh) 2015-09-16 2015-09-16 一种掩模板及其制备方法和曝光系统

Country Status (3)

Country Link
US (1) US10032881B2 (zh)
CN (1) CN105093807B (zh)
WO (1) WO2017045391A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017045391A1 (zh) * 2015-09-16 2017-03-23 京东方科技集团股份有限公司 掩模板及其制备方法和曝光系统
CN106681099A (zh) * 2016-12-20 2017-05-17 厦门天马微电子有限公司 一种掩膜板和阵列基板
CN106773523A (zh) * 2017-01-10 2017-05-31 京东方科技集团股份有限公司 一种掩膜板及其制作方法
CN107807493A (zh) * 2017-09-28 2018-03-16 京东方科技集团股份有限公司 掩膜板和曝光设备
CN109920801A (zh) * 2019-03-11 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置
CN110941149A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 用于电子束微影及增加生产量的方法
CN113327938A (zh) * 2021-05-28 2021-08-31 合肥维信诺科技有限公司 掩膜版、阵列基板的制作方法和显示装置
CN113568272A (zh) * 2020-04-28 2021-10-29 光群雷射科技股份有限公司 转印式滚轮的制造方法及转印式滚轮

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764362B (zh) * 2019-01-31 2020-12-29 昆山国显光电有限公司 掩膜条、阵列基板、显示屏及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114119A (zh) * 2006-07-28 2008-01-30 三星电子株式会社 多色调光掩模及其制法和基于此的薄膜晶体管基底的制法
US20080135846A1 (en) * 2006-12-12 2008-06-12 Kyoung-Ju Shin Thin film transistor substrate and method of manufacture
CN102799059A (zh) * 2012-08-15 2012-11-28 京东方科技集团股份有限公司 灰阶掩膜版、阵列基板及其制备方法、显示装置
CN102866544A (zh) * 2012-09-26 2013-01-09 深圳市华星光电技术有限公司 透明电极制作方法、掩膜板以及设备
CN104280997A (zh) * 2014-10-28 2015-01-14 京东方科技集团股份有限公司 掩模板及其制造方法、利用掩模板构图的方法
CN204925610U (zh) * 2015-09-16 2015-12-30 京东方科技集团股份有限公司 一种掩模板和曝光系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US6972819B2 (en) * 2003-04-17 2005-12-06 Hannstar Display Corporation Method of manufacturing IPS-LCD using 4-mask process
KR101430525B1 (ko) * 2007-01-15 2014-08-14 삼성디스플레이 주식회사 액정표시장치
JP5193582B2 (ja) * 2007-12-12 2013-05-08 株式会社東芝 半導体装置の製造方法
US7479355B1 (en) * 2008-02-27 2009-01-20 International Business Machines Corporation Mask design for enhancing line end resolution
CN101598894B (zh) 2009-07-07 2011-07-27 友达光电股份有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
KR101673017B1 (ko) * 2010-07-30 2016-11-07 삼성디스플레이 주식회사 박막 증착 장치 및 이를 이용한 유기 발광 표시장치의 제조 방법
CN105093807B (zh) * 2015-09-16 2024-01-23 京东方科技集团股份有限公司 一种掩模板及其制备方法和曝光系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114119A (zh) * 2006-07-28 2008-01-30 三星电子株式会社 多色调光掩模及其制法和基于此的薄膜晶体管基底的制法
US20080135846A1 (en) * 2006-12-12 2008-06-12 Kyoung-Ju Shin Thin film transistor substrate and method of manufacture
CN102799059A (zh) * 2012-08-15 2012-11-28 京东方科技集团股份有限公司 灰阶掩膜版、阵列基板及其制备方法、显示装置
CN102866544A (zh) * 2012-09-26 2013-01-09 深圳市华星光电技术有限公司 透明电极制作方法、掩膜板以及设备
CN104280997A (zh) * 2014-10-28 2015-01-14 京东方科技集团股份有限公司 掩模板及其制造方法、利用掩模板构图的方法
CN204925610U (zh) * 2015-09-16 2015-12-30 京东方科技集团股份有限公司 一种掩模板和曝光系统

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032881B2 (en) 2015-09-16 2018-07-24 Boe Technology Group Co., Ltd. Mask, manufacturing method thereof and exposure system
WO2017045391A1 (zh) * 2015-09-16 2017-03-23 京东方科技集团股份有限公司 掩模板及其制备方法和曝光系统
CN106681099B (zh) * 2016-12-20 2020-05-01 厦门天马微电子有限公司 一种掩膜板和阵列基板
CN106681099A (zh) * 2016-12-20 2017-05-17 厦门天马微电子有限公司 一种掩膜板和阵列基板
CN106773523A (zh) * 2017-01-10 2017-05-31 京东方科技集团股份有限公司 一种掩膜板及其制作方法
CN106773523B (zh) * 2017-01-10 2022-01-07 京东方科技集团股份有限公司 一种掩膜板及其制作方法
CN107807493A (zh) * 2017-09-28 2018-03-16 京东方科技集团股份有限公司 掩膜板和曝光设备
US11526081B2 (en) 2018-09-21 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy insertion for improving throughput of electron beam lithography
CN110941149A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 用于电子束微影及增加生产量的方法
CN110941149B (zh) * 2018-09-21 2022-03-15 台湾积体电路制造股份有限公司 用于电子束微影及增加生产量的方法
US11899367B2 (en) 2018-09-21 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Dummy insertion for improving throughput of electron beam lithography
CN109920801A (zh) * 2019-03-11 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置
US11569275B2 (en) 2019-03-11 2023-01-31 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate, method for preparing the same, and display device
CN113568272A (zh) * 2020-04-28 2021-10-29 光群雷射科技股份有限公司 转印式滚轮的制造方法及转印式滚轮
CN113568272B (zh) * 2020-04-28 2024-02-13 光群雷射科技股份有限公司 转印式滚轮的制造方法及转印式滚轮
CN113327938A (zh) * 2021-05-28 2021-08-31 合肥维信诺科技有限公司 掩膜版、阵列基板的制作方法和显示装置
CN113327938B (zh) * 2021-05-28 2023-12-22 合肥维信诺科技有限公司 掩膜版、阵列基板的制作方法和显示装置

Also Published As

Publication number Publication date
WO2017045391A1 (zh) 2017-03-23
CN105093807B (zh) 2024-01-23
US20170278940A1 (en) 2017-09-28
US10032881B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
CN105093807A (zh) 一种掩模板及其制备方法和曝光系统
CN101349864B (zh) 光掩模及其制造方法和图案转印方法
CN100507695C (zh) 液晶显示器件的制造方法
CN101833201B (zh) 扫描线序号的标注方法
CN107086181B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
KR101880875B1 (ko) Tft-lcd 디스플레이 기판의 제조방법, 액정 패널 및 액정 디스플레이 장치
JP2009063995A (ja) グレースケールマスク
CN104992952A (zh) 阵列基板及其制备方法
DE112004001942T5 (de) Kombinierte Musterung mit Gräben
KR20020072533A (ko) 하부 해상도 정렬 마크 윈도우를 구비하는 사진 식각 마스크
CN204925610U (zh) 一种掩模板和曝光系统
KR102278989B1 (ko) 포토마스크 구조 및 어레이 기판 제조 방법
CN103034045A (zh) 一种半色调掩模板及其制造方法
DE102015109358A1 (de) Verfahren und vorrichtung zum belichten einer struktur auf einem substrat
CN104950569A (zh) 光掩模的制造方法、光掩模以及显示装置的制造方法
CN104252098A (zh) 相移掩膜板及其制作方法、阵列基板及其制作方法
TW200425244A (en) Method of checking a defect in a graytone mask and method of manufacturing a graytone mask
CN105633014A (zh) 具有套设在基层第一过孔上的第二过孔的层结构制备方法
JP3157772B2 (ja) メタル配線のリペア方法
CN104808378A (zh) 用于制作液晶显示面板的方法及液晶显示面板
US20050214652A1 (en) Continuous sloped phase edge architecture fabrication technique using electron or optical beam blur for single phase shift mask ret
JPH07181686A (ja) レジストパターンの形成方法
KR20090068003A (ko) 포토마스크의 제조 방법
JP2008175952A (ja) フォトマスク
KR100719918B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant