CN105633014A - 具有套设在基层第一过孔上的第二过孔的层结构制备方法 - Google Patents

具有套设在基层第一过孔上的第二过孔的层结构制备方法 Download PDF

Info

Publication number
CN105633014A
CN105633014A CN201610141245.5A CN201610141245A CN105633014A CN 105633014 A CN105633014 A CN 105633014A CN 201610141245 A CN201610141245 A CN 201610141245A CN 105633014 A CN105633014 A CN 105633014A
Authority
CN
China
Prior art keywords
hole
basic unit
region
rotating fields
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610141245.5A
Other languages
English (en)
Other versions
CN105633014B (zh
Inventor
张俊
占建英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610141245.5A priority Critical patent/CN105633014B/zh
Publication of CN105633014A publication Critical patent/CN105633014A/zh
Application granted granted Critical
Publication of CN105633014B publication Critical patent/CN105633014B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种具有套设在基层第一过孔上的第二过孔的层结构制备方法。所述具有套设在基层第一过孔上的第二过孔的层结构制备方法包括：在基层上涂覆负性光刻胶；利用半色调掩模板进行曝光；且所述半色调掩模板的与所述基层的第一过孔对应的区域为完全透光区域，该完全透光区域的外侧为将该完全透光区域环绕、且与该完全透光区域相接的半透光区域；对所述负性光刻胶进行显影；在显影后的图形上形成一层材料；剥离剩余的光刻胶。上述具有套设在基层第一过孔上的第二过孔的层结构制备方法，其可以避免因工艺波动而出现光刻胶残留，进而导致各种短接不良的问题，同时，还可以省去刻蚀工艺，简化工艺步骤，降低成本。

Description

具有套设在基层第一过孔上的第二过孔的层结构制备方法
技术领域
本发明涉及半导体显示技术领域，具体地，涉及一种具有套设在基层第一过孔上的第二过孔的层结构制备方法。
背景技术
图1为一种现有显示面板的阵列基板的结构示意图。如图1所示，该阵列基板包括栅极10、栅极绝缘层11、有源层12、源极13、漏极14、钝化层15、公共电极16、层间绝缘层17和像素电极18；其中，所述栅极10、栅极绝缘层11、有源层12、源极13和漏极14构成一个薄膜晶体管；钝化层15设置在该薄膜晶体管的上方，以形成一个平坦表面(即钝化层15的上表面)，所述公共电极16形成在该平坦表面上，且在所述公共电极16上形成有一个层间绝缘层17，该层间绝缘层17用以使所述公共电极16与形成在层间绝缘层17上方的像素电极18之间不相连接。
在上述图1所示阵列基板的结构中，由于像素电极18需要与薄膜晶体管的漏极14连接，因此，在形成钝化层15的工艺过程中，需要在与漏极14对应的区域需要形成一个过孔，以使漏极14能够暴露出来；并且在之后依次形成公共电极16、层间绝缘层17的过程中，也需要在该与漏极14对应的区域形成一个过孔，且该过孔必须套设在所述钝化层15中的过孔上，以使在制备像素电极18时，所述漏极14的部分区域仍维持暴露状态。
以形成公共电极16的工艺过程为例，首先在钝化层15上沉积一层电极材料，如ITO等；其次，在所述电极材料上涂覆一层光刻胶21，如图2所示；而后，通过曝光、显影和刻蚀等工序形成公共电极16的图形，且在该过程中，把与钝化层15中的过孔对应的区域的电极材料刻蚀掉，形成一个套设在钝化层15中过孔上的过孔(即套孔)。但由于曝光过程中工艺波动等原因，钝化层15中的过孔中的光刻胶21较厚，经显影后容易产生光刻胶21残留，参看图3和图4，图3所示为曝光显影后的正常形成的图案，图4所示为钝化层的过孔中有光刻胶残留的图案。所示光刻胶21残留在后续的刻蚀工艺中会导致被残留光刻胶21覆盖的区域的电极材料无法被刻蚀掉，该区域的电极材料会与薄膜晶体管的漏极短接，最终也会与像素电极短接，从而会导致显示不良。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种具有套设在基层第一过孔上的第二过孔的层结构制备方法，其可以避免因工艺波动而出现光刻胶残留，进而导致各种短接不良的问题，而且还可以省去刻蚀工艺，简化工艺步骤，降低成本。
为实现本发明的目的而提供一种具有套设在基层第一过孔上的第二过孔的层结构制备方法，其包括：
在基层上涂覆负性光刻胶；
利用半色调掩模板进行曝光；且所述半色调掩模板的与所述基层的第一过孔对应的区域为完全透光区域，该完全透光区域的外侧为将该完全透光区域环绕、且与该完全透光区域相接的半透光区域；
对所述负性光刻胶进行显影；
在显影后形成的图形上形成一层材料；
剥离剩余的光刻胶。
其中，所述基层为阵列基板上的钝化层；所述层结构为公共电极层。
其中，所述半透光区域沿由内向外的方向其透光率依次递减。
其中，沿所述半透光区域的由内向外的方向，所述半透光区域的透光率呈连续递减。
其中，沿所述半透光区与的由内向外的方向，所述半透光区与的透光率呈梯度递减。
其中，所述半透光区域中各区域的透光率相同。
其中，在与所述基层的第一过孔对应的区域所涂覆的光刻胶的厚度大于所述第一过孔的厚度。
其中，半色调掩模板的所述完全透光区域和所述半透光区域的相接线在基层上的投影位于所述第一过孔的底部孔径和顶部孔径之间。
本发明具有以下有益效果：
本发明提供的具有套设在基层第一过孔上的第二过孔的层结构制备方法，通过使用半色调掩模板在基层的第一过孔处曝光，使该基层的第一过孔处保留下来的光刻胶为“上宽下窄”结构，这样在沉积所需形成的层结构的材料后，只需剥离剩余的光刻胶，就可以在所述层结构中形成将在基层的第一过孔处套设在内部的第二过孔。与现有技术相比，可以避免因工艺波动而出现光刻胶残留，进而导致各种短接不良的问题，同时，还无需进行刻蚀工艺，简化了工艺步骤，可以降低成本。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为一种现有显示面板的阵列基板的结构示意图；
图2为在所述电极材料上涂覆一层光刻胶所形成的图案的示意图；
图3为曝光显影后的正常形成的图案的示意图；
图4为钝化层的过孔中有光刻胶残留的图案的示意图；
图5为本发明实施方式中形成具有套孔的层结构的方法的流程图；
图6为在基层上涂覆一层负性光刻胶所形成的图案的示意图；
图7为使用半色调掩模板进行曝光以及曝光显影后保留下来的光刻胶的示意图；
图8为曝光显影后保留下来的光刻胶的形状呈梯度渐变的示意图；
图9为半色调掩模板的半透光区域中各处透光率相同时曝光显影后保留下来的光刻胶的示意图；
图10为沉积一层所需形成的层结构的材料后所形成的图案的示意图；
图11为最终形成的层结构的示意图。
其中，附图标记：
10：栅极；11：栅极绝缘层；12：有源层；13：源极；14：漏极；15：钝化层；16：公共电极；17：层间绝缘层；18：像素电极；20：基层；21：光刻胶；22：层结构。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明提供一种具有套设在基层第一过孔上的第二过孔的层结构制备方法，并给出其实施方式。在本实施方式中，如图5所示，所述具有套设在基层第一过孔上的第二过孔的层结构制备方法包括以下步骤S1～S5。
S1，在基层20上涂覆负性光刻胶21；如图6所示。
具体地，在与所述基层20的第一过孔对应的区域所涂覆的光刻胶21的厚度大于所述过孔的厚度。
而所述基层20可以为具有过孔的任意结构，如背景技术中所提到的阵列基板中的钝化层。
S2，利用半色调掩模板进行曝光；且所述半色调掩模板的与所述基层20的第一过孔对应的区域为完全透光区域a，该完全透光区域a的外侧为将该完全透光区域a环绕、且与该完全透光区域a相接的半透光区域b，所述半色调掩模板如图7所示，半透光区域b的外侧可以为不透光区域c。
基于半色调掩模板的透光率的不同，在完全透光区域a，由于曝光强度高，其对应区域内的负性光刻胶会产生变性固化，在显影后会保留下来；在半透光区域b，由于曝光强度不足，其区域内的负性光刻胶的上层会发生变性固化，在显影后会保留下来，而下层则不会变形，在显影后会被去除；而在不透光区域c，因为其对应区域内的负性光刻胶没有被光照，其在显影后也会被去除。
优选地，所述半色调掩模板的所述完全透光区域a和所述半透光区域b的相接线在基层20上的投影位于所述第一过孔的底部孔径和顶部孔径之间，如图7中所示。这样既可以使第一过孔底部孔径之内的区域被完全曝光从而固化，又不至于使第一过孔顶部孔径之外一定范围的区域被完全曝光而固化，导致后续所形成的第二过孔的空降太大。
S3，对所述负性光刻胶进行显影。
如上所述，在显影之后，完全透光区域a对应区域内的负性光刻胶会完全保留，而半透光区域b对应区域内的负性光刻胶的上层会保留下来，而下层则会被去除。因此，在基层20的第一过孔处，在显影之后保留下来的光刻胶会呈现“上宽下窄”的结构，如图7所示。
所述保留下来的光刻胶的“上宽下窄”结构的具体形状与半透光区域b的透光率有关。具体地，如果所述半透光区域b沿由内向外的方向(即完全透光区域a向半透光区域b的方向)其透光率依次递减，且所述递减为连续递减，则所述“上宽下窄”结构就会是图7所示的倒梯形结构。而如果所述半透光区域b沿由内向外的方向(即完全透光区域a向半透光区域b的方向)其透光率依次递减，且所述递减呈梯度递减，则所述“上宽下窄”结构就会呈台阶状的梯度渐变，如图8所示。而如果所述半透光区域b中各区域的透光率相同，则所述“上宽下窄”结构则会是如图9所示的形状。
S4，在显影后形成的图像上形成一层材料，如图10所示。
具体地，根据所需要形成的层结构，选择相应的材料以及相应的工艺方法。例如，在所形成的层结构为公共电极时，则可以选择氧化铟锡(ITO)等，通过沉积工艺来实现。
由于基层20的第一过孔处保留下来的光刻胶为“上宽下窄”的结构，在步骤S4中的工艺过程中，所述保留下来的光刻胶的侧壁上不会附有所形成的材料，而且，由于保留下来的光刻胶的上层“较宽”部分的遮挡，基层20的第一过孔周围一定宽度范围内也不会有材料；加之基层20上表面和保留下来的光刻胶上表面之间存在高度差，步骤S4中沉积的材料会分为不相连接的两部分，其中第一部分在基层20的第一过孔处保留下来的光刻胶的上表面，而第二部分则是在基层20的上表面上，环绕所述保留下来的光刻胶，也就是说，该第二部分形成一个环绕所述保留下来的光刻胶的过孔，且该过孔的内径完全将所述基层20中的第一过孔的内径套在内部。
S5，剥离剩余的光刻胶。
在步骤S5中，将剩余的光刻胶21剥离，而在此过程中，上述第一部分的沉积材料，即位于光刻胶上表面上部分也会随光刻胶21而去除，从而保留下来的第二部分的沉积材料会形成所需的层结构22，如图11所示。
综上所述，在本实施方式中，通过使用半色调掩模板在基层20的第一过孔处曝光，使该基层20的第一过孔处保留下来的光刻胶为“上宽下窄”结构，这样在形成所需形成的层结构的材料后，只需剥离剩余的光刻胶，就可以在所述层结构22中形成将在基层20的第一过孔处套设在内部的第二过孔。与现有技术相比，可以避免因工艺波动而出现光刻胶残留，进而导致各种短接不良的问题，同时，还无需进行刻蚀工艺，简化了工艺步骤，可以降低成本。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种具有套设在基层第一过孔上的第二过孔的层结构制备方法，其特征在于，包括：
在基层上涂覆负性光刻胶；
利用半色调掩模板进行曝光；且所述半色调掩模板的与所述基层的第一过孔对应的区域为完全透光区域，该完全透光区域的外侧为将该完全透光区域环绕、且与该完全透光区域相接的半透光区域；
对所述负性光刻胶进行显影；
在显影后形成的图形上形成一层材料；
剥离剩余的光刻胶。
2.根据权利要求1所述的具有套设在基层第一过孔上的第二过孔的层结构制备方法，其特征在于，所述基层为阵列基板上的钝化层；所述层结构为公共电极层。
3.根据权利要求1所述的具有套设在基层第一过孔上的第二过孔的层结构制备方法，其特征在于，所述半透光区域沿由内向外的方向其透光率依次递减。
4.根据权利要求3所述的具有套设在基层第一过孔上的第二过孔的层结构制备方法，其特征在于，沿所述半透光区域的由内向外的方向，所述半透光区域的透光率呈连续递减。
5.根据权利要求3所述的具有套设在基层第一过孔上的第二过孔的层结构制备方法，其特征在于，沿所述半透光区与的由内向外的方向，所述半透光区与的透光率呈梯度递减。
6.根据权利要求1所述的具有套设在基层第一过孔上的第二过孔的层结构制备方法，其特征在于，所述半透光区域中各区域的透光率相同。
7.根据权利要求1所述的具有套设在基层第一过孔上的第二过孔的层结构制备方法，其特征在于，在与所述基层的第一过孔对应的区域所涂覆的光刻胶的厚度大于所述第一过孔的厚度。
8.根据权利要求1所述的具有套设在基层第一过孔上的第二过孔的层结构制备方法，其特征在于，半色调掩模板的所述完全透光区域和所述半透光区域的相接线在基层上的投影位于所述第一过孔的底部孔径和顶部孔径之间。
CN201610141245.5A 2016-03-11 2016-03-11 具有套设在基层第一过孔上的第二过孔的层结构制备方法 Expired - Fee Related CN105633014B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610141245.5A CN105633014B (zh) 2016-03-11 2016-03-11 具有套设在基层第一过孔上的第二过孔的层结构制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610141245.5A CN105633014B (zh) 2016-03-11 2016-03-11 具有套设在基层第一过孔上的第二过孔的层结构制备方法

Publications (2)

Publication Number Publication Date
CN105633014A true CN105633014A (zh) 2016-06-01
CN105633014B CN105633014B (zh) 2019-03-15

Family

ID=56047801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610141245.5A Expired - Fee Related CN105633014B (zh) 2016-03-11 2016-03-11 具有套设在基层第一过孔上的第二过孔的层结构制备方法

Country Status (1)

Country Link
CN (1) CN105633014B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671669A (zh) * 2018-12-25 2019-04-23 信利半导体有限公司 过孔加工方法、基板结构及显示装置
CN109872969A (zh) * 2017-12-01 2019-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0732868A1 (en) * 1995-03-13 1996-09-18 Pioneer Electronic Corporation Organic electroluminescent display panel and method for manufacturing the same
CN1347267A (zh) * 2000-09-22 2002-05-01 伊斯曼柯达公司 有机场致发光器件的阴极接触结构
CN1937231A (zh) * 2005-09-22 2007-03-28 三星电子株式会社 显示装置及其制造方法
US20090026927A1 (en) * 2007-07-27 2009-01-29 Beohm-Rock Choi Display device and manufacturing method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0732868A1 (en) * 1995-03-13 1996-09-18 Pioneer Electronic Corporation Organic electroluminescent display panel and method for manufacturing the same
CN1347267A (zh) * 2000-09-22 2002-05-01 伊斯曼柯达公司 有机场致发光器件的阴极接触结构
CN1937231A (zh) * 2005-09-22 2007-03-28 三星电子株式会社 显示装置及其制造方法
US20090026927A1 (en) * 2007-07-27 2009-01-29 Beohm-Rock Choi Display device and manufacturing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872969A (zh) * 2017-12-01 2019-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法及半导体器件
CN109671669A (zh) * 2018-12-25 2019-04-23 信利半导体有限公司 过孔加工方法、基板结构及显示装置

Also Published As

Publication number Publication date
CN105633014B (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
KR101154488B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조방법
KR101130202B1 (ko) Ｔｆｔ?ｌｃｄ 어레이 기판 및 그 제조 방법
WO2017133097A1 (zh) 阵列基板及其制造方法以及显示面板
CN107086181B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
US20210210527A1 (en) Display device, array substrate and manufacturing method thereof
US9791755B2 (en) Color filter-on-array substrate, display device, and method for manufacturing the color filter-on-array substrate
CN107068692B (zh) 显示装置、阵列基板及其制造方法
WO2014015631A1 (zh) 阵列基板及其制备方法和显示装置
JP6293905B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。
WO2018188160A1 (zh) Tft基板及其制作方法
JP2008165242A (ja) 液晶表示装置及びその製造方法
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
US9053988B2 (en) TFT array substrate, manufacturing method of the same and display device
WO2013170608A1 (zh) 掩模板及制造阵列基板的方法
CN104635416A (zh) 一种掩膜板及阵列基板的制造方法
US8698148B2 (en) Display devices and fabrication methods thereof
KR102278989B1 (ko) 포토마스크 구조 및 어레이 기판 제조 방법
CN109213372B (zh) 一种触控面板及其制备方法、触控装置
US20170373099A1 (en) Array substrate, manufacturing method thereof and display device
US20120241746A1 (en) Electrophoresis display and manufacturing method
US20190267572A1 (en) Method for encapsulating a display panel, display panel, and display device
CN105633014A (zh) 具有套设在基层第一过孔上的第二过孔的层结构制备方法
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置
US10429698B2 (en) Method for fabricating array substrate, array substrate and display device
US11506923B2 (en) Driver circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190315

Termination date: 20210311