CN109671669A - 过孔加工方法、基板结构及显示装置 - Google Patents
过孔加工方法、基板结构及显示装置 Download PDFInfo
- Publication number
- CN109671669A CN109671669A CN201811595021.7A CN201811595021A CN109671669A CN 109671669 A CN109671669 A CN 109671669A CN 201811595021 A CN201811595021 A CN 201811595021A CN 109671669 A CN109671669 A CN 109671669A
- Authority
- CN
- China
- Prior art keywords
- layer structure
- layer
- via hole
- etching
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000010410 layer Substances 0.000 claims abstract description 187
- 238000005530 etching Methods 0.000 claims abstract description 68
- 239000011241 protective layer Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 20
- 238000003672 processing method Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000036961 partial effect Effects 0.000 abstract description 3
- 238000005389 semiconductor device fabrication Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请提供一种过孔加工方法、基板结构及显示装置，涉及半导体器件加工技术领域。其中，所述方法用于制作包括互相贴合的第一层结构和第二层结构的基板结构，该方法通过在第一层结构上加工形成第一过孔，然后在第一层结构上形成覆盖第一层结构并填充于所述第一过孔的刻蚀保护层，对所述刻蚀保护层进行曝光显影，以去除位于第一过孔内的部分刻蚀保护层，将第二层结构的部分表面从第一过孔内露出；最后从所述第二层结构露出的部分表面开始对第二层结构进行刻蚀，形成贯穿第二层结构并与所述第一过孔贯通的第二过孔。通过该方法，可以在刻蚀过程中避免由于第二层结构的刻蚀速率大于第一层结构的刻蚀速率所导致的过孔逆角，从而确保产品的加工质量。
Description
技术领域
本申请涉及半导体器件加工技术领域，具体而言，涉及一种过孔加工方法、基板结构及显示装置。
背景技术
TFT阵列基板(Thin Film Transistor Array Substrate)中包括多个层结构，在过孔加工的过程中，为了简化工艺流程，通常将两个或多个层结构叠加在一起同时进行刻蚀。
然而，在对双层结构或多层结构的叠加结构进行刻蚀的过程中，若下层结构的刻蚀速率大于上层结构的刻蚀速率(如氧化硅与氮化硅叠加，钼金属与氮化硅叠加)，则会出现如图1所示的逆角结构，导致过孔中的导电层无法正常搭接，进而影响产品的良品率。
因此，对于本领域技术人员而言，改善刻蚀工艺，避免产生过孔逆角是一个亟待解决的技术问题。
发明内容
为了解决现有技术中的上述问题，本申请提供一种过孔加工方法，以避免基板结构在刻蚀过程中产生逆角结构。
为了实现上述目的，本申请较佳实施例采用的技术方案如下：
一种过孔加工方法，用于制作基板结构，所述基板结构包括互相贴合的第一层结构和第二层结构，所述方法包括：
在第一层结构上加工形成第一过孔；
在所述第一层结构上形成覆盖所述第一层结构并填充于所述第一过孔的刻蚀保护层；
对所述刻蚀保护层进行曝光显影，去除位于所述第一过孔内的部分刻蚀保护层，将所述第二层结构的部分表面从所述第一过孔内露出；
从露出的所述第二层结构的部分表面开始对所述第二层结构进行刻蚀，形成贯穿所述第二层结构并与所述第一过孔贯通的第二过孔。
可选地，在本申请实施例中，所述在第一层结构上加工形成第一过孔的步骤，包括：
在第一层结构上覆盖形成刻蚀保护层；
采用预制的掩模板及预设的第一曝光强度对第一层结构上的所述刻蚀保护层进行曝光显影，去除部分所述刻蚀保护层，露出第一层结构的部分表面；
从所述第一层结构露出的部分表面开始对所述第一层结构进行刻蚀，形成贯穿所述第一层结构的第一过孔。
可选地，在本申请实施例中，所述对所述刻蚀保护层进行曝光显影的步骤，包括：
采用预设的第二曝光强度及所述预制的掩模板对所述刻蚀保护层进行曝光，其中，所述第二曝光强度小于所述第一曝光强度。
可选地，在本申请实施例中，所述第一过孔内露出的所述第二层结构的部分表面小于第一过孔加工过程中所述第一层结构露出的部分表面。
进一步地，在本申请实施例中，所述第一层结构相对于所述第二层结构的刻蚀选择比小于1。
可选地，在本申请的一种实施例中，所述第一层结构为氧化硅层，所述第二层结构为氮化硅层。
可选地，在本申请的另一种实施例中，所述第一层结构为钼金属层，所述第二层结构为氮化硅层。
本申请实施例还提供一种基板结构，所述基板结构包括互相贴合的第一层结构和第二层结构；其中，
所述第一层结构包括第一过孔，所述第二层结构包括与所述第一过孔贯通的第二过孔，所述第一过孔及所述第二过孔通过上述方法加工而成。
可选地，在本申请实施例中，所述第二过孔的最大孔径小于或等于所述第一过孔的最小孔径。
此外，本申请实施例还提供一种显示装置，所述装置包括上述的基板结构。
相对于现有技术而言，本申请具有以下有益效果：
本申请实施例提供的过孔加工方法，首先在第一层结构上加工形成第一过孔，在所述第一层结构上形成覆盖所述第一层结构并填充于所述第一过孔的刻蚀保护层；然后对所述刻蚀保护层进行曝光显影，去除位于所述第一过孔内的部分刻蚀保护层，将所述第二层结构的部分表面从所述第一过孔内露出；最后从露出的所述第二层结构的部分表面开始对所述第二层结构进行刻蚀，形成贯穿所述第二层结构并与所述第一过孔贯通的第二过孔。通过该方法，可以在刻蚀过程中避免由于第二层结构的刻蚀速率大于第一层结构的刻蚀速率所导致的过孔逆角，从而确保产品的加工质量，提高产品的良品率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的逆角结构的示意图；
图2为本申请实施例提供的过孔加工方法的第一加工阶段的效果示意图；
图3为本申请实施例提供的过孔加工方法的第二加工阶段的效果示意图；
图4为本申请实施例提供的过孔加工方法的第三加工阶段的效果示意图；
图5为本申请实施例提供的过孔加工方法的第四加工阶段的效果示意图；
图6为本申请实施例提供的过孔加工方法的第五加工阶段的效果示意图；
图7为本申请实施例提供的过孔加工方法的第六加工阶段的效果示意图；
图8为本申请实施例提供的过孔加工方法的最终加工阶段的效果示意图。
图标：10-第一层结构；11-第一过孔；20-第二层结构；21-第二过孔；30-刻蚀保护层；40-逆角结构。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“上”、“内”、“表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作；此外，术语“第一”、“第二”等命名方式仅是为了区分本申请的不同特征，简化描述，而不是指示或暗示其相对重要性，因此均不能理解为对本申请的限制。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
过孔，也称金属化孔，其作用在于实现不同层结构之间的电连接。现有技术中，通常在经过刻蚀加工形成过孔后，在过孔的内壁镀上金属层，以构成各层结构之间的导电介质。
然而，在多层结构同时刻蚀的过程中，若上层结构的刻蚀速率小于下层结构的刻蚀速率(即上层结构相对于所述下层结构的刻蚀选择比小于1)，则会出现如图1所示的逆角结构40。该逆角结构40会导致过孔内壁的金属层无法正常搭接，进而出现导电不良的问题，影响产品质量，降低良品率。
针对上述问题，本申请实施例提供一种过孔加工方法，该方法可以用于制作TFT阵列基板等包括多个层结构的基板结构，并避免过孔刻蚀过程中由于上层结构刻蚀速率小于下层结构刻蚀速率导致的过孔逆角，提高产品的加工质量。
下面结合图2-图8对本申请实施例提供的过孔加工方法进行详细说明。
参照图2，对于包括第一层结构10(氧化硅层)和第二层结构20(氮化硅层)的基板结构(其中，第一层结构10位于第二层结构20上方)，由于相同条件下所述第一层结构10的刻蚀速率小于所述第二层结构20的刻蚀速率，因此，在本申请实施例中，为了避免产生上述的过孔逆角，采用分别对所述第一层结构10和第二层结构20进行刻蚀的方式实现过孔加工。
具体而言，在本申请实施例中，首先对位于上方的所述第一层结构10进行涂胶，在第一层结构10上形成覆盖第一层结构10表面的刻蚀保护层30。
需要说明的是，在本申请实施例中，所述第一层结构10和第二层结构20可以是，但不限于上述的氧化硅层和氮化硅层。例如，所述第一层结构10和第二层结构20也可以是钼金属层和氮化硅层。
进一步地，请参照图3，在第一层结构10表面形成所述刻蚀保护层30之后，采用预制的掩模板及预设的曝光强度对所述刻蚀保护层30进行曝光处理(其中，所述掩模板的形状可以根据待加工的过孔形状进行制作)，从而在需要加工过孔的位置生成一曝光图案。
由于该曝光图案所对应的区域经过曝光处理后已变质，因此，在得到该曝光图案之后，通过显影液对曝光区域进行显影处理，即可将该曝光区域的刻蚀保护层30去除，进而将所述第一层结构10待加工过孔的位置的表面露出。
进一步地，请参照图4，经过上述步骤露出第一层结构10的部分表面之后，从该露出的部分表面处开始对第一层结构10进行刻蚀，即可得到如图4所示的第一过孔11。
在本申请实施例中，完成所述第一过孔11的刻蚀后即可结束第一次刻蚀，然后开始对所述第二层结构20进行加工。具体地，在本申请实施例中，所述第一过孔11的刻蚀进度可以通过刻蚀时间进行控制，或通过设备进行检测。
进一步地，请参照图5，在本申请实施例中，得到上述的第一过孔11之后，由于所述第一过孔11的内壁已暴露，因此，为了在后续加工过程中对所述第一过孔11的内壁进行保护，需要再次进行涂胶，在所述第一层结构10上形成覆盖所述第一层结构10并填充于所述第一过孔11的刻蚀保护层30。
进一步地，请参照图6，在形成覆盖所述第一层结构10并填充于所述第一过孔11的刻蚀保护层30之后，再次对该刻蚀保护层30进行曝光显影处理，即可将填充在所述第一过孔11内的部分刻蚀保护层30去除，使所述第二层结构20的部分表面在所述第一过孔11内露出，得到如图6所示的结构。
具体地，在上述再次对该刻蚀保护层30进行曝光显影处理的过程中，考虑到需要保留第一过孔11中的部分刻蚀保护层30以对第一过孔11的内壁进行保护，同时确保加工后的第一过孔11与第二过孔21形成良好的台阶，因此采用缩小曝光区域的方式进行曝光显影处理，使所述第二层结构20在经过曝光显影处理后所露出的表面小于所述第一过孔11的底面。
具体地，为实现在第二次曝光过程中缩小曝光区域的目的，在本申请实施例中可以使用曝光图案小于所述预制的掩模板的另外一张掩模板进行曝光，从而得到相对于第一次曝光更小的曝光图案。
可替换地，在本申请实施例中，也可以使用与第一次曝光相同的掩模板，然后通过降低曝光强度的方式对所述刻蚀保护层30进行曝光，得到相对于第一次曝光更小的曝光图案。相比上述方案而言，采用降低曝光强度的方式可以免于制作额外的掩模板，在一定程度上降低生产成本。
进一步地，请参照图7，在通过第二次曝光显影处理使所述第二层结构20的部分表面在所述第一过孔11内露出之后，从所述第二层结构20在所述第一过孔11内露出的部分表面开始对第二层结构20进行刻蚀，即可得到如图7所示的贯穿所述第二层结构20，并与所述第一过孔11贯通的第二过孔21。
进一步地，请参照图8，在完成上述过程之后，将覆盖在所述第一层结构10表面及填充于所述第一过孔11内的刻蚀保护层30全部去除，即可完成基板结构的过孔加工，得到如图8所示的结构。
需要说明的是，在本申请实施例中，所述第一过孔11及第二过孔21可以通过，但不限于上述的刻蚀工艺(包括湿法刻蚀及干法刻蚀)加工得到，在本申请实施例中，任意满足加工精度的加工方式均可用于加工所述第一过孔11和第二过孔21。并且，在本申请实施例中，所述第一过孔11与所述第二过孔21的加工方式可以相同，也可以不同。
本申请实施例还提供一种基板结构，所述基板结构包括互相贴合的第一层结构10和第二层结构20。具体地，在本申请的一种实施例中，所述第一层结构10为氧化硅层，所述第二层结构20为氮化硅层；在本申请的另一种实施例中，所述第一层结构10可以是钼金属层，所述第二层结构20可以是氮化硅层。
进一步地，在本申请实施例中，所述第一层结构10上有第一过孔11，所述第二层结构20上有与所述第一过孔11贯通的第二过孔21，所述第一过孔11及所述第二过孔21通过上述的过孔加工方法加工而成。
具体地，在本申请实施例中，所述第二过孔21的最大孔径小于或等于所述第一过孔11的最小孔径，从而确保所述第一过孔11与所述第二过孔21之间形成良好的台阶，便于后续制程中在过孔内壁生成金属镀层。
此外，本申请实施例还提供一种显示装置，所述显示装置包括上述的基板结构。
综上所述，本申请实施例提供一种过孔加工方法、基板结构及显示装置，其中，所述方法用于制作包括互相贴合的第一层结构和第二层结构的基板结构，该方法通过在第一层结构上加工形成第一过孔，然后在第一层结构上形成覆盖第一层结构并填充于所述第一过孔的刻蚀保护层，对所述刻蚀保护层进行曝光显影，以去除位于第一过孔内的部分刻蚀保护层，将第二层结构的部分表面从第一过孔内露出；最后从所述第二层结构露出的部分表面开始对第二层结构进行刻蚀，形成贯穿第二层结构并与所述第一过孔贯通的第二过孔。通过该方法，可以在刻蚀过程中避免由于第二层结构的刻蚀速率大于第一层结构的刻蚀速率所导致的过孔逆角，从而确保产品的加工质量，提高产品的良品率。
应当注意的是，在本申请实施例中所揭露的方法，也可以通过其它的方式实现，以上所描述的实施例仅仅是示意性的。
以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种过孔加工方法，其特征在于，用于制作基板结构，所述基板结构包括互相贴合的第一层结构和第二层结构，所述方法包括：
在第一层结构上加工形成第一过孔；
在所述第一层结构上形成覆盖所述第一层结构并填充于所述第一过孔的刻蚀保护层；
对所述刻蚀保护层进行曝光显影，去除位于所述第一过孔内的部分刻蚀保护层，将所述第二层结构的部分表面从所述第一过孔内露出；
从露出的所述第二层结构的部分表面开始对所述第二层结构进行刻蚀，形成贯穿所述第二层结构并与所述第一过孔贯通的第二过孔。
2.如权利要求1所述的方法，其特征在于，所述在第一层结构上加工形成第一过孔的步骤，包括：
在第一层结构上覆盖形成刻蚀保护层；
采用预制的掩模板及预设的第一曝光强度对第一层结构上的所述刻蚀保护层进行曝光显影，去除部分所述刻蚀保护层，露出第一层结构的部分表面；
从所述第一层结构露出的部分表面开始对所述第一层结构进行刻蚀，形成贯穿所述第一层结构的第一过孔。
3.如权利要求2所述的方法，其特征在于，所述对所述刻蚀保护层进行曝光显影的步骤，包括：
采用预设的第二曝光强度及所述预制的掩模板对所述刻蚀保护层进行曝光，其中，所述第二曝光强度小于所述第一曝光强度。
4.如权利要求2所述的方法，其特征在于，所述第一过孔内露出的所述第二层结构的部分表面小于第一过孔加工过程中所述第一层结构露出的部分表面。
5.如权利要求1-4中任一项所述的方法，其特征在于，所述第一层结构相对于所述第二层结构的刻蚀选择比小于1。
6.如权利要求5所述的方法，其特征在于，所述第一层结构为氧化硅层，所述第二层结构为氮化硅层。
7.如权利要求5所述的方法，其特征在于，所述第一层结构为钼金属层，所述第二层结构为氮化硅层。
8.一种基板结构，其特征在于，所述基板结构包括互相贴合的第一层结构和第二层结构；其中，
所述第一层结构包括第一过孔，所述第二层结构包括与所述第一过孔贯通的第二过孔，所述第一过孔及所述第二过孔通过权利要求1-7中任一项所述的方法加工而成。
9.如权利要求8所述的基板结构，其特征在于，所述第二过孔的最大孔径小于或等于所述第一过孔的最小孔径。
10.一种显示装置，其特征在于，所述装置包括如权利要求8或9所述的基板结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811595021.7A CN109671669A (zh) | 2018-12-25 | 2018-12-25 | 过孔加工方法、基板结构及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811595021.7A CN109671669A (zh) | 2018-12-25 | 2018-12-25 | 过孔加工方法、基板结构及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109671669A true CN109671669A (zh) | 2019-04-23 |
Family
ID=66147285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811595021.7A Pending CN109671669A (zh) | 2018-12-25 | 2018-12-25 | 过孔加工方法、基板结构及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109671669A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030023299A (ko) * | 2001-09-13 | 2003-03-19 | 주성엔지니어링(주) | ＳｉＬＫ 이중 다마신 공정 |
| US20030168746A1 (en) * | 2002-03-07 | 2003-09-11 | Samsung Electronics Co., Ltd. | Semiconductor device with contact structure and manufacturing method thereof |
| CN1623235A (zh) * | 2002-03-07 | 2005-06-01 | 三星电子株式会社 | 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法 |
| CN104538407A (zh) * | 2015-01-14 | 2015-04-22 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN104777930A (zh) * | 2015-02-09 | 2015-07-15 | 合肥鑫晟光电科技有限公司 | Ogs触摸屏及其制造方法、ogs触摸装置 |
| CN105633014A (zh) * | 2016-03-11 | 2016-06-01 | 京东方科技集团股份有限公司 | 具有套设在基层第一过孔上的第二过孔的层结构制备方法 |
-
2018
- 2018-12-25 CN CN201811595021.7A patent/CN109671669A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030023299A (ko) * | 2001-09-13 | 2003-03-19 | 주성엔지니어링(주) | ＳｉＬＫ 이중 다마신 공정 |
| US20030168746A1 (en) * | 2002-03-07 | 2003-09-11 | Samsung Electronics Co., Ltd. | Semiconductor device with contact structure and manufacturing method thereof |
| CN1623235A (zh) * | 2002-03-07 | 2005-06-01 | 三星电子株式会社 | 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法 |
| CN104538407A (zh) * | 2015-01-14 | 2015-04-22 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN104777930A (zh) * | 2015-02-09 | 2015-07-15 | 合肥鑫晟光电科技有限公司 | Ogs触摸屏及其制造方法、ogs触摸装置 |
| CN105633014A (zh) * | 2016-03-11 | 2016-06-01 | 京东方科技集团股份有限公司 | 具有套设在基层第一过孔上的第二过孔的层结构制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5329733B2 (ja) | 基板の２つの面間の電気的接続および製造工程 | |
| KR101559192B1 (ko) | 반도체 장치 구조물 | |
| JP4694305B2 (ja) | 半導体ウエハの製造方法 | |
| JP6015567B2 (ja) | 貫通型コンデンサ | |
| JP4586009B2 (ja) | ウェハレベルパッケージングキャップ及びその製造方法 | |
| JP2012231096A (ja) | 半導体装置及びその製造方法 | |
| TW201041035A (en) | Integrated circuit structure | |
| JP2008305897A (ja) | 半導体装置およびその製造方法 | |
| TW201110306A (en) | 3D multi-wafer stacked semiconductor structure and method for manufacturing the same | |
| CN111883433B (zh) | 一种半导体晶片封装及其形成方法 | |
| JP6619294B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
| US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
| CN102202467A (zh) | 配线基板的制造方法 | |
| JP2006287211A (ja) | 半導体装置、積層半導体装置およびそれらの製造方法 | |
| JP2014131029A (ja) | 回路基板及びその製造方法 | |
| TW201618622A (zh) | 電路板及其製作方法 | |
| TWI437689B (zh) | 半導體裝置 | |
| JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
| CN109671669A (zh) | 过孔加工方法、基板结构及显示装置 | |
| US9041166B2 (en) | Manufacturing method of circuit structure | |
| CN101308829B (zh) | 半导体器件和用于制造boac/coa的方法 | |
| TWI607681B (zh) | 線路基板的製作方法 | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| JP2015153978A (ja) | 貫通配線の作製方法 | |
| JP2008021709A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190423 |