JP5329733B2 - 基板の2つの面間の電気的接続および製造工程 - Google Patents
基板の2つの面間の電気的接続および製造工程 Download PDFInfo
- Publication number
- JP5329733B2 JP5329733B2 JP2001564390A JP2001564390A JP5329733B2 JP 5329733 B2 JP5329733 B2 JP 5329733B2 JP 2001564390 A JP2001564390 A JP 2001564390A JP 2001564390 A JP2001564390 A JP 2001564390A JP 5329733 B2 JP5329733 B2 JP 5329733B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- electrical connection
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明の目的は、基板の2つの面間の電気的接続と、この接続を形成する方法である。その応用として、磁気ヘッドもしくはセンサのような電気的接続を必要とする電子部品または回路または装置の製造も含む。
文献FR−A−2637161号には基板間を電気的に接続する方法が開示されている。この方法は添付の図1A、1Bおよび1Cに示されている。絶縁層12が基板10上に堆積され、基板の背面が適切な波長のレーザ光線によって決まったピッチで走査される。レーザ照射は基板によって吸収され、基板を局所的に摩耗させる。基板全体の厚さが薄くなると、照射は、選定された照射に対して透過性のある絶縁層12に到達する。絶縁層は摩耗されずに残るので、基板に空いたホールの底を形成することとなり、結果としてホールが貫通しない。次いで熱酸化が行われ、特にホールの壁面および基板の背面に絶縁層14が形成される(図1A)。
−基板にホールが存在するために、レジンの塗布、部品の洗浄など、回路の製造に関するいくつかの工程の間、特別に注意を払わなければならない。
−ホール内に基板とは異なる金属材料が存在することは、周囲より高い温度が必要な工程の間、応力と変形を発生させる。こういった応力と変形は高温で構成材料を操作する際、非常に有害となる。
文献EP−A−0974817には基板の厚さ全体に亘って形成される円筒絶縁領域を有する検出器のカード型回路が記載されている。その絶縁材は基板の表面と同一平面上でぴったりと重なる。
−開始地点が導体または半導体基板であり、
−基板の一部を完全に囲む少なくとも一つの電気的な絶縁トレンチが、基板の厚さ全体にわたって形成され、このトレンチは少なくともその深さ部分にわたって満たされており、
−第1の導電手段が、基板の一方の面上に推積され、この手段はトレンチによって完全に囲まれている基板の一部と電気的に接続している、
作業段階を含み、
当該方法は:
−第1の溝が基板の第1の面から形成され、この第1の溝は少なくとも一つの絶縁材料で充填されており、
−基板が所望の厚さまで薄くされ、
−第2の導電手段が、溝によって完全に囲まれた基板の一部に面して、薄くされた基板の面上に形成され、
−第2の溝が、薄くされた基板の面から形成され、第1の溝に対向し、第1の溝を満たす材料に達するまで広がる
ことを特徴とし、
したがって、前記電気的接続が、前記トレンチによって完全に囲まれた基板の一部と前記第1と第2の導電手段によって構成される方法である。
−基板の厚さ全体にわたって延長し、基板の一部を完全に取り囲み、小なくともその深さ部分にわたって充填されている、少なくとも一つの電気的に絶縁するトレンチと、
−トレンチによって完全に囲まれている基板の一部と電気的に接続される、基板の一方の面上の第1の導電手段と、
−前記トレンチによって完全に囲まれた基板の一部と電気的に接続される、基板の他方の面上の第2の導電手段と、
を備え
したがって、前記電気的接続が、前記トレンチによって完全に囲まれた基板の一部と前記第1と第2の導電手段によって構成され、
当該電気的接続は:
充填されたトレンチの一部が、基板の第1の面からエッチングされた第1の溝と、この第1の溝に充填された電気的な絶縁材料を有し、および、基板の第2の面から基板内に形成された、底が充填されたトレンチの一部まで広がる第2の溝を有することを特徴とする。
トレンチは互いに対向する2つの溝から形成され、それぞれの溝は基板の反対側から形成される。溝の一方、または両方が充填される。
図2A、2Bには、例えば抵抗率2mΩxcmの厚さ500μmのシリコンで形成した基板20を示した。この基板は第1の面21と第2の面22を有し、2つの面をそれぞれ「前面」、「背面」と表す。前面21は感光性レジン24で覆われており、該感光性レジンは、後に形成されるトレンチに対応する閉じたパターンを定義するために、マスクを通して光にさらされる。実施例では、この閉じたパターンはリング26であり、該リングは内径が例えば180μm、幅が6μmである。このレジンを現像したとき、基板の前面21がリング26に沿って露出する。
Claims (3)
- 導体または半導体基板の2つの面間の電気的な接続を形成する方法であって、
a)閉じたパターンを形作る第1の溝(28)を基板(20)の第1の面(21)から形成し、この第1の溝(28)を少なくとも一つの絶縁材料(30)で充填するステップと、
b)第1の導電手段(38)を前記基板(20)の前記第1の面(21)に堆積するステップであって、前記第1の導電手段は前記第1の溝(28)によって完全に囲まれている前記基板(20)の一部(46)と電気的に接続している、前記堆積ステップと、
c)前記基板(20)を前記基板の第2の面(22)から所望の厚さまで薄くするステップと、
d)第2の導電手段(42)を、前記第1の溝によって完全に囲まれた基板の前記一部(46)に対向するように、前記薄くされた基板の前記薄くされた面(40)上に形成するステップと、
e)第2の溝(44)を、前記薄くされた基板の前記薄くされた面(40)から前記第1の溝に対向するように形成するステップであって、この第2の溝は完全に前記基板の前記一部(46)を囲み、前記第1の溝に充填された前記材料に達するまで広がる、前期形成ステップとを含み、
そのことによって、前記電気的接続が前記第1の溝と前記第2の溝を含むトレンチによって完全に囲まれた前記基板(20)の前記一部(46)と前記第1の導電手段(38)と前記第2の導電手段(42)によって実現される、導体または半導体基板の2つの面間の電気的な接続を形成する方法。
- 前記第1の溝(28)を充填するため、電気的な絶縁材料の層(32)が前記第1の溝(28)の壁面に堆積され、前記第1の溝は他の材料(36)によって充填される、請求項1に記載の方法。
- 前記ステップd)の前に保護層(39)を形成するステップを含む、請求項1または2に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0002446A FR2805709B1 (fr) | 2000-02-28 | 2000-02-28 | Connexion electrique entre deux faces d'un substrat et procede de realisation |
FR00/02446 | 2000-02-28 | ||
PCT/FR2001/000565 WO2001065598A1 (fr) | 2000-02-28 | 2001-02-27 | Connexion electrique entre deux faces d'un substrat et procede de realisation |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012163153A Division JP2012231173A (ja) | 2000-02-28 | 2012-07-23 | 基板の2つの表面の電気的接続およびその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003526207A JP2003526207A (ja) | 2003-09-02 |
JP5329733B2 true JP5329733B2 (ja) | 2013-10-30 |
Family
ID=8847446
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001564390A Expired - Lifetime JP5329733B2 (ja) | 2000-02-28 | 2001-02-27 | 基板の2つの面間の電気的接続および製造工程 |
JP2012163153A Pending JP2012231173A (ja) | 2000-02-28 | 2012-07-23 | 基板の2つの表面の電気的接続およびその方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012163153A Pending JP2012231173A (ja) | 2000-02-28 | 2012-07-23 | 基板の2つの表面の電気的接続およびその方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6815827B2 (ja) |
EP (1) | EP1259983A1 (ja) |
JP (2) | JP5329733B2 (ja) |
FR (1) | FR2805709B1 (ja) |
WO (1) | WO2001065598A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
JP2002094082A (ja) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
US6650496B2 (en) | 2001-05-15 | 2003-11-18 | Phs Mems | Fully integrated matrix magnetic recording head with independent control |
US6744114B2 (en) * | 2001-08-29 | 2004-06-01 | Honeywell International Inc. | Package with integrated inductor and/or capacitor |
US6750516B2 (en) | 2001-10-18 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for electrically isolating portions of wafers |
JP3666591B2 (ja) * | 2002-02-01 | 2005-06-29 | 株式会社トッパンNecサーキットソリューションズ | 半導体チップ搭載用基板の製造方法 |
DE10205026C1 (de) * | 2002-02-07 | 2003-05-28 | Bosch Gmbh Robert | Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration |
EP1351288B1 (en) | 2002-04-05 | 2015-10-28 | STMicroelectronics Srl | Process for manufacturing an insulated interconnection through a body of semiconductor material and corresponding semiconductor device |
JP4554368B2 (ja) * | 2002-09-24 | 2010-09-29 | 浜松ホトニクス株式会社 | フォトダイオードアレイ及びその製造方法 |
SE526366C3 (sv) * | 2003-03-21 | 2005-10-26 | Silex Microsystems Ab | Elektriska anslutningar i substrat |
US8105941B2 (en) * | 2005-05-18 | 2012-01-31 | Kolo Technologies, Inc. | Through-wafer interconnection |
WO2006123300A2 (en) * | 2005-05-18 | 2006-11-23 | Kolo Technologies, Inc. | Micro-electro-mechanical transducers |
WO2006134580A2 (en) | 2005-06-17 | 2006-12-21 | Kolo Technologies, Inc. | Micro-electro-mechanical transducer having an insulation extension |
DE102005039068A1 (de) * | 2005-08-11 | 2007-02-15 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleitersubstrat und Verfahren zur Herstellung |
US20070042563A1 (en) * | 2005-08-19 | 2007-02-22 | Honeywell International Inc. | Single crystal based through the wafer connections technical field |
EP1927000B1 (en) * | 2005-09-20 | 2016-09-14 | BAE Systems PLC | Sensor device with backside contacts |
EP2202791B1 (en) * | 2005-11-16 | 2016-01-27 | STMicroelectronics Srl | Semiconductor device having deep through vias |
SE530415C2 (sv) * | 2006-09-04 | 2008-05-27 | Nanospace Ab | Gastrustor |
JP5117698B2 (ja) * | 2006-09-27 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7608837B2 (en) * | 2006-11-24 | 2009-10-27 | Tower Semiconductor Ltd. | High resolution integrated X-ray CMOS image sensor |
US10266392B2 (en) | 2007-06-07 | 2019-04-23 | E-Pack, Inc. | Environment-resistant module, micropackage and methods of manufacturing same |
US8049326B2 (en) * | 2007-06-07 | 2011-11-01 | The Regents Of The University Of Michigan | Environment-resistant module, micropackage and methods of manufacturing same |
JP2009181981A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP5473253B2 (ja) | 2008-06-02 | 2014-04-16 | キヤノン株式会社 | 複数の導電性領域を有する構造体、及びその製造方法 |
US7737409B2 (en) * | 2008-06-12 | 2010-06-15 | Analog Devices, Inc. | Silicon detector and method for constructing silicon detectors |
FR2953992B1 (fr) | 2009-12-15 | 2012-05-18 | Commissariat Energie Atomique | Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour |
CN102986035B (zh) * | 2010-05-11 | 2016-05-18 | 荷兰能源建设基金中心 | 太阳能电池及其制造方法 |
NL2004698C2 (en) * | 2010-05-11 | 2011-11-15 | Stichting Energie | Solar cell and method of manufacturing such a solar cell. |
JP5700502B2 (ja) * | 2010-07-28 | 2015-04-15 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及び製造方法 |
FR2964793B1 (fr) * | 2010-09-09 | 2014-04-11 | Ipdia | Dispositif d'interposition |
DE102010041101B4 (de) * | 2010-09-21 | 2018-05-30 | Robert Bosch Gmbh | Bauelement mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines Bauelements mit einer Durchkontaktierung |
JP2012227328A (ja) | 2011-04-19 | 2012-11-15 | Sony Corp | 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器 |
KR101968635B1 (ko) * | 2012-11-22 | 2019-04-12 | 삼성전자주식회사 | 잉크젯 프린팅을 이용한 배선 형성 방법 |
KR102268714B1 (ko) | 2014-06-23 | 2021-06-28 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
US10315915B2 (en) | 2015-07-02 | 2019-06-11 | Kionix, Inc. | Electronic systems with through-substrate interconnects and MEMS device |
US20190206827A1 (en) * | 2017-12-29 | 2019-07-04 | Intel Corporation | Semiconductor package with externally accessible wirebonds |
EP3705451A1 (en) * | 2019-03-06 | 2020-09-09 | Murata Manufacturing Co., Ltd. | Mems structure including a cap with a via |
KR20210007072A (ko) | 2019-07-09 | 2021-01-20 | 삼성디스플레이 주식회사 | 표시 장치 |
DE102021200083A1 (de) | 2021-01-07 | 2022-07-07 | Robert Bosch Gesellschaft mit beschränkter Haftung | Mikromechanische Struktur und Verfahren zur Herstellung einer mikromechanischen Struktur |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101945A (ja) * | 1983-11-07 | 1985-06-06 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPH06310489A (ja) * | 1993-04-21 | 1994-11-04 | Nissan Motor Co Ltd | 半導体基板のエッチング方法 |
US5646067A (en) * | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
US5770884A (en) * | 1995-06-30 | 1998-06-23 | International Business Machines Corporation | Very dense integrated circuit package |
JP3430771B2 (ja) * | 1996-02-05 | 2003-07-28 | 株式会社デンソー | 半導体力学量センサの製造方法 |
JP3418548B2 (ja) * | 1997-04-03 | 2003-06-23 | 株式会社山武 | 回路基板およびその製造方法 |
EP0974817A4 (en) | 1997-04-03 | 2006-09-13 | Yamatake Corp | CIRCUIT BOARD AND SENSOR, AND PROCESS FOR PRODUCING THE SAME |
JP3920399B2 (ja) * | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
JP3184493B2 (ja) * | 1997-10-01 | 2001-07-09 | 松下電子工業株式会社 | 電子装置の製造方法 |
EP0926726A1 (en) * | 1997-12-16 | 1999-06-30 | STMicroelectronics S.r.l. | Fabrication process and electronic device having front-back through contacts for bonding onto boards |
TW436882B (en) * | 1998-06-01 | 2001-05-28 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
US6750516B2 (en) * | 2001-10-18 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for electrically isolating portions of wafers |
EP1381031A1 (en) * | 2002-07-12 | 2004-01-14 | O-Mass AS | Matrix of integrated magnetic recording heads of thin film technology |
US6716737B2 (en) * | 2002-07-29 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
-
2000
- 2000-02-28 FR FR0002446A patent/FR2805709B1/fr not_active Expired - Lifetime
-
2001
- 2001-02-27 US US10/204,858 patent/US6815827B2/en not_active Expired - Lifetime
- 2001-02-27 JP JP2001564390A patent/JP5329733B2/ja not_active Expired - Lifetime
- 2001-02-27 EP EP01909909A patent/EP1259983A1/fr not_active Ceased
- 2001-02-27 WO PCT/FR2001/000565 patent/WO2001065598A1/fr active Application Filing
-
2012
- 2012-07-23 JP JP2012163153A patent/JP2012231173A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2003526207A (ja) | 2003-09-02 |
JP2012231173A (ja) | 2012-11-22 |
EP1259983A1 (fr) | 2002-11-27 |
FR2805709B1 (fr) | 2002-05-17 |
US20030022475A1 (en) | 2003-01-30 |
US6815827B2 (en) | 2004-11-09 |
WO2001065598A1 (fr) | 2001-09-07 |
FR2805709A1 (fr) | 2001-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5329733B2 (ja) | 基板の2つの面間の電気的接続および製造工程 | |
US7078811B2 (en) | Semiconductor device and method for fabricating the device | |
KR100923994B1 (ko) | 모놀리식 회로에서 인덕턴스 및 비아 형성 | |
CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
US7307000B2 (en) | Method of fabricating a capacitor for a semiconductor device | |
EP2002477B1 (en) | A fabrication method for a low ohmic through substrate connection for semiconductor carriers | |
KR20200076761A (ko) | 일체형 히터 및 그 제조방법 | |
JP4425707B2 (ja) | 半導体装置およびその製造方法 | |
KR20010062445A (ko) | 반도체 장치 및 본드 패드 형성 프로세스 | |
JP4863214B2 (ja) | 薄膜化シリコンからなる電子チップの製造方法 | |
JP5272176B2 (ja) | トレンチ絶縁コンタクト端子を有する画像センサの作製方法 | |
KR100246100B1 (ko) | 반도체 장치의 다층 배선 및 그 형성 방법 | |
US6476496B1 (en) | Semiconductor device and method of manufacturing the same | |
KR20030060048A (ko) | 반도체 장치 및 그 제조 방법 | |
US6197700B1 (en) | Fabrication method for bottom electrode of capacitor | |
US11897758B2 (en) | Electrical contacting and method for producing an electrical contacting | |
KR100679827B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
CN108242386B (zh) | 多层结构与其制造方法及对应其的接触结构 | |
KR100360152B1 (ko) | 배선 형성 방법 | |
KR100705949B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
JPH02170420A (ja) | 半導体素子の製造方法 | |
JP2848334B2 (ja) | 電界放出形電子源 | |
JPH04307757A (ja) | 半導体装置およびその製造方法 | |
JPH1022386A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060307 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111031 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111129 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121003 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121102 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130129 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130318 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130322 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130419 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5329733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |