JPH1022386A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1022386A
JPH1022386A JP17493596A JP17493596A JPH1022386A JP H1022386 A JPH1022386 A JP H1022386A JP 17493596 A JP17493596 A JP 17493596A JP 17493596 A JP17493596 A JP 17493596A JP H1022386 A JPH1022386 A JP H1022386A
Authority
JP
Japan
Prior art keywords
contact
wiring layer
metal film
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17493596A
Other languages
English (en)
Inventor
Noboru Morimoto
昇 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17493596A priority Critical patent/JPH1022386A/ja
Publication of JPH1022386A publication Critical patent/JPH1022386A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 従来の技術では、半導体装置内のコンタクト
及び配線を単に金属等の導電性物質によって形成されて
いるため、高温、高圧電流下において、金属イオンの移
動に起因し、配線抵抗が増大したり、断線したりする現
象(エレクトロマイグレーション)が起こるなどの問題
があった。 【解決手段】 この発明による半導体装置では、コンタ
クトと配線との間に高融点金属膜を介在させ、さらに、
配線の側断面に付着して高融点金属膜からなるサイドウ
ォールを形成し、特に、コンタクトの底面に選択的に高
融点金属膜を十分な膜厚だけ形成することができ、エレ
クトロマイグレーションを抑制し、電気的信頼性の高い
半導体装置とすることが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。さらに詳しくは、半導体装置内に
形成される、電気的信頼性の高い配線とその配線に接続
して形成される接続性が良く、信頼性の高いコンタクト
の構造及びその製造方法に関するものである。
【0002】
【従来の技術】図13は特開平5−102314号公報
に示された半導体装置の断面図を示しており、図におい
て、101は半導体基板上に層間絶縁膜等が積層された
下地基板、102は下地基板101の一主面上に形成さ
れた第一の配線、103は第一の配線102に接し、か
つ上方に伸びる柱状に形成された導電物質からなるコン
タクト、104は第一の配線102、コンタクト103
が形成された半導体基板101の全面に所定の厚さに積
層された絶縁物質からなる層間絶縁膜、105は層間絶
縁膜104の上面に配置され、コンタクト103と接続
した状態である第二の配線をそれぞれ示している。な
お、この図13においては、配線長方向に沿った断面を
示している。
【0003】次に、図13の半導体装置の製造方法を、
次の図14ないし図15に示す。まず、図14に示すよ
うに、下地基板101の一主面に導電物質からなる第一
の配線(下層配線)102を所定のサイズにパターニン
グ形成する。
【0004】その後、図15に示すように、第一の配線
102の上部に柱状の導電物質からなるコンタクト10
3を形成する。このコンタクト103は、下地基板10
1の全面に導電物質をコンタクト103の高さ方向の寸
法以上の厚さとなるように積層後、必要となる部分だけ
を残し、他の部分(103a)をエッチング除去するこ
とによって形成される。
【0005】次に、図16に示すように、層間絶縁膜1
04をCVD技術等を用いて所定の厚さに積層する。次
に、図17に示すように、CMP技術を用いてコンタク
ト103の上面が露出し、層間絶縁膜104の上面が平
坦化されるように研磨を行う。その後、層間絶縁膜10
4の平坦化された上面に、露出したコンタクト103に
接するように第二の配線105(上層配線)を形成する
ことで図13に示す構造の半導体装置が形成できる。
【0006】従来、一般的に用いられているコンタクト
の形成方法で、下層配線を形成後、半導体基板の全面に
層間絶縁膜を積層し、この層間絶縁膜内の所定の位置に
コンタクトホールを形成後、コンタクトホール内部に導
電物質を埋設してコンタクトを形成する場合において
は、形成したコンタクトは、内部に空洞が生じることな
どにより、電気的特性に支障を来す場合があったが、上
記のように、柱状のコンタクトを形成後、層間絶縁膜を
積層するため、コンタクトが完全に埋め込まれた状態と
して形成でき、信頼性の高い多層配線構造が可能となっ
ていた。また、層間絶縁膜の上面の平坦化もCMP技術
によって可能であることが示されている。
【0007】
【発明が解決しようとする課題】図13に示された従来
の技術による半導体装置においては、第一、第二の配線
及びコンタクトが単に金属等の導電性物質によって形成
されているため、高温、高圧電流下において、金属イオ
ンの移動がおこり、局所的なボイドが発生するため、配
線の抵抗が増大したり、断線したりする現象(エレクト
ロマイグレーション)が起こるという問題があり、この
配線の電気的信頼性(エレクトロマイグレーション寿
命)の向上が必要となっている。
【0008】
【課題を解決するための手段】この発明による半導体装
置は、下地基板の一主面上に形成された第一の配線層、
上記第一の配線層上に形成され、層間絶縁膜で周囲を取
り囲まれたコンタクト、上記コンタクトに接して形成さ
れた第二の配線層を備え、上記コンタクトと上記第一の
配線層との対向する面に介在して形成された高融点金属
膜を有するものである。
【0009】さらに、この発明による半導体装置は、下
地基板の一主面上に形成された第一の配線層、上記第一
の配線層上に形成され、層間絶縁膜で周囲を取り囲まれ
たコンタクト、上記コンタクトに接して形成された第二
の配線層を備え、上記コンタクトと上記第一の配線層と
の対向する面に介在して形成された高融点金属膜を有
し、さらに第一の配線層の側断面に付着して形成された
別の高融点金属膜を有するものである。
【0010】また、この発明による半導体装置は、下地
基板の一主面上に形成された第一の配線層、上記第一の
配線層上に形成され、層間絶縁膜内に埋設されたコンタ
クト、上記コンタクトに接して形成された第二の配線層
を備え、上記コンタクトと上記第一の配線層との対抗す
る面に介在して形成された高融点金属膜を有し、さらに
第一の配線層が、少なくとも2層の導電膜からなり、上
記導電膜の内、少なくとも一層は高融点金属からなるも
のである。
【0011】さらに、この発明による半導体装置の製造
方法は、下地基板の一主面上に第一の配線層を形成する
第一の工程、少なくとも上記第一の配線層の露出した表
面上に所定の厚さの高融点金属膜を積層する第二の工
程、上記高融点金属膜上に金属膜を積層する第三の工
程、上記金属膜のうち、上記第一の配線層上のコンタク
トとなる上記金属膜を柱状に残して他を除去し、コンタ
クトを形成する第四の工程、上記高融点金属膜に対し、
異方性エッチングを行い、上記コンタクトの底面に接す
る部分の上記高融点金属膜を残す第五の工程、上記下地
基板の一主面上に層間絶縁膜を積層し、上記コンタクト
の周囲を取り囲み、上記コンタクトが上記層間絶縁膜内
に埋設された状態とする第六の工程、上記層間絶縁膜を
CMP技術によってエッチングし平坦化させるととも
に、上記コンタクトの一部を露出させる第七の工程、上
記層間絶縁膜の上面に、上記コンタクトに接する状態に
第二の配線層を形成する第八の工程を含むものである。
【0012】さらに、この発明による半導体装置の製造
方法は、第五の工程において、コンタクトの底面に接す
る部分の高融点金属膜を残すとともに上記第一の配線層
の側断面に付着した状態の高融点金属膜からなるサイド
ウォールを形成する工程を含むものである。
【0013】また、この発明による半導体装置の製造方
法は、第一の工程において形成する第一の配線層は、少
なくとも第一の導電膜上に高融点金属からなる第二の導
電膜を積層し、上記第一、第二の導電膜を任意の寸法に
パターニングする方法で得るものである。
【0014】
【発明の実施の形態】
実施の形態1.図1に、この発明による半導体装置の断
面図を示す。図1において、1は半導体基板上に層間絶
縁膜等が積層された下地基板、2は下地基板1の一主面
上に形成された2層構造からなる第一の配線層(下層配
線)であり、アルミニウム系合金、若しくはタングステ
ン等からなり、膜厚5000Å程度である第一の主配線
2aと、その上面に積層された、タングステン、チタン
ナイトライド等からなり、膜厚100Å程度である高融
点金属膜2bから構成されている。また、この第一の配
線層の配線幅は5000Å程度の寸法である。なお、こ
の図1は、第一の配線層2の配線幅方向に沿って切断し
た場合の断面図を示している。
【0015】第一の配線層2の側断面にはタングステ
ン、チタンナイトライド等の高融点金属からなるサイド
ウォール3が形成され、さらに、第一の配線層2の上部
には、上層配線である第二の配線層7と第一の配線層2
を電気的に接続する金属からなるコンタクト5が形成さ
れ、コンタクト5の底面と第一の配線層2の上面との間
に高融点金属膜4が介在した状態となっている。
【0016】また、コンタクト5の上面から下地基板1
の一主面の高さにかけて層間絶縁膜6が形成され、コン
タクト5、第一の配線層2はこの層間絶縁膜6内に埋設
された状態となっている。さらに、層間絶縁膜6の平坦
化された表面上には、高融点金属膜7b、第二の主配線
7aが順次積層されてなる第二の配線層7が層間絶縁膜
6の表面から露出したコンタクト5の上面に接して形成
された状態となっている。
【0017】次に、図1に示す半導体装置の製造方法に
ついて説明する。まず、図2に示すように、半導体基板
上に下地絶縁膜等が形成された、下地基板1上に第一の
主配線2aとなるアルミニウム系合金若しくはタングス
テンを膜厚5000Å程度となるように積層し、さらに
上層にチタンナイトライド若しくはタングステン等の高
融点金属膜2bを膜厚100Å程度の厚さとなるように
積層する。その後、高融点金属膜2b上に第一の配線層
2の寸法のレジストパターンを形成し、このレジストパ
ターンをエッチングマスクとして異方性エッチングを行
い、高融点金属膜2b、第一の主配線2aを順次パター
ニングし、第一の配線層2を得る。その後、レジストパ
ターンは除去する。
【0018】次に、図3に示すように、下地基板1、及
び形成した素子の表面全面にタングステン、チタンナイ
トライド等の高融点金属膜8をCVD技術、若しくはス
パッタリング技術を用いて数100Å程度の厚さに積層
し、さらに、タングステン、アルミニウム等からなる金
属膜9を10000Å程度の厚さに積層する。
【0019】次に、図4に示すように、第一の配線層2
の上部の金属膜9上に、上層、下層配線間を接続するコ
ンタクト5の形状(水平方向の寸法は3000又は50
00Å程度)のレジストパターン10を写真製版によっ
て形成し、これをエッチングマスクとして金属膜9に対
して異方性エッチングを行い、コンタクト5を形成す
る。さらに、高融点金属膜8に対しても異方性エッチン
グを行い、第一の配線層2の側断面に付着した状態のサ
イドウォール3及びコンタクト5の底面と第一の配線層
2の上面とに介在する高融点金属膜4を形成する。
【0020】その後、図5に示すように、レジストパタ
ーン10をウェットエッチング等により除去し、さら
に、下地基板1の表面上にCVD技術を用いる等してT
EOS系のシリコン酸化膜等の層間絶縁膜6を膜厚20
000Å程度の厚さに積層し、コンタクト5が完全に層
間絶縁膜6内に埋設された状態とする。次に、図6に示
すように、CMP技術を用いて、層間絶縁膜6の表面の
凸状部分を研磨によって除去し、平坦化を行い、コンタ
クト5の上面が層間絶縁膜6の表面上に露出した状態と
する。
【0021】その後、層間絶縁膜6及びコンタクト5の
上面に高融点金属膜7bを100Å程度の厚さに積層
し、さらに、第二の主配線7aとなるアルミニウム系合
金若しくはタングステン等を5000Å程度の厚さに積
層する。その後、任意の形状のレジストパターンを形成
し、これをエッチングマスクとして異方性エッチングを
行い、第一の主配線7a、高融点金属膜7bを所定の寸
法にパターニングして第二の配線層7を形成し、レジス
トパターンを除去することで図1に示す構造の半導体装
置を得ることができる。
【0022】このように形成された半導体装置において
は、コンタクト5と第一、第二の主配線2a、7a間
に、還元性のある高融点金属膜2b、4、7bを形成し
ており、さらに、第一の配線層の側断面に付着して高融
点金属からなるサイドウォール3を形成しているため、
配線間の電気的接続性が向上し、さらに、高融点金属の
エレクトロマイグレーション耐性が第一の主配線2aを
構成する物質のエレクトロマイグレーション耐性以上で
あるため、最終的に得る第一の配線層2のエレクトロマ
イグレーション寿命を総合的に向上させることが可能と
なり、信頼性の高い半導体装置を得ることが可能とな
る。
【0023】また、この半導体装置の製造方法におい
て、高融点金属膜8に対して1回の異方性エッチングを
行うことで、同時に高融点金属膜4とサイドウォール3
を形成でき、少ない工程数で第一の配線2の表面に、効
果的に高融点金属膜を残すことができるという効果があ
る。
【0024】また、第一の配線層2の表面を、還元性を
有する高融点金属膜2b、4、サイドウォール3で覆う
ことにより、第一の主配線2aを形成後、この表面に形
成される自然酸化膜を還元することが可能であり、特に
高融点金属膜2b、4の形成によりコンタクト5と第一
の主配線2aとの接続状態を向上させることが可能であ
る。これと同様に、第二の配線層7とコンタクト5との
電気的接続面に高融点金属膜7aを介在させることで、
コンタクト5の露出面に生じると考えられる自然酸化膜
も還元することが可能になり、コンタクト5と第二の配
線層2との接続状態も良好となる。
【0025】また、この実施の形態においては、第一、
第二の配線層2、7を第一、第二の主配線2a、7aと
高融点金属膜2b、7bとをそれぞれ組み合わせた多層
配線としているため、さらにエレクトロマイグレーショ
ン寿命を向上させることが可能であり、信頼性の高い半
導体装置を得ることが可能になる。
【0026】また、高融点金属膜4は、第一の配線層2
が形成された下地基板1上にCVD技術を用いて積層す
るため、必要となる膜厚が十分に積層でき、また、コン
タクト5のパターニングのための異方性エッチングの
際、不要となる部分、例えば下地基板1の表面上に直接
積層された高融点金属膜を連続的に除去できるという効
果があり、少ない工程数で、より信頼性の高い半導体装
置を得ることができる。
【0027】なお、上記の実施の形態の半導体装置の各
素子の寸法は、多数考えられる実施の形態の中の一例を
示したに過ぎず、また、各素子を構成する物質について
も、実施の形態中に記載の物質と同様の性質を有する物
質で代用することが可能であることは言うまでもない。
【0028】実施の形態2.次に、この発明の別の実施
の形態について説明する。図7は、この発明の別の実施
の形態による半導体装置の断面構造を示すものであり、
図において既に説明のために用いた符号と同一符号は同
一、若しくは相当部分を示すものである。
【0029】この実施の形態2による半導体装置と、先
に説明した実施の形態1の半導体装置との構造上の違い
は、第一の配線層2が第一の主配線2aのみによって形
成された単層構造であるという点である。
【0030】次に、図7に示す半導体装置の製造方法に
ついて説明する。まず、図8に示すように、半導体基板
上に下地絶縁膜を積層する等して形成された下地基板1
上に、アルミニウム系合金若しくはタングステンを50
00Å程度の膜厚となるように積層し、この上面に配線
幅が5000Å程度である第一の配線層2の形状のレジ
ストパターンを写真製版によって形成し、このレジスト
パターンをエッチングマスクとして、下地基板1の表面
が露出するまで異方性エッチングを行い、単層構造の第
一の配線層2をパターニング形成する。その後、レジス
トパターンは除去する。
【0031】次に、図9に示すように、下地基板1、第
一の配線層2の露出した表面上にタングステン、チタン
ナイトライド等の還元性のある高融点金属膜8を100
Å程度の厚さとなるように積層し、さらに、アルミニウ
ム、タングステン等の金属膜9を10000Å程度の厚
さとなるように積層する。
【0032】その後、図10に示すように、金属膜9上
に、後工程で形成するコンタクト5の寸法のレジストパ
ターン10を第一の配線層2の上部に写真製版によって
形成する。その後、このレジストパターン10をエッチ
ングマスクとして金属膜9及び高融点金属膜8に対して
異方性エッチングを行い、順次所定の寸法にパターニン
グする。このときの図10におけるコンタクト5及び高
融点金属膜4の水平方向の断面の寸法は3000若しく
は5000Å程度の寸法である。
【0033】次に、図11に示すように、異方性エッチ
ングに用いたレジストパターン10をウェットエッチン
グ等の手段によって除去し、層間絶縁膜6をCVD技術
等によって20000Å程度の厚さとなるように積層す
る。
【0034】その後、図12に示すように、CMP技術
を用いて層間絶縁膜6の上面から研磨を行い、層間絶縁
膜6の表面の凹凸をなくし、平坦化させるとともにコン
タクト5の表面が層間絶縁膜6の表面に露出する状態と
する。その後、層間絶縁膜6上に実施の形態1と同様
に、高融点金属層7b、第二の主配線7aを順次積層
し、コンタクト5の上面に接するように所定の形状にパ
ターニングすることで、第二の配線層7を形成し、図7
に示すような構造の半導体装置を得ることが可能とな
る。
【0035】このように形成された半導体装置において
は、実施の形態1と同様に、第一の配線層2とコンタク
トとの間に高融点金属膜4を、さらに、コンタクト5と
第二の配線層7との間に高融点金属膜7bを介在させた
ため、エレクトロマイグレーション特性を向上させ、半
導体装置の信頼性を向上させることが可能である。
【0036】また、実施の形態1と同様に、高融点金属
膜4は、第一の配線層2のみが形成された下地基板1上
にCVD技術を用いて積層するため、必要となる膜厚が
十分に積層でき、また、コンタクト5のパターニングの
ための異方性エッチングの際、不要となる部分、例えば
下地基板1の表面上に直接積層された高融点金属膜等を
同時に除去できるという効果があり、少ない工程数で、
より信頼性の高い半導体装置を得ることができる。
【0037】
【発明の効果】この発明による半導体装置においては、
下層配線となる第一の配線層とこの第一の配線層に電気
的に接続されるコンタクトとの間に高融点金属膜を介在
させることで、単に配線をコンタクトを構成する金属膜
のみで構成した場合よりもエレクトロマイグレーション
寿命を向上させることができ、半導体装置の信頼性を向
上させることが可能になる。また、第一の配線層の表面
に形成される自然酸化膜に対し、還元性のある高融点金
属膜を付着形成させることで還元でき、電気的接続性を
向上させることが可能となる。
【0038】また、この発明による半導体装置において
は、上記の効果に加え、下層配線となる第一の配線層の
側断面に付着して高融点金属膜を形成することで、単に
配線を単層で構成した場合よりもエレクトロマイグレー
ション寿命をさらに向上させることができ、半導体装置
の信頼性を向上させることが可能になる。また、第一の
配線層の表面に形成される自然酸化膜に対し、還元性の
ある高融点金属膜を付着形成させることで還元でき、電
気的接続性を向上させることが可能となる。さらにエレ
クトロマイグレーション寿命を向上でき、半導体装置の
信頼性を向上させることが可能になるという効果があ
る。
【0039】さらに、この発明による半導体装置におい
ては、下層配線となる第一の配線層とこの第一の配線層
に電気的に接続されるコンタクトとの間に高融点金属膜
を介在させること、さらに下層配線となる第一の配線層
の側断面に付着して高融点金属膜を形成することに加
え、第一の配線層を少なくとも2層層構造とし、その内
の1層を高融点金属膜で構成することでエレクトロマイ
グレーション寿命を向上させることができ、半導体装置
の信頼性を向上させることが可能になる。また、第一の
配線層の表面に形成される自然酸化膜に対し、還元性の
ある高融点金属膜を付着形成させることで還元でき、電
気的接続性を向上させることが可能となる。
【0040】また、この発明による半導体装置の製造方
法においては、下層配線となる第一の配線層を形成後、
その上部に柱状のコンタクトを形成し、次に層間絶縁膜
を積層する方法をとっており、さらに、コンタクトと第
一の配線層との間に必要とされる膜厚を満足させる高融
点金属膜を介在させておくことで、コンタクトのパター
ニングの後、つづいて高融点金属膜を異方性エッチング
によりパターングすることができ、工程数を増大させる
ことなく、効果的に高融点金属膜を加工し、第一の配線
層とコンタクトとの間に介在させて、また第一の配線層
の側断面に付着させて高融点金属膜を残すことができる
という効果がある。
【0041】さらに、第一の配線の側断面に付着した状
態の高融点金属からなるサイドウォールを形成すること
によって、第一の配線のエレクトロマイグレーション寿
命を向上させることが可能となる。
【0042】また、この発明による半導体装置の製造方
法においては、アルミニウム系合金若しくはタングステ
ンからなり、第一の主配線となる第一の導電膜上に高融
点金属膜からなる第二の導電膜を積層した構造の第一の
配線層を用いることにより、よりエレクトロマイグレー
ション寿命を向上させることができ、より信頼性の高い
半導体装置を得ることが可能になるという効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1の半導体装置の断面
図である。
【図2】 この発明の実施の形態1の製造方法を示す図
である。
【図3】 この発明の実施の形態1の製造方法を示す図
である。
【図4】 この発明の実施の形態1の製造方法を示す図
である。
【図5】 この発明の実施の形態1の製造方法を示す図
である。
【図6】 この発明の実施の形態1の製造方法を示す図
である。
【図7】 この発明の実施の形態2の半導体装置の断面
図である。
【図8】 この発明の実施の形態2の製造方法を示す図
である。
【図9】 この発明の実施の形態2の製造方法を示す図
である。
【図10】 この発明の実施の形態2の製造方法を示す
図である。
【図11】 この発明の実施の形態2の製造方法を示す
図である。
【図12】 この発明の実施の形態2の製造方法を示す
図である。
【図13】 従来の技術を示す図である。
【図14】 従来の技術を示す図である。
【図15】 従来の技術を示す図である。
【図16】 従来の技術を示す図である。
【図17】 従来の技術を示す図である。
【符号の説明】
1.下地基板 2.第一の配線層 2a.第一の主配線 2b、4、7b、8.高融点金属膜 3.サイドウォール 5.コンタクト 6.層間絶縁膜 7.第二の配線層 7a.第二の主配線 9.金属膜 10.レジストパターン

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 下地基板の一主面上に形成された第一の
    配線層、上記第一の配線層上に形成され、層間絶縁膜で
    周囲を取り囲まれたコンタクト、上記コンタクトに接し
    て形成された第二の配線層を備え、上記コンタクトと上
    記第一の配線層との対向する面に介在して形成された高
    融点金属膜を有することを特徴とする半導体装置。
  2. 【請求項2】 第一の配線層の側断面に付着して形成さ
    れた別の高融点金属膜を有することを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】 第一の配線層は、少なくとも2層の導電
    膜からなり、上記導電膜のうち、少なくとも一層は高融
    点金属からなることを特徴とする請求項1ないし2のい
    ずれか一項記載の半導体装置。
  4. 【請求項4】 下地基板の一主面上に第一の配線層を形
    成する第一の工程、少なくとも上記第一の配線層の露出
    した表面上に所定の厚さの高融点金属膜を積層する第二
    の工程、上記高融点金属膜上に金属膜を積層する第三の
    工程、上記金属膜のうち、上記第一の配線層上のコンタ
    クトとなる上記金属膜を柱状に残して他を除去し、コン
    タクトを形成する第四の工程、上記高融点金属膜に対
    し、異方性エッチングを行い、上記コンタクトの底面に
    接する部分の上記高融点金属膜を残す第五の工程、上記
    下地基板の一主面上に層間絶縁膜を積層し、上記コンタ
    クトの周囲を取り囲み、上記コンタクトが上記層間絶縁
    膜内に埋設された状態とする第六の工程、上記層間絶縁
    膜をCMP(chemical mechanical polishing)技術に
    よってエッチングし平坦化させるとともに、上記コンタ
    クトの一部を露出させる第七の工程、上記層間絶縁膜の
    上面に、上記コンタクトに接する状態に第二の配線層を
    形成する第八の工程を含むことを特徴とする半導体装置
    の製造方法。
  5. 【請求項5】 第五の工程において、コンタクトの底面
    に接する部分の高融点金属膜を残すとともに上記第一の
    配線層の側断面に付着した状態の高融点金属膜からなる
    サイドウォールを形成する請求項4記載の半導体装置の
    製造方法。
  6. 【請求項6】 第一の工程において形成する第一の配線
    層は、少なくとも第一の導電膜上に高融点金属からなる
    第二の導電膜を積層し、上記第一、第二の導電膜を任意
    の寸法にパターニングすることで得られることを特徴と
    する請求項4記載の半導体装置の製造方法。
JP17493596A 1996-07-04 1996-07-04 半導体装置及びその製造方法 Pending JPH1022386A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17493596A JPH1022386A (ja) 1996-07-04 1996-07-04 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17493596A JPH1022386A (ja) 1996-07-04 1996-07-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1022386A true JPH1022386A (ja) 1998-01-23

Family

ID=15987305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17493596A Pending JPH1022386A (ja) 1996-07-04 1996-07-04 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1022386A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596622B2 (en) 2001-04-24 2003-07-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a multi-layer pad and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596622B2 (en) 2001-04-24 2003-07-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a multi-layer pad and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
JPH05206290A (ja) 多層相互接続集積回路用ビア形成方法
KR20060051839A (ko) 반도체 장치 및 그 제조 방법
JP2004523110A (ja) 銅内の金属絶縁体金属コンデンサ
JPH10209273A (ja) 半導体装置の製造方法
JPH10284600A (ja) 半導体装置及びその製造方法
JPH1197525A (ja) 半導体装置およびその製造方法
KR100445506B1 (ko) 반도체장치의 제조방법
JPH1022386A (ja) 半導体装置及びその製造方法
JP2002353304A (ja) 半導体装置、及びその製造方法
JPH08306779A (ja) 半導体装置の製造方法
KR100467815B1 (ko) 반도체 소자 및 그 제조 방법
JP2000058649A (ja) 多層配線を有する半導体装置の製造方法
JPH05226475A (ja) 半導体装置の製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
KR20020078885A (ko) 반도체 소자의 비어콘택 형성방법
JPH06204345A (ja) 半導体装置
JP2570992B2 (ja) 半導体集積回路装置の製造方法
JPH0758204A (ja) 半導体装置の製造方法
JP2005044962A (ja) 半導体装置および半導体装置の製造方法
JP2004022694A (ja) 半導体装置の製造方法
KR100301045B1 (ko) 반도체소자의다층배선형성방법
KR100407809B1 (ko) 반도체 소자의 제조 방법
JP2002261160A (ja) 半導体装置及びその製造方法
JPH0945765A (ja) 多層配線構造を有する半導体装置の製造方法