JP2005044962A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005044962A JP2005044962A JP2003202379A JP2003202379A JP2005044962A JP 2005044962 A JP2005044962 A JP 2005044962A JP 2003202379 A JP2003202379 A JP 2003202379A JP 2003202379 A JP2003202379 A JP 2003202379A JP 2005044962 A JP2005044962 A JP 2005044962A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- opening
- interlayer insulating
- forming
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】半導体装置に設けられたヒューズの面積を縮小する。
【解決手段】開口部4aの周囲の層間絶縁膜3を露出させた状態で、バリアメタル膜5およびタングステン膜6の研磨を行い、層間絶縁膜3の削り屑7を開口部4a内に堆積させることにより、タングステンプラグ6b上に削り屑7が積層されたヒューズを形成する。
【選択図】 図1
【解決手段】開口部4aの周囲の層間絶縁膜3を露出させた状態で、バリアメタル膜5およびタングステン膜6の研磨を行い、層間絶縁膜3の削り屑7を開口部4a内に堆積させることにより、タングステンプラグ6b上に削り屑7が積層されたヒューズを形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ヒューズ構造に適用して好適なものである。
【0002】
【従来の技術】
従来の半導体装置では、例えば、特許文献1に開示されているように、工程増を伴うことなく、耐腐食性に優れた材料からなるヒューズを形成するために、プラグと同一の材料を用いてプラグと同層にヒューズを設ける方法が行なわれている。
【0003】
【特許文献1】
特開平11−121712号公報
【0004】
【発明が解決しようとする課題】
しかしながら、従来のヒューズ構造では、ヒューズの両端が同一面上に配置されているため、ヒューズとコンタクトをとるための領域を同一面上に設ける必要があり、ヒューズ面積が大きくなるという問題があった。
そこで、本発明の目的は、ヒューズ面積を縮小することが可能な半導体装置および半導体装置の製造方法を提供することである。
【0005】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、ヒューズの両端が異なる層にそれぞれ配置されていることを特徴とする。
これにより、ヒューズとコンタクトをとるための領域を重ねて配置することが可能となり、ヒューズとコンタクトをとるための領域を同一面上に設ける必要がなくなることから、ヒューズ面積を縮小することが可能となる。
【0006】
また、本発明の一態様に係る半導体装置によれば、絶縁層上に形成された下層配線層と、前記下層配線層上に形成された層間絶縁層と、前記層間絶縁層上に形成された上層配線層と、前記層間絶縁層に形成された開口部と、前記開口部の途中まで埋め込まれ、前記下層配線層と前記上層配線層とを接続するプラグと、前記開口部に埋め込まれ、前記プラグと前記上層配線層とを絶縁する埋め込み絶縁層とを備えることを特徴とする。
【0007】
これにより、プラグが埋め込まれた開口部内に絶縁層を埋め込むことが可能となり、縦方向に配置されたヒューズを開口部内に自己整合的に形成することが可能となるとともに、ヒューズの上下でコンタクトをとることが可能となる。このため、ヒューズを微細化することが可能となり、ヒューズ面積を縮小することが可能となる。
【0008】
また、本発明の一態様に係る半導体装置によれば、絶縁層上に形成された下層配線層と、前記下層配線層上に形成された層間絶縁層と、前記層間絶縁層上に形成された上層配線層と、前記層間絶縁層に形成された第1開口部と、前記第1開口部の途中まで埋め込まれ、前記下層配線層と前記上層配線層とを接続する第1プラグと、前記第1開口部に埋め込まれ、前記第1プラグと前記上層配線層とを絶縁する埋め込み絶縁層と、前記層間絶縁層に形成された第2開口部と、前記第2開口部に埋め込まれ、前記下層配線層および前記上層配線層に接続された第2プラグとを備えることを特徴とする。
【0009】
これにより、層間接続用プラグの形成に併せて、縦方向に配置されたヒューズを開口部内に自己整合的に形成することが可能となるとともに、ヒューズの上下でコンタクトをとることが可能となる。このため、工程数の増加を抑制しつつ、微細化されたヒューズを形成することが可能となり、ヒューズ面積を縮小することが可能となるとともに、スループットの低下を抑制することが可能となる。
【0010】
また、本発明の一態様に係る半導体装置によれば、前記埋め込み絶縁層は、前記層間絶縁層の削り屑であることを特徴とする。
これにより、第2プラグを第2開口部に埋め込むための研磨工程にて、第1開口部に埋め込まれた第1プラグの絶縁を図ることが可能となる。このため、第2プラグを第2開口部に埋め込むための研磨工程を流用することで、縦方向に配置されたヒューズを第1開口部内に自己整合的に形成することが可能となり、工程数の増加を抑制しつつ、ヒューズ面積を縮小することが可能となる。
【0011】
また、本発明の一態様に係る半導体装置によれば、前記埋め込み絶縁層は、前記第1開口部に埋め込まれた堆積膜であることを特徴とする。
これにより、第1開口部に埋め込まれた第1プラグ上に埋め込み絶縁層を安定して形成することが可能となるとともに、埋め込み絶縁層の膜厚を精度よく設定することが可能となる。このため、縦方向に配置されたヒューズを第1開口部内に自己整合的に形成することを可能として、ヒューズ面積を縮小することが可能となるとともに、ヒューズを導通させるために必要な電圧を精度よく設定することが可能となる。
【0012】
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に下層配線層を形成する工程と、前記下層配線層上に層間絶縁層を形成する工程と、前記層間絶縁層に開口部を形成する工程と、前記下層配線層に接続され、前記開口部の途中まで埋め込まれたプラグを形成する工程と、前記開口部内のプラグ上に埋め込み絶縁層を形成する工程と、前記埋め込み絶縁層を介して前記プラグに接続される上層配線層を前記層間絶縁層上に形成する工程とを備えることを特徴とする。
【0013】
これにより、縦方向に配置されたヒューズを開口部内に自己整合的に形成することが可能となるとともに、ヒューズの上下でコンタクトをとることが可能となり、ヒューズ構造の積層化を可能として、ヒューズ面積を縮小することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に下層配線層を形成する工程と、前記下層配線層上に層間絶縁層を形成する工程と、前記層間絶縁層に第1および第2開口部を形成する工程と、前記第1および第2開口部が埋め込まれるようにして前記層間絶縁層上にタングステン膜を成膜する工程と、前記第1開口部の周囲のタングステン膜を選択的に除去することにより、前記第1開口部内に第1タングステンプラグを形成する工程と、前記選択的に除去されたタングステン膜の研磨を行うことにより、前記第2開口部の周囲の層間絶縁層を露出させ、前記第2開口部内に第2タングステンプラグを形成するとともに、前記第1開口部内の前記第1タングステンプラグ上に研磨屑を積層する工程と、第2タングステンプラグに接続されるとともに、前記研磨屑を介して第1タングステンプラグに接続される上層配線層を前記層間絶縁層上に形成する工程とを備えることを特徴とする。
【0014】
これにより、層間接続用の第2タングステンプラグの形成に併せて、第1タングステンプラグが埋め込まれた第1開口部内に絶縁層を埋め込むことが可能となる。このため、縦方向に配置されたヒューズを第1開口部内に自己整合的に形成することが可能となり、工程数の増加を抑制しつつ、ヒューズ面積を縮小することが可能となる。
【0015】
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に下層配線層を形成する工程と、前記下層配線層上に層間絶縁層を形成する工程と、前記層間絶縁層に第1および第2開口部を形成する工程と、前記第1および第2開口部が埋め込まれるようにして前記層間絶縁層上にタングステン膜を成膜する工程と、前記タングステン膜の研磨を行うことにより、前記層間絶縁層を露出させ、前記第1および前記第2開口部内に第1および第2タングステンプラグをそれぞれ形成する工程と、前記第1開口部内に埋め込まれた前記第1タングステンプラグの上部を除去する工程と、前記第1タングステンプラグの上部が除去された前記第1開口部内が埋め込まれるように前記層間絶縁層上に絶縁膜を成膜する工程と、前記絶縁膜の研磨を行うことにより、前記第2タングステンプラグの表面を露出させるとともに、前記第1開口部内の前記第1タングステンプラグ上に埋め込み絶縁層を形成する工程と、前記第2タングステンプラグに接続されるとともに、前記埋め込み絶縁層を介して第1タングステンプラグに接続される上層配線層を前記層間絶縁層上に形成する工程とを備えることを備えることを特徴とする。
【0016】
これにより、層間接続用の第2タングステンプラグの形成に併せて、第1タングステンプラグが埋め込まれた第1開口部内に絶縁層を安定して埋め込むことが可能となり、縦方向に配置されたヒューズを第1開口部内に自己整合的に形成することを可能として、ヒューズ面積を縮小することが可能となる。
【0017】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1および図2は、本発明の第1実施形態に係る半導体装置の製造方法を示す断面図である。
【0018】
図1(a)において、例えば、TiN/Al−Cu/Ti/TiNを絶縁層1上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、TiN/Al−Cu/Ti/TiNからなる積層構造をパターニングすることにより、絶縁層1上に下層配線層2a、2bを形成する。
そして、例えば、高密度プラズマCVDにより、下層配線層2a、2b間の隙間の深い部分が埋め込まれるように、層間絶縁膜3を下層配線層2a、2b上に形成する。
【0019】
ここで、高密度プラズマCVDを用いて層間絶縁膜3を形成することにより、ギャップフィル特性を向上させることが可能となり、下層配線層2a、2bのアスペクト比が高く、間隔が狭い場合においても、下層配線層2a、2b間の隙間を精度よく埋め込むことができる。
なお、下層配線層2a、2b上に層間絶縁膜3を形成する場合、例えば、TEOS(テトラエトキシシラン)を用いたプラズマCVDにより、層間絶縁膜3を成膜するようにしてもよい。
【0020】
そして、層間絶縁膜3が下層配線層2a、2b上に形成されると、例えば、CMP(chemical mechanical polishing:化学的機械的研磨)を用いて、層間絶縁膜3の表面を研磨することにより、層間絶縁膜3の表面を平坦化する。
そして、層間絶縁膜3の表面が平坦化されると、フォトリソグラフィー技術およびエッチング技術を用いて、層間絶縁膜3をパターニングすることにより、下層配線層2a、2bをそれぞれ露出させる開口部4a、4bを層間絶縁膜3に形成する。
【0021】
そして、開口部4a、4bが層間絶縁膜3に形成されると、スパッタリングなどの方法を用いてTi/TiNを順次成膜することにより、開口部4a、4bが設けられた層間絶縁膜3にバリアメタル膜5を形成する。そして、層間絶縁膜3にバリアメタル膜5が形成されると、例えば、WF6/SiH4/H2/Ar系ガスを用いたCVDを行うことにより、タングステン膜6をバリアメタル膜5上に形成する。
【0022】
次に、図1(b)に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、バリアメタル膜5およびタングステン膜6をパターニングすることにより、開口部4bの周囲の層間絶縁膜3をバリアメタル膜5およびタングステン膜6で覆ったまま、開口部4aの周囲のバリアメタル膜5およびタングステン膜6を除去し、開口部4a内に埋め込まれたタングステンプラグ6aを形成する。
【0023】
次に、図2(a)に示すように、CMPを用いて、バリアメタル膜5およびタングステン膜6の研磨を行うことにより、開口部4bの周囲の絶縁膜3の表面を露出させ、開口部4b内に埋め込まれたタングステンプラグ6bを形成する。ここで、開口部4aの周囲のバリアメタル膜5およびタングステン膜6を除去してからCMPを行うことにより、開口部4aの周囲の層間絶縁膜3が露出された状態で、バリアメタル膜5およびタングステン膜6の研磨を行うことができる。このため、バリアメタル膜5およびタングステンプラグ6aの表面を削り取りながら、層間絶縁膜3の削り屑7を開口部4a内に堆積させることができ、バリアメタル膜5およびタングステンプラグ6aの表面に絶縁層を自己整合的に形成することができる。
【0024】
次に、図2(b)に示すように、例えば、TiN/Al−Cu/Ti/TiNを層間絶縁膜3上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、TiN/Al−Cu/Ti/TiNからなる積層構造をパターニングすることにより、タングステンプラグ6bに接続された上層配線層8bを層間絶縁膜3上に形成するとともに、削り屑7を介してタングステンプラグ6aに接続された上層配線層8aを層間絶縁膜3上に形成する。
【0025】
ここで、タングステンプラグ6a上に削り屑7を設けることにより、開口部4a内にヒューズを形成することが可能となる。そして、下層配線層2aと上層配線層8aとの間に電圧を印加して、タングステンプラグ6aに電流を流し、タングステンプラグ6a上の削り屑7を焼き切ることにより、開口部4a内に形成されたヒューズを導通させることができる。
【0026】
これにより、上層配線層8bと下層配線層2bとを接続するためのタングステンプラグ6bの形成に併せて、縦方向に配置されたヒューズを開口部4a内に自己整合的に形成することが可能となるとともに、上層配線層8aおよび下層配線層2aをヒューズの上下にそれぞれ配置することを可能として、ヒューズの上下でコンタクトをとることが可能となる。このため、工程数の増加を抑制しつつ、ヒューズ構造を積層化することが可能となり、ヒューズを微細化することを可能として、ヒューズ面積を縮小することが可能となる。
【0027】
図3〜図5は、本発明の第2実施形態に係る半導体装置の製造方法を示す断面図である。
図3(a)において、例えば、TiN/Al−Cu/Ti/TiNを絶縁層11上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、TiN/Al−Cu/Ti/TiNからなる積層構造をパターニングすることにより、絶縁層11上に下層配線層12a、12bを形成する。
【0028】
そして、例えば、高密度プラズマCVDにより、下層配線層12a、12b間の隙間の深い部分が埋め込まれるように、層間絶縁膜13を下層配線層12a、12b上に形成する。
そして、層間絶縁膜13が下層配線層12a、12b上に形成されると、例えば、CMPを用いて、層間絶縁膜13の表面を研磨することにより、層間絶縁膜13の表面を平坦化する。
【0029】
そして、層間絶縁膜13の表面が平坦化されると、フォトリソグラフィー技術およびエッチング技術を用いて、層間絶縁膜13をパターニングすることにより、下層配線層12a、12bをそれぞれ露出させる開口部14a、14bを層間絶縁膜13に形成する。
そして、開口部14a、14bが層間絶縁膜13に形成されると、スパッタリングなどの方法を用いてTi/TiNを順次成膜することにより、開口部14a、14bが設けられた層間絶縁膜13にバリアメタル膜15を形成する。そして、層間絶縁膜13にバリアメタル膜15が形成されると、例えば、WF6/SiH4/H2/Ar系ガスを用いたCVDを行うことにより、タングステン膜16をバリアメタル膜15上に形成する。
【0030】
次に、図3(b)に示すように、CMPを用いて、バリアメタル膜15およびタングステン膜16の研磨を行うことにより、層間絶縁膜13の表面を露出させ、開口部14a、14b内にそれぞれ埋め込まれたタングステンプラグ16a、16bを形成する。
次に、図4(a)に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、バリアメタル膜15およびタングステンプラグ16aの表面を選択的に除去することにより、層間絶縁膜13とバリアメタル膜15の境界に配置された段差を開口部14aに形成する。
【0031】
次に、図4(b)に示すように、CVDなどの方法により、タングステンプラグ16a上の開口部14aが埋め込まれるようにして、層間絶縁膜13上に絶縁膜17を形成する。なお、絶縁膜17としては、例えば、シリコン酸化膜を用いることができる。
次に、図5(a)に示すように、例えば、CMPを用いて、絶縁膜17の表面を研磨することにより、タングステンプラグ16a上の開口部14a内に絶縁膜17が埋め込まれるようにして、タングステンプラグ16bの表面を露出させる。
【0032】
次に、図5(b)に示すように、例えば、TiN/Al−Cu/Ti/TiNを層間絶縁膜13上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、TiN/Al−Cu/Ti/TiNからなる積層構造をパターニングすることにより、タングステンプラグ16bに接続された上層配線層18bを層間絶縁膜13上に形成するとともに、絶縁膜17を介してタングステンプラグ16aに接続された上層配線層18aを層間絶縁膜13上に形成する。
【0033】
ここで、タングステンプラグ16a上に絶縁膜17を設けることにより、開口部14a内にヒューズを安定して形成することが可能となるとともに、絶縁膜17の膜厚を精度よく設定することが可能となる。そして、下層配線層12aと上層配線層18aとの間に電圧を印加して、タングステンプラグ16aに電流を流し、タングステンプラグ16a上の絶縁膜17を焼き切ることにより、開口部14a内に形成されたヒューズを導通させることができる。
【0034】
これにより、ヒューズを導通させるために必要な電圧を精度よく設定することが可能となるとともに、ヒューズ構造を積層化することが可能となる。このため、ヒューズを微細化することを可能として、ヒューズ面積を縮小することが可能となるとともに、ヒューズを安定して使用することが可能となる。
なお、上述した実施形態では、下層配線層2a、12aおよび上層配線層2b、12bとして、TiN/Al−Cu/Ti/TiN構造をそれぞれ用いる方法について説明したが、下層配線層2a、12aおよび上層配線層2b、12bとして、TiN/Al/Ti/TiN構造、TiN/Al−Cu/TiN構造、TiN/Ti/Al−Cu/Ti/TiN構造、TiN/Ti/Al/Ti/TiN構造、Ti/TiN/Al−Cu/Ti/TiN構造、Ti/TiN/Al/Ti/TiN構造、Ti/TiN/Ti/Al−Cu/Ti/TiN構造またはTi/TiN/Ti/Al/Ti/TiN構造などをそれぞれ用いるようにしてもよい。
【図面の簡単な説明】
【図1】第1実施形態に係る半導体装置の製造方法を示す断面図
【図2】第1実施形態に係る半導体装置の製造方法を示す断面図
【図3】第2実施形態に係る半導体装置の製造方法を示す断面図
【図4】第2実施形態に係る半導体装置の製造方法を示す断面図
【図5】第2実施形態に係る半導体装置の製造方法を示す断面図
【符号の説明】
1、11 絶縁層、2a、2b、12a、12b 下層配線層、3、13 層間絶縁層、4a、4b、14a、14b 開口部、5、15 バリアメタル膜、6、16 タングステン膜、6a、6b、16a、16b タングステンプラグ、7 削り屑、8a、8b、18a、18b 上層配線層、17 絶縁膜
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ヒューズ構造に適用して好適なものである。
【0002】
【従来の技術】
従来の半導体装置では、例えば、特許文献1に開示されているように、工程増を伴うことなく、耐腐食性に優れた材料からなるヒューズを形成するために、プラグと同一の材料を用いてプラグと同層にヒューズを設ける方法が行なわれている。
【0003】
【特許文献1】
特開平11−121712号公報
【0004】
【発明が解決しようとする課題】
しかしながら、従来のヒューズ構造では、ヒューズの両端が同一面上に配置されているため、ヒューズとコンタクトをとるための領域を同一面上に設ける必要があり、ヒューズ面積が大きくなるという問題があった。
そこで、本発明の目的は、ヒューズ面積を縮小することが可能な半導体装置および半導体装置の製造方法を提供することである。
【0005】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、ヒューズの両端が異なる層にそれぞれ配置されていることを特徴とする。
これにより、ヒューズとコンタクトをとるための領域を重ねて配置することが可能となり、ヒューズとコンタクトをとるための領域を同一面上に設ける必要がなくなることから、ヒューズ面積を縮小することが可能となる。
【0006】
また、本発明の一態様に係る半導体装置によれば、絶縁層上に形成された下層配線層と、前記下層配線層上に形成された層間絶縁層と、前記層間絶縁層上に形成された上層配線層と、前記層間絶縁層に形成された開口部と、前記開口部の途中まで埋め込まれ、前記下層配線層と前記上層配線層とを接続するプラグと、前記開口部に埋め込まれ、前記プラグと前記上層配線層とを絶縁する埋め込み絶縁層とを備えることを特徴とする。
【0007】
これにより、プラグが埋め込まれた開口部内に絶縁層を埋め込むことが可能となり、縦方向に配置されたヒューズを開口部内に自己整合的に形成することが可能となるとともに、ヒューズの上下でコンタクトをとることが可能となる。このため、ヒューズを微細化することが可能となり、ヒューズ面積を縮小することが可能となる。
【0008】
また、本発明の一態様に係る半導体装置によれば、絶縁層上に形成された下層配線層と、前記下層配線層上に形成された層間絶縁層と、前記層間絶縁層上に形成された上層配線層と、前記層間絶縁層に形成された第1開口部と、前記第1開口部の途中まで埋め込まれ、前記下層配線層と前記上層配線層とを接続する第1プラグと、前記第1開口部に埋め込まれ、前記第1プラグと前記上層配線層とを絶縁する埋め込み絶縁層と、前記層間絶縁層に形成された第2開口部と、前記第2開口部に埋め込まれ、前記下層配線層および前記上層配線層に接続された第2プラグとを備えることを特徴とする。
【0009】
これにより、層間接続用プラグの形成に併せて、縦方向に配置されたヒューズを開口部内に自己整合的に形成することが可能となるとともに、ヒューズの上下でコンタクトをとることが可能となる。このため、工程数の増加を抑制しつつ、微細化されたヒューズを形成することが可能となり、ヒューズ面積を縮小することが可能となるとともに、スループットの低下を抑制することが可能となる。
【0010】
また、本発明の一態様に係る半導体装置によれば、前記埋め込み絶縁層は、前記層間絶縁層の削り屑であることを特徴とする。
これにより、第2プラグを第2開口部に埋め込むための研磨工程にて、第1開口部に埋め込まれた第1プラグの絶縁を図ることが可能となる。このため、第2プラグを第2開口部に埋め込むための研磨工程を流用することで、縦方向に配置されたヒューズを第1開口部内に自己整合的に形成することが可能となり、工程数の増加を抑制しつつ、ヒューズ面積を縮小することが可能となる。
【0011】
また、本発明の一態様に係る半導体装置によれば、前記埋め込み絶縁層は、前記第1開口部に埋め込まれた堆積膜であることを特徴とする。
これにより、第1開口部に埋め込まれた第1プラグ上に埋め込み絶縁層を安定して形成することが可能となるとともに、埋め込み絶縁層の膜厚を精度よく設定することが可能となる。このため、縦方向に配置されたヒューズを第1開口部内に自己整合的に形成することを可能として、ヒューズ面積を縮小することが可能となるとともに、ヒューズを導通させるために必要な電圧を精度よく設定することが可能となる。
【0012】
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に下層配線層を形成する工程と、前記下層配線層上に層間絶縁層を形成する工程と、前記層間絶縁層に開口部を形成する工程と、前記下層配線層に接続され、前記開口部の途中まで埋め込まれたプラグを形成する工程と、前記開口部内のプラグ上に埋め込み絶縁層を形成する工程と、前記埋め込み絶縁層を介して前記プラグに接続される上層配線層を前記層間絶縁層上に形成する工程とを備えることを特徴とする。
【0013】
これにより、縦方向に配置されたヒューズを開口部内に自己整合的に形成することが可能となるとともに、ヒューズの上下でコンタクトをとることが可能となり、ヒューズ構造の積層化を可能として、ヒューズ面積を縮小することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に下層配線層を形成する工程と、前記下層配線層上に層間絶縁層を形成する工程と、前記層間絶縁層に第1および第2開口部を形成する工程と、前記第1および第2開口部が埋め込まれるようにして前記層間絶縁層上にタングステン膜を成膜する工程と、前記第1開口部の周囲のタングステン膜を選択的に除去することにより、前記第1開口部内に第1タングステンプラグを形成する工程と、前記選択的に除去されたタングステン膜の研磨を行うことにより、前記第2開口部の周囲の層間絶縁層を露出させ、前記第2開口部内に第2タングステンプラグを形成するとともに、前記第1開口部内の前記第1タングステンプラグ上に研磨屑を積層する工程と、第2タングステンプラグに接続されるとともに、前記研磨屑を介して第1タングステンプラグに接続される上層配線層を前記層間絶縁層上に形成する工程とを備えることを特徴とする。
【0014】
これにより、層間接続用の第2タングステンプラグの形成に併せて、第1タングステンプラグが埋め込まれた第1開口部内に絶縁層を埋め込むことが可能となる。このため、縦方向に配置されたヒューズを第1開口部内に自己整合的に形成することが可能となり、工程数の増加を抑制しつつ、ヒューズ面積を縮小することが可能となる。
【0015】
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に下層配線層を形成する工程と、前記下層配線層上に層間絶縁層を形成する工程と、前記層間絶縁層に第1および第2開口部を形成する工程と、前記第1および第2開口部が埋め込まれるようにして前記層間絶縁層上にタングステン膜を成膜する工程と、前記タングステン膜の研磨を行うことにより、前記層間絶縁層を露出させ、前記第1および前記第2開口部内に第1および第2タングステンプラグをそれぞれ形成する工程と、前記第1開口部内に埋め込まれた前記第1タングステンプラグの上部を除去する工程と、前記第1タングステンプラグの上部が除去された前記第1開口部内が埋め込まれるように前記層間絶縁層上に絶縁膜を成膜する工程と、前記絶縁膜の研磨を行うことにより、前記第2タングステンプラグの表面を露出させるとともに、前記第1開口部内の前記第1タングステンプラグ上に埋め込み絶縁層を形成する工程と、前記第2タングステンプラグに接続されるとともに、前記埋め込み絶縁層を介して第1タングステンプラグに接続される上層配線層を前記層間絶縁層上に形成する工程とを備えることを備えることを特徴とする。
【0016】
これにより、層間接続用の第2タングステンプラグの形成に併せて、第1タングステンプラグが埋め込まれた第1開口部内に絶縁層を安定して埋め込むことが可能となり、縦方向に配置されたヒューズを第1開口部内に自己整合的に形成することを可能として、ヒューズ面積を縮小することが可能となる。
【0017】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1および図2は、本発明の第1実施形態に係る半導体装置の製造方法を示す断面図である。
【0018】
図1(a)において、例えば、TiN/Al−Cu/Ti/TiNを絶縁層1上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、TiN/Al−Cu/Ti/TiNからなる積層構造をパターニングすることにより、絶縁層1上に下層配線層2a、2bを形成する。
そして、例えば、高密度プラズマCVDにより、下層配線層2a、2b間の隙間の深い部分が埋め込まれるように、層間絶縁膜3を下層配線層2a、2b上に形成する。
【0019】
ここで、高密度プラズマCVDを用いて層間絶縁膜3を形成することにより、ギャップフィル特性を向上させることが可能となり、下層配線層2a、2bのアスペクト比が高く、間隔が狭い場合においても、下層配線層2a、2b間の隙間を精度よく埋め込むことができる。
なお、下層配線層2a、2b上に層間絶縁膜3を形成する場合、例えば、TEOS(テトラエトキシシラン)を用いたプラズマCVDにより、層間絶縁膜3を成膜するようにしてもよい。
【0020】
そして、層間絶縁膜3が下層配線層2a、2b上に形成されると、例えば、CMP(chemical mechanical polishing:化学的機械的研磨)を用いて、層間絶縁膜3の表面を研磨することにより、層間絶縁膜3の表面を平坦化する。
そして、層間絶縁膜3の表面が平坦化されると、フォトリソグラフィー技術およびエッチング技術を用いて、層間絶縁膜3をパターニングすることにより、下層配線層2a、2bをそれぞれ露出させる開口部4a、4bを層間絶縁膜3に形成する。
【0021】
そして、開口部4a、4bが層間絶縁膜3に形成されると、スパッタリングなどの方法を用いてTi/TiNを順次成膜することにより、開口部4a、4bが設けられた層間絶縁膜3にバリアメタル膜5を形成する。そして、層間絶縁膜3にバリアメタル膜5が形成されると、例えば、WF6/SiH4/H2/Ar系ガスを用いたCVDを行うことにより、タングステン膜6をバリアメタル膜5上に形成する。
【0022】
次に、図1(b)に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、バリアメタル膜5およびタングステン膜6をパターニングすることにより、開口部4bの周囲の層間絶縁膜3をバリアメタル膜5およびタングステン膜6で覆ったまま、開口部4aの周囲のバリアメタル膜5およびタングステン膜6を除去し、開口部4a内に埋め込まれたタングステンプラグ6aを形成する。
【0023】
次に、図2(a)に示すように、CMPを用いて、バリアメタル膜5およびタングステン膜6の研磨を行うことにより、開口部4bの周囲の絶縁膜3の表面を露出させ、開口部4b内に埋め込まれたタングステンプラグ6bを形成する。ここで、開口部4aの周囲のバリアメタル膜5およびタングステン膜6を除去してからCMPを行うことにより、開口部4aの周囲の層間絶縁膜3が露出された状態で、バリアメタル膜5およびタングステン膜6の研磨を行うことができる。このため、バリアメタル膜5およびタングステンプラグ6aの表面を削り取りながら、層間絶縁膜3の削り屑7を開口部4a内に堆積させることができ、バリアメタル膜5およびタングステンプラグ6aの表面に絶縁層を自己整合的に形成することができる。
【0024】
次に、図2(b)に示すように、例えば、TiN/Al−Cu/Ti/TiNを層間絶縁膜3上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、TiN/Al−Cu/Ti/TiNからなる積層構造をパターニングすることにより、タングステンプラグ6bに接続された上層配線層8bを層間絶縁膜3上に形成するとともに、削り屑7を介してタングステンプラグ6aに接続された上層配線層8aを層間絶縁膜3上に形成する。
【0025】
ここで、タングステンプラグ6a上に削り屑7を設けることにより、開口部4a内にヒューズを形成することが可能となる。そして、下層配線層2aと上層配線層8aとの間に電圧を印加して、タングステンプラグ6aに電流を流し、タングステンプラグ6a上の削り屑7を焼き切ることにより、開口部4a内に形成されたヒューズを導通させることができる。
【0026】
これにより、上層配線層8bと下層配線層2bとを接続するためのタングステンプラグ6bの形成に併せて、縦方向に配置されたヒューズを開口部4a内に自己整合的に形成することが可能となるとともに、上層配線層8aおよび下層配線層2aをヒューズの上下にそれぞれ配置することを可能として、ヒューズの上下でコンタクトをとることが可能となる。このため、工程数の増加を抑制しつつ、ヒューズ構造を積層化することが可能となり、ヒューズを微細化することを可能として、ヒューズ面積を縮小することが可能となる。
【0027】
図3〜図5は、本発明の第2実施形態に係る半導体装置の製造方法を示す断面図である。
図3(a)において、例えば、TiN/Al−Cu/Ti/TiNを絶縁層11上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、TiN/Al−Cu/Ti/TiNからなる積層構造をパターニングすることにより、絶縁層11上に下層配線層12a、12bを形成する。
【0028】
そして、例えば、高密度プラズマCVDにより、下層配線層12a、12b間の隙間の深い部分が埋め込まれるように、層間絶縁膜13を下層配線層12a、12b上に形成する。
そして、層間絶縁膜13が下層配線層12a、12b上に形成されると、例えば、CMPを用いて、層間絶縁膜13の表面を研磨することにより、層間絶縁膜13の表面を平坦化する。
【0029】
そして、層間絶縁膜13の表面が平坦化されると、フォトリソグラフィー技術およびエッチング技術を用いて、層間絶縁膜13をパターニングすることにより、下層配線層12a、12bをそれぞれ露出させる開口部14a、14bを層間絶縁膜13に形成する。
そして、開口部14a、14bが層間絶縁膜13に形成されると、スパッタリングなどの方法を用いてTi/TiNを順次成膜することにより、開口部14a、14bが設けられた層間絶縁膜13にバリアメタル膜15を形成する。そして、層間絶縁膜13にバリアメタル膜15が形成されると、例えば、WF6/SiH4/H2/Ar系ガスを用いたCVDを行うことにより、タングステン膜16をバリアメタル膜15上に形成する。
【0030】
次に、図3(b)に示すように、CMPを用いて、バリアメタル膜15およびタングステン膜16の研磨を行うことにより、層間絶縁膜13の表面を露出させ、開口部14a、14b内にそれぞれ埋め込まれたタングステンプラグ16a、16bを形成する。
次に、図4(a)に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、バリアメタル膜15およびタングステンプラグ16aの表面を選択的に除去することにより、層間絶縁膜13とバリアメタル膜15の境界に配置された段差を開口部14aに形成する。
【0031】
次に、図4(b)に示すように、CVDなどの方法により、タングステンプラグ16a上の開口部14aが埋め込まれるようにして、層間絶縁膜13上に絶縁膜17を形成する。なお、絶縁膜17としては、例えば、シリコン酸化膜を用いることができる。
次に、図5(a)に示すように、例えば、CMPを用いて、絶縁膜17の表面を研磨することにより、タングステンプラグ16a上の開口部14a内に絶縁膜17が埋め込まれるようにして、タングステンプラグ16bの表面を露出させる。
【0032】
次に、図5(b)に示すように、例えば、TiN/Al−Cu/Ti/TiNを層間絶縁膜13上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、TiN/Al−Cu/Ti/TiNからなる積層構造をパターニングすることにより、タングステンプラグ16bに接続された上層配線層18bを層間絶縁膜13上に形成するとともに、絶縁膜17を介してタングステンプラグ16aに接続された上層配線層18aを層間絶縁膜13上に形成する。
【0033】
ここで、タングステンプラグ16a上に絶縁膜17を設けることにより、開口部14a内にヒューズを安定して形成することが可能となるとともに、絶縁膜17の膜厚を精度よく設定することが可能となる。そして、下層配線層12aと上層配線層18aとの間に電圧を印加して、タングステンプラグ16aに電流を流し、タングステンプラグ16a上の絶縁膜17を焼き切ることにより、開口部14a内に形成されたヒューズを導通させることができる。
【0034】
これにより、ヒューズを導通させるために必要な電圧を精度よく設定することが可能となるとともに、ヒューズ構造を積層化することが可能となる。このため、ヒューズを微細化することを可能として、ヒューズ面積を縮小することが可能となるとともに、ヒューズを安定して使用することが可能となる。
なお、上述した実施形態では、下層配線層2a、12aおよび上層配線層2b、12bとして、TiN/Al−Cu/Ti/TiN構造をそれぞれ用いる方法について説明したが、下層配線層2a、12aおよび上層配線層2b、12bとして、TiN/Al/Ti/TiN構造、TiN/Al−Cu/TiN構造、TiN/Ti/Al−Cu/Ti/TiN構造、TiN/Ti/Al/Ti/TiN構造、Ti/TiN/Al−Cu/Ti/TiN構造、Ti/TiN/Al/Ti/TiN構造、Ti/TiN/Ti/Al−Cu/Ti/TiN構造またはTi/TiN/Ti/Al/Ti/TiN構造などをそれぞれ用いるようにしてもよい。
【図面の簡単な説明】
【図1】第1実施形態に係る半導体装置の製造方法を示す断面図
【図2】第1実施形態に係る半導体装置の製造方法を示す断面図
【図3】第2実施形態に係る半導体装置の製造方法を示す断面図
【図4】第2実施形態に係る半導体装置の製造方法を示す断面図
【図5】第2実施形態に係る半導体装置の製造方法を示す断面図
【符号の説明】
1、11 絶縁層、2a、2b、12a、12b 下層配線層、3、13 層間絶縁層、4a、4b、14a、14b 開口部、5、15 バリアメタル膜、6、16 タングステン膜、6a、6b、16a、16b タングステンプラグ、7 削り屑、8a、8b、18a、18b 上層配線層、17 絶縁膜
Claims (8)
- ヒューズの両端が異なる層にそれぞれ配置されていることを特徴とする半導体装置。
- 絶縁層上に形成された下層配線層と、
前記下層配線層上に形成された層間絶縁層と、
前記層間絶縁層上に形成された上層配線層と、
前記層間絶縁層に形成された開口部と、
前記開口部の途中まで埋め込まれ、前記下層配線層と前記上層配線層とを接続するプラグと、
前記開口部に埋め込まれ、前記プラグと前記上層配線層とを絶縁する埋め込み絶縁層とを備えることを特徴とする半導体装置。 - 絶縁層上に形成された下層配線層と、
前記下層配線層上に形成された層間絶縁層と、
前記層間絶縁層上に形成された上層配線層と、
前記層間絶縁層に形成された第1開口部と、
前記第1開口部の途中まで埋め込まれ、前記下層配線層と前記上層配線層とを接続する第1プラグと、
前記第1開口部に埋め込まれ、前記第1プラグと前記上層配線層とを絶縁する埋め込み絶縁層と、
前記層間絶縁層に形成された第2開口部と、
前記第2開口部に埋め込まれ、前記下層配線層および前記上層配線層に接続された第2プラグとを備えることを特徴とする半導体装置。 - 前記埋め込み絶縁層は、前記層間絶縁層の削り屑であることを特徴とする請求項2または3記載の半導体装置。
- 前記埋め込み絶縁層は、前記第1開口部に埋め込まれた堆積膜であることを特徴とする請求項2または3記載の半導体装置。
- 絶縁層上に下層配線層を形成する工程と、
前記下層配線層上に層間絶縁層を形成する工程と、
前記層間絶縁層に開口部を形成する工程と、
前記下層配線層に接続され、前記開口部の途中まで埋め込まれたプラグを形成する工程と、
前記開口部内のプラグ上に埋め込み絶縁層を形成する工程と、
前記埋め込み絶縁層を介して前記プラグに接続される上層配線層を前記層間絶縁層上に形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 絶縁層上に下層配線層を形成する工程と、
前記下層配線層上に層間絶縁層を形成する工程と、
前記層間絶縁層に第1および第2開口部を形成する工程と、
前記第1および第2開口部が埋め込まれるようにして前記層間絶縁層上にタングステン膜を成膜する工程と、
前記第1開口部の周囲のタングステン膜を選択的に除去することにより、前記第1開口部内に第1タングステンプラグを形成する工程と、
前記選択的に除去されたタングステン膜の研磨を行うことにより、前記第2開口部の周囲の層間絶縁層を露出させ、前記第2開口部内に第2タングステンプラグを形成するとともに、前記第1開口部内の前記第1タングステンプラグ上に研磨屑を積層する工程と、
第2タングステンプラグに接続されるとともに、前記研磨屑を介して第1タングステンプラグに接続される上層配線層を前記層間絶縁層上に形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 絶縁層上に下層配線層を形成する工程と、
前記下層配線層上に層間絶縁層を形成する工程と、
前記層間絶縁層に第1および第2開口部を形成する工程と、
前記第1および第2開口部が埋め込まれるようにして前記層間絶縁層上にタングステン膜を成膜する工程と、
前記タングステン膜の研磨を行うことにより、前記層間絶縁層を露出させ、前記第1および前記第2開口部内に第1および第2タングステンプラグをそれぞれ形成する工程と、
前記第1開口部内に埋め込まれた前記第1タングステンプラグの上部を除去する工程と、
前記第1タングステンプラグの上部が除去された前記第1開口部内が埋め込まれるように前記層間絶縁層上に絶縁膜を成膜する工程と、
前記絶縁膜の研磨を行うことにより、前記第2タングステンプラグの表面を露出させるとともに、前記第1開口部内の前記第1タングステンプラグ上に埋め込み絶縁層を形成する工程と、
前記第2タングステンプラグに接続されるとともに、前記埋め込み絶縁層を介して第1タングステンプラグに接続される上層配線層を前記層間絶縁層上に形成する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202379A JP2005044962A (ja) | 2003-07-28 | 2003-07-28 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202379A JP2005044962A (ja) | 2003-07-28 | 2003-07-28 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005044962A true JP2005044962A (ja) | 2005-02-17 |
Family
ID=34262116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003202379A Pending JP2005044962A (ja) | 2003-07-28 | 2003-07-28 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005044962A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7649240B2 (en) | 2006-02-09 | 2010-01-19 | Samsung Electronics Co., Ltd. | Semiconductor memory device with vertical fuse |
US9087842B2 (en) | 2013-10-22 | 2015-07-21 | Samsung Electronics Co., Ltd. | Semiconductor device including fuse structure |
-
2003
- 2003-07-28 JP JP2003202379A patent/JP2005044962A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7649240B2 (en) | 2006-02-09 | 2010-01-19 | Samsung Electronics Co., Ltd. | Semiconductor memory device with vertical fuse |
US9087842B2 (en) | 2013-10-22 | 2015-07-21 | Samsung Electronics Co., Ltd. | Semiconductor device including fuse structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5089575B2 (ja) | 相互接続構造体及びその製造方法 | |
US8232196B2 (en) | Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration | |
US7964966B2 (en) | Via gouged interconnect structure and method of fabricating same | |
JPH09153545A (ja) | 半導体装置及びその製造方法 | |
JP2006032864A (ja) | 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法 | |
JP2009517884A (ja) | ダミービアの供給によりメタライゼーション層の密着性を向上させる技術 | |
JP3962332B2 (ja) | 銅内の金属絶縁体金属コンデンサ | |
JP2002313910A (ja) | 半導体装置とその製造方法 | |
JP4317015B2 (ja) | カーボン含有アンチヒューズ材料を使用した金属対金属アンチヒューズ | |
JP2009295733A (ja) | 半導体装置及びその製造方法 | |
JP5285612B2 (ja) | 半導体デバイスおよび相互接続構造体の形成方法 | |
EP1384264B1 (en) | Metal-to-metal antifuse structure and fabrication method | |
JP4943008B2 (ja) | 半導体素子の形成方法 | |
JP2005044962A (ja) | 半導体装置および半導体装置の製造方法 | |
US6710421B2 (en) | Semiconductor devices and methods for manufacturing the same | |
JP4167672B2 (ja) | 半導体装置の製造方法 | |
JP2006019379A (ja) | 半導体装置及びその製造方法 | |
JP2007027234A (ja) | 半導体装置及びその製造方法 | |
JP4379245B2 (ja) | 半導体装置の製造方法 | |
JP2004072107A (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2009054879A (ja) | 集積回路の製造方法 | |
JPH08306779A (ja) | 半導体装置の製造方法 | |
JP2005158803A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005057063A (ja) | 電子デバイス及びその製造方法 |