JP2848334B2 - 電界放出形電子源 - Google Patents
電界放出形電子源Info
- Publication number
- JP2848334B2 JP2848334B2 JP13716496A JP13716496A JP2848334B2 JP 2848334 B2 JP2848334 B2 JP 2848334B2 JP 13716496 A JP13716496 A JP 13716496A JP 13716496 A JP13716496 A JP 13716496A JP 2848334 B2 JP2848334 B2 JP 2848334B2
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- electron source
- emission type
- gate electrode
- type electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体の微細加工
技術を用いて製作されたコールドカソードとして知られ
ている電界放出形電子源の改良に関する。
技術を用いて製作されたコールドカソードとして知られ
ている電界放出形電子源の改良に関する。
【０００２】
【従来の技術】電界放出形電子源は、サイズがミクロン
オーダーなので高密度な集積化が可能であり、電子源と
して熱陰極と比較して高効率、高電流密度などのメリッ
トを有する。また、放出された電子は真空状態で動作す
るので、固体素子より高速に到達できる。これらの利点
を生かして高速増幅素子、高輝度ディスプレイーなどへ
の応用が期待できる。
オーダーなので高密度な集積化が可能であり、電子源と
して熱陰極と比較して高効率、高電流密度などのメリッ
トを有する。また、放出された電子は真空状態で動作す
るので、固体素子より高速に到達できる。これらの利点
を生かして高速増幅素子、高輝度ディスプレイーなどへ
の応用が期待できる。
【０００３】従来、ミクロンオーダーのサイズの電界放
出形電子源として、スピント（Ｓｐｉｎｄｔ）型と呼ば
れる図５に示すものが知られている。図５に示すよう
に、この電界放出形電子源においては、導電性のシリコ
ン（Ｓｉ）基板１０１上に、膜厚が１μｍ程度の二酸化
シリコン（ＳｉＯ2 ）膜１０２が形成されている。この
ＳｉＯ2 膜１０２には、開口部１０３が形成されてい
る。そして、この開口部１０３の内部のＳｉ基板１０１
上に、モリブデン（Ｍｏ）やタングステン（Ｗ）などの
高融点かつ低仕事関数の金属から成る先端の尖った円錐
状のカソード１０４が形成されている。
出形電子源として、スピント（Ｓｐｉｎｄｔ）型と呼ば
れる図５に示すものが知られている。図５に示すよう
に、この電界放出形電子源においては、導電性のシリコ
ン（Ｓｉ）基板１０１上に、膜厚が１μｍ程度の二酸化
シリコン（ＳｉＯ2 ）膜１０２が形成されている。この
ＳｉＯ2 膜１０２には、開口部１０３が形成されてい
る。そして、この開口部１０３の内部のＳｉ基板１０１
上に、モリブデン（Ｍｏ）やタングステン（Ｗ）などの
高融点かつ低仕事関数の金属から成る先端の尖った円錐
状のカソード１０４が形成されている。
【０００４】また、開口部１０３の周囲のＳｉＯ2 膜１
０２には、カソード１０４を囲むようにＭｏやＷなどの
高融点金属膜から成るゲート電極１０５が形成されてい
る。なお、このゲート電極１０５のカソード１０４の直
下の開口部１０３の径は０．５〜１μｍ程度である。こ
の図５に示す電界放出形電子源は、ゲート電極１０５と
カソード１０４先端との間に１０6 Ｖ／ｃｍ程度以上の
電界を印加することにより、カソード１０４を熱するこ
となく電子放出を行わせることができる。そして、この
ようなミクロンオーダーのサイズの電界放出形電子源に
よれば、ゲート電圧は３０〜６０Ｖ程度でよいことにな
る。なお、カソード１０４から電子放出は１０-6Ｔｏｒ
ｒ程度以下の真空中で行われる必要があるので、上述の
電界放出形電子源は、実際には図示を省略した対向板と
その他の部材により真空封止される。
０２には、カソード１０４を囲むようにＭｏやＷなどの
高融点金属膜から成るゲート電極１０５が形成されてい
る。なお、このゲート電極１０５のカソード１０４の直
下の開口部１０３の径は０．５〜１μｍ程度である。こ
の図５に示す電界放出形電子源は、ゲート電極１０５と
カソード１０４先端との間に１０6 Ｖ／ｃｍ程度以上の
電界を印加することにより、カソード１０４を熱するこ
となく電子放出を行わせることができる。そして、この
ようなミクロンオーダーのサイズの電界放出形電子源に
よれば、ゲート電圧は３０〜６０Ｖ程度でよいことにな
る。なお、カソード１０４から電子放出は１０-6Ｔｏｒ
ｒ程度以下の真空中で行われる必要があるので、上述の
電界放出形電子源は、実際には図示を省略した対向板と
その他の部材により真空封止される。
【０００５】また、特開平６−６８７８３には、図６に
示す様に微小電界放出陰極装置の技術が開示されてい
る。これは電界放出形電子源においてゲート電極１０８
をシリサイド膜１０９あるいはシリサイド膜１０９と絶
縁膜１０６との間にシリコン膜１１０を入れるいわゆる
ポリサイドで構成した技術である。
示す様に微小電界放出陰極装置の技術が開示されてい
る。これは電界放出形電子源においてゲート電極１０８
をシリサイド膜１０９あるいはシリサイド膜１０９と絶
縁膜１０６との間にシリコン膜１１０を入れるいわゆる
ポリサイドで構成した技術である。
【０００６】次に特開平２−１４４９２１には、図７に
示す様に半導体装置の技術が開示されている。これは金
属配線（Ａｌ）１１１上をシリサイド膜（ＭｏＳｉx ）
１１２で被覆し、更にその上に高融点金属（Ｗ）１１３
で被覆し、それを介して外部端子とのボンディングを行
う技術である。
示す様に半導体装置の技術が開示されている。これは金
属配線（Ａｌ）１１１上をシリサイド膜（ＭｏＳｉx ）
１１２で被覆し、更にその上に高融点金属（Ｗ）１１３
で被覆し、それを介して外部端子とのボンディングを行
う技術である。
【０００７】さらに、特開平３−２４８４６４には、図
８に示す様にコンタクト埋め込み金属構造体の技術が開
示されている。これは不純物拡散表面１１４又は多結晶
シリコンからなる電極、配線表面にチタンシリサイド膜
１１５が設けられたシリコン半導体集積回路のコンタク
ト穴１１６を埋め込む金属構造体としてコンタクト孔底
部にタングステンシリサイド（ＷＳｉx ）膜、タングス
テン（Ｗ）の二層構造を有する技術である。
８に示す様にコンタクト埋め込み金属構造体の技術が開
示されている。これは不純物拡散表面１１４又は多結晶
シリコンからなる電極、配線表面にチタンシリサイド膜
１１５が設けられたシリコン半導体集積回路のコンタク
ト穴１１６を埋め込む金属構造体としてコンタクト孔底
部にタングステンシリサイド（ＷＳｉx ）膜、タングス
テン（Ｗ）の二層構造を有する技術である。
【０００８】
【発明が解決しようとする課題】上述の従来の電界放出
形電子源およびシリサイド膜と高融点金属膜とで構成さ
れた構造体は、以下のような欠点を有する。まず、従来
の図５に示した電界放出形電子源素子を集積したチップ
１２０を外部端子１２１に接続した状態を図９に示す。
外部端子１２１に電気的に接続する方法としてＷ、Ｍｏ
などの高融点金属膜のゲート電極から引き出された配線
部１２３を経由して、接続用パッド１２４に外部端子１
２１の接続端子片１２５を直接圧接する極めて生産性お
よび信頼性の悪い接続方法が用いられている。これはゲ
ート電極１２２の材料として用いられているＷ、Ｍｏな
どの高融点金属膜の表面層が酸化されやすいため、通常
用いられるＡｌ、Ａｕ等のボンディング材料では外部端
子との接続が困難であるからである。
形電子源およびシリサイド膜と高融点金属膜とで構成さ
れた構造体は、以下のような欠点を有する。まず、従来
の図５に示した電界放出形電子源素子を集積したチップ
１２０を外部端子１２１に接続した状態を図９に示す。
外部端子１２１に電気的に接続する方法としてＷ、Ｍｏ
などの高融点金属膜のゲート電極から引き出された配線
部１２３を経由して、接続用パッド１２４に外部端子１
２１の接続端子片１２５を直接圧接する極めて生産性お
よび信頼性の悪い接続方法が用いられている。これはゲ
ート電極１２２の材料として用いられているＷ、Ｍｏな
どの高融点金属膜の表面層が酸化されやすいため、通常
用いられるＡｌ、Ａｕ等のボンディング材料では外部端
子との接続が困難であるからである。
【０００９】次に図６に示すような構造は、ゲート電極
１０８をＷＳｉx 、ＭｏＳｉx などのシリサイド膜１０
９、あるいはシリサイド膜１０９とシリコン膜１１０に
よるポリサイドで構成された一層あるいは二層構造にす
ることで、ゲート絶縁層との密着性力の向上、絶縁耐圧
向上を狙ったものである。しかし、この構造はゲート電
極１０８上面がシリサイド膜１０９が露出したままの構
造であり、さらにゲート電極１０８の電気抵抗率が１０
〜１００μΩ・ｃｍであって、抵抗値を低減する場合に
限界があり、高密度の集積化および配線系の増大により
素子規模が大きくなるにしたがって、ゲート電極の抵抗
値が増加して数百ＭＨｚ以上の信号に対して駆動するこ
とが困難になる欠点がある。
１０８をＷＳｉx 、ＭｏＳｉx などのシリサイド膜１０
９、あるいはシリサイド膜１０９とシリコン膜１１０に
よるポリサイドで構成された一層あるいは二層構造にす
ることで、ゲート絶縁層との密着性力の向上、絶縁耐圧
向上を狙ったものである。しかし、この構造はゲート電
極１０８上面がシリサイド膜１０９が露出したままの構
造であり、さらにゲート電極１０８の電気抵抗率が１０
〜１００μΩ・ｃｍであって、抵抗値を低減する場合に
限界があり、高密度の集積化および配線系の増大により
素子規模が大きくなるにしたがって、ゲート電極の抵抗
値が増加して数百ＭＨｚ以上の信号に対して駆動するこ
とが困難になる欠点がある。
【００１０】さらに図７に示すような半導体装置は、ボ
ンディングパッド部において露出するＷＳｉx ＭｏＳｉ
x などのシリサイド膜１１２上にＷ、Ｍｏなどの高融点
金属膜１１３単体を被覆した構造にすることで、光学手
法を用いた際の光の反射率が強くなり、光学的手法によ
るボンディングパッド部の検知を確実に行うことを狙っ
たものである。しかし、この構造ではボンディングパッ
ド最上面はＷ、Ｍｏなどの高融点金属膜単体が露出した
構造であり、さらに金属配線（Ａｌ）１１１上に高融点
膜（ＭｏＳｉx 、Ｗ）の二層の膜で形成しているため
に、それぞれの膜を形成する際の熱処理で金属配線（Ａ
ｌ）１１１が温度上昇とともに圧縮応力が強く働きボン
ディングパッド１１３表面に凹凸が生じてヒロックが発
生し、さらにタングステン（Ｗ）１１３の接続表面が酸
化されやすく、Ａｌ、Ａｕ等のボンディング材料で接続
が困難になる欠点がある。
ンディングパッド部において露出するＷＳｉx ＭｏＳｉ
x などのシリサイド膜１１２上にＷ、Ｍｏなどの高融点
金属膜１１３単体を被覆した構造にすることで、光学手
法を用いた際の光の反射率が強くなり、光学的手法によ
るボンディングパッド部の検知を確実に行うことを狙っ
たものである。しかし、この構造ではボンディングパッ
ド最上面はＷ、Ｍｏなどの高融点金属膜単体が露出した
構造であり、さらに金属配線（Ａｌ）１１１上に高融点
膜（ＭｏＳｉx 、Ｗ）の二層の膜で形成しているため
に、それぞれの膜を形成する際の熱処理で金属配線（Ａ
ｌ）１１１が温度上昇とともに圧縮応力が強く働きボン
ディングパッド１１３表面に凹凸が生じてヒロックが発
生し、さらにタングステン（Ｗ）１１３の接続表面が酸
化されやすく、Ａｌ、Ａｕ等のボンディング材料で接続
が困難になる欠点がある。
【００１１】さらに図８に示すような高融点シリサイド
と高融点金属の二層構造で構成されるコンタクト埋め込
み金属構造体は、不純物拡散層１１４又は多結晶シリコ
ンからなる電極、配線表面にチタンシリサイド膜１１５
が設けられたシリコン半導体集積回路のコンタクト穴１
１６に埋め込まれた層と、低融点金属であるＡｌ配線１
２６との接続を行うビアホール部に関する技術である。
これに反して電界放出形電子源での高融点シリサイドと
高融点金属の二層構造は、ゲート電極引き出し配線を経
由してボンディングパッドを用い直接外部端子に接続す
るものである。さらに真空状態で使用されるためイオン
衝撃に対処する必要性から電界放出形電子源は、ゲート
電極部分が耐熱性を重視され図８に示すコンタクト埋め
込み金属構造体の様にＡｌ配線１２６を用いることがで
きない。
と高融点金属の二層構造で構成されるコンタクト埋め込
み金属構造体は、不純物拡散層１１４又は多結晶シリコ
ンからなる電極、配線表面にチタンシリサイド膜１１５
が設けられたシリコン半導体集積回路のコンタクト穴１
１６に埋め込まれた層と、低融点金属であるＡｌ配線１
２６との接続を行うビアホール部に関する技術である。
これに反して電界放出形電子源での高融点シリサイドと
高融点金属の二層構造は、ゲート電極引き出し配線を経
由してボンディングパッドを用い直接外部端子に接続す
るものである。さらに真空状態で使用されるためイオン
衝撃に対処する必要性から電界放出形電子源は、ゲート
電極部分が耐熱性を重視され図８に示すコンタクト埋め
込み金属構造体の様にＡｌ配線１２６を用いることがで
きない。
【００１２】この発明の目的は、通常用いられているＡ
ｌ、Ａｕ等のボンディング材料を用いてボンディング強
度および接続の信頼性を確保し、また、ゲート電極の配
線抵抗を最小化し、高周波特性を向上する電界放出形電
子源の配線構造を提供することにある。
ｌ、Ａｕ等のボンディング材料を用いてボンディング強
度および接続の信頼性を確保し、また、ゲート電極の配
線抵抗を最小化し、高周波特性を向上する電界放出形電
子源の配線構造を提供することにある。
【００１３】
【課題を解決するための手段】この発明は、カソード電
極となる導電性基板上に絶縁膜およびゲート電極を形成
し、ゲート電極と絶縁膜に開口部を設け、この開口部に
カソードを形成した電界放出形電子源において、ゲート
電極が高融点金属膜上に高融点シリサイド層を形成した
二層構造で構成される。
極となる導電性基板上に絶縁膜およびゲート電極を形成
し、ゲート電極と絶縁膜に開口部を設け、この開口部に
カソードを形成した電界放出形電子源において、ゲート
電極が高融点金属膜上に高融点シリサイド層を形成した
二層構造で構成される。
【００１４】さらにゲート電極から引き出された配線部
と外部端子に電気的に接続するボンディングパッドとが
同一平面上に構成され、かつ高融点シリサイド膜がゲー
ト電極、配線、ボンディングパッド全面あるいは外部端
子に電気的に接続するボンディングパッドの一部分に形
成される。
と外部端子に電気的に接続するボンディングパッドとが
同一平面上に構成され、かつ高融点シリサイド膜がゲー
ト電極、配線、ボンディングパッド全面あるいは外部端
子に電気的に接続するボンディングパッドの一部分に形
成される。
【００１５】上記高融点金属層の具体例を挙げると、タ
ングステン（Ｗ）、モリブデン（Ｍｏ）、ニオブ（Ｎ
ｂ）、および前記の高融点シリサイド層の具体例を挙げ
ると、タングステンシリサイド、モリブデンシリサイ
ド、ニオブシリサイドの中のいずれかを用いるものであ
る。
ングステン（Ｗ）、モリブデン（Ｍｏ）、ニオブ（Ｎ
ｂ）、および前記の高融点シリサイド層の具体例を挙げ
ると、タングステンシリサイド、モリブデンシリサイ
ド、ニオブシリサイドの中のいずれかを用いるものであ
る。
【００１６】ゲート電極の配線材料は、真空状態で使用
されるためイオン衝撃に対処する必要性から電界放出形
電子源の耐熱性を重視され高融点金属膜と高融点シリサ
イド膜を用いることになる。この場合、高周波駆動を考
慮してゲート電極の抵抗値を低減するには、電気抵抗率
の低い高融点金属を用いる必要性があり、さらに生産性
や信頼性を考慮した外部端子に電気的に接続するボンデ
ィング性を良好にしたパッケージの接続方法には、高融
点シリサイドが必要になる。この両方の利点を生かすた
めに高融点金属と高融点シリサイドの二層構造で構成す
ることで達成できる。
されるためイオン衝撃に対処する必要性から電界放出形
電子源の耐熱性を重視され高融点金属膜と高融点シリサ
イド膜を用いることになる。この場合、高周波駆動を考
慮してゲート電極の抵抗値を低減するには、電気抵抗率
の低い高融点金属を用いる必要性があり、さらに生産性
や信頼性を考慮した外部端子に電気的に接続するボンデ
ィング性を良好にしたパッケージの接続方法には、高融
点シリサイドが必要になる。この両方の利点を生かすた
めに高融点金属と高融点シリサイドの二層構造で構成す
ることで達成できる。
【００１７】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図面を参照して詳細に説明する。図１に示すよ
うに、この実施の形態による電界放出形電子源において
は、ｎ型の不純物がドープされたＳｉ基板のような導電
性基板１上に、膜厚１μｍ程度のＳｉＯ2 膜のような絶
縁膜２が形成されている。この絶縁膜２には、円形の平
面形状を有する開口部３が形成されている。そして、こ
の開口部３の内部の導電性基板１上に、ＭｏやＷなどの
高融点かつ低仕事関数の金属から成る先端が尖った円錐
状のカソード４が形成されている。
について図面を参照して詳細に説明する。図１に示すよ
うに、この実施の形態による電界放出形電子源において
は、ｎ型の不純物がドープされたＳｉ基板のような導電
性基板１上に、膜厚１μｍ程度のＳｉＯ2 膜のような絶
縁膜２が形成されている。この絶縁膜２には、円形の平
面形状を有する開口部３が形成されている。そして、こ
の開口部３の内部の導電性基板１上に、ＭｏやＷなどの
高融点かつ低仕事関数の金属から成る先端が尖った円錐
状のカソード４が形成されている。
【００１８】また、開口部３の周囲の絶縁膜２上には、
Ｗ、Ｍｏ、Ｎｂのような高融点金属膜５と、さらにその
上にＷＳｉx のような高融点シリサイド膜６から成るゲ
ート電極７がカソード４を囲むように形成されている。
ここで、高融点金属膜の膜厚は、０．２〜０．５μｍで
ある。また、高融点シリサイド膜の膜厚は、１０００〜
２０００オングストローム程度である。ここで、このＷ
Ｓｉx のＳｉ組成比は、好適には２．５前後の範囲内に
選ばれる。Ｘがこの範囲にある場合は、ＷＳｉx 膜の成
膜時の内部残留応力は最小になる。さらに、Ｘ＞２の場
合には、ＷＳｉx が酸化を受けたときＳｉＯ2 が形成さ
れやすく、よってＷの酸化が有効に抑えられる効果があ
る。一方、ゲート電極７の、カソード４の直下の開口部
３の径は、０．５〜１μｍ程度である。なお、高融点シ
リサイド膜としては、タングステンシリサイド、モリブ
デンシリサイド、ニオブシリサイドなどの材料を用いる
ことができる。
Ｗ、Ｍｏ、Ｎｂのような高融点金属膜５と、さらにその
上にＷＳｉx のような高融点シリサイド膜６から成るゲ
ート電極７がカソード４を囲むように形成されている。
ここで、高融点金属膜の膜厚は、０．２〜０．５μｍで
ある。また、高融点シリサイド膜の膜厚は、１０００〜
２０００オングストローム程度である。ここで、このＷ
Ｓｉx のＳｉ組成比は、好適には２．５前後の範囲内に
選ばれる。Ｘがこの範囲にある場合は、ＷＳｉx 膜の成
膜時の内部残留応力は最小になる。さらに、Ｘ＞２の場
合には、ＷＳｉx が酸化を受けたときＳｉＯ2 が形成さ
れやすく、よってＷの酸化が有効に抑えられる効果があ
る。一方、ゲート電極７の、カソード４の直下の開口部
３の径は、０．５〜１μｍ程度である。なお、高融点シ
リサイド膜としては、タングステンシリサイド、モリブ
デンシリサイド、ニオブシリサイドなどの材料を用いる
ことができる。
【００１９】なお、開口部３およびカソード４を、応用
する装置の用途に応じた個数だけ同一平面上の導電性基
板１上に配置することによって、電界放射形電子源のア
レイを構成することができる。
する装置の用途に応じた個数だけ同一平面上の導電性基
板１上に配置することによって、電界放射形電子源のア
レイを構成することができる。
【００２０】また、この実施の形態による電界放出形電
子源においては、前述した従来の電界放出形電子源と同
様に、ゲート電極７とカソード３の先端との間に１０6
Ｖ／ｃｍ程度以上の電界を印加することにより、カトー
ド３を熱することなく電子放出を行わせることができ、
ゲート電圧は３０〜６０Ｖ程度で済む。なお、カソード
３から電子放出は１０-6Ｔｏｒｒ程度以下の真空中で行
われる必要があるので、実際には図示を省略した対向板
とその他の部材により真空封止される。
子源においては、前述した従来の電界放出形電子源と同
様に、ゲート電極７とカソード３の先端との間に１０6
Ｖ／ｃｍ程度以上の電界を印加することにより、カトー
ド３を熱することなく電子放出を行わせることができ、
ゲート電圧は３０〜６０Ｖ程度で済む。なお、カソード
３から電子放出は１０-6Ｔｏｒｒ程度以下の真空中で行
われる必要があるので、実際には図示を省略した対向板
とその他の部材により真空封止される。
【００２１】次に、上述のように構成されたこの実施の
形態による電界放出電子源の製造方法について説明す
る。図２（ａ）に示すように、まず導電性基板１上にＣ
ＶＤ法により絶縁膜２を形成した後、この絶縁膜２上に
スパッタ法によりＭｏ、Ｗのような高融点金属膜５及び
ＷＳｉx 膜のような高融点金属シリサイド膜６を逐次形
成する。次に、この高融点金属シリサイド膜６上に、形
成すべきゲート電極７に対応した形状のレジストパター
ン８をリソグラフィーにより形成する。
形態による電界放出電子源の製造方法について説明す
る。図２（ａ）に示すように、まず導電性基板１上にＣ
ＶＤ法により絶縁膜２を形成した後、この絶縁膜２上に
スパッタ法によりＭｏ、Ｗのような高融点金属膜５及び
ＷＳｉx 膜のような高融点金属シリサイド膜６を逐次形
成する。次に、この高融点金属シリサイド膜６上に、形
成すべきゲート電極７に対応した形状のレジストパター
ン８をリソグラフィーにより形成する。
【００２２】次に、レジストパターン８をマスクとして
高融点シリサイド膜６及び高融点金属膜５をウエットエ
ッチング法またはドライエッチング法により逐次エッチ
ングする。これによって、図２（ｂ）に示すように、ゲ
ート電極７を形成すると共に、高融点金属膜５をこのゲ
ート電極７と同一形状にパターニングする。
高融点シリサイド膜６及び高融点金属膜５をウエットエ
ッチング法またはドライエッチング法により逐次エッチ
ングする。これによって、図２（ｂ）に示すように、ゲ
ート電極７を形成すると共に、高融点金属膜５をこのゲ
ート電極７と同一形状にパターニングする。
【００２３】次に、レジストパターン８、及び高融点金
属膜５、高融点金属シリサイド膜６をマスクとして、絶
縁膜２をフッ化水素（ＨＦ）系のエッチング液を用いた
ウエットエッチング法によりエッチングして、図２
（ｃ）に示すように、開口部３を形成する。なお、この
ウエットエッチングは、レジストパターン８を除去した
後行うことも可能である。
属膜５、高融点金属シリサイド膜６をマスクとして、絶
縁膜２をフッ化水素（ＨＦ）系のエッチング液を用いた
ウエットエッチング法によりエッチングして、図２
（ｃ）に示すように、開口部３を形成する。なお、この
ウエットエッチングは、レジストパターン８を除去した
後行うことも可能である。
【００２４】次に、レジストパターン８を除去した後、
図２（ｄ）に示すように、基板表面に対して傾斜した方
向から斜め蒸着を行うことにより、ゲート電極７上にア
ルミナ層９を堆積する。このアルミナ層９は、後でエッ
チングして除去されるため、犠牲層とも呼ばれる。この
後、基板表面に対して垂直な方向からカソード形成用の
材料としてＭｏやＷなどを蒸着する。これによって、開
口部３の内部の導電性基板１上にカソード４が形成され
る。１０は犠牲層９上に蒸着された金属膜を示す。この
後、犠牲層９をリフトオフ法により除去し、図１に示す
ように目的とする電界放出形電子源を完成することがで
きる。
図２（ｄ）に示すように、基板表面に対して傾斜した方
向から斜め蒸着を行うことにより、ゲート電極７上にア
ルミナ層９を堆積する。このアルミナ層９は、後でエッ
チングして除去されるため、犠牲層とも呼ばれる。この
後、基板表面に対して垂直な方向からカソード形成用の
材料としてＭｏやＷなどを蒸着する。これによって、開
口部３の内部の導電性基板１上にカソード４が形成され
る。１０は犠牲層９上に蒸着された金属膜を示す。この
後、犠牲層９をリフトオフ法により除去し、図１に示す
ように目的とする電界放出形電子源を完成することがで
きる。
【００２５】図３は、この電界放出形電子源が集積され
たチップをＴＯ−５パッケージに搭載した斜視図を示し
ている。ＴＯ−５パッケージ１１に電界放出形電子源を
集積したチップ１３をマウント材を介して搭載し、さら
にゲート電極から引き出された配線部１４を経由したボ
ンディングパッド１５にＡｌ、Ａｕ等の接続材料から成
るワイヤー１６で外部端子１７に電気的に接続されてい
る。
たチップをＴＯ−５パッケージに搭載した斜視図を示し
ている。ＴＯ−５パッケージ１１に電界放出形電子源を
集積したチップ１３をマウント材を介して搭載し、さら
にゲート電極から引き出された配線部１４を経由したボ
ンディングパッド１５にＡｌ、Ａｕ等の接続材料から成
るワイヤー１６で外部端子１７に電気的に接続されてい
る。
【００２６】この実施の形態における電界放出形電子源
は、ゲート電極７のボンディングする二層目に高融点シ
リサイド膜６が形成されており、ゲート電極から引き出
された配線部１４を経由して外部端子１７に電気的に接
続するボンディングパッド１５は、表面状態が極めて安
定した状態であるためＡｌ、Ａｕ等のボンディング材料
から成るワイヤ−１６を容易に接続が可能となり、１０
ｇ程度の所望のボンディング強度が確保できる。
は、ゲート電極７のボンディングする二層目に高融点シ
リサイド膜６が形成されており、ゲート電極から引き出
された配線部１４を経由して外部端子１７に電気的に接
続するボンディングパッド１５は、表面状態が極めて安
定した状態であるためＡｌ、Ａｕ等のボンディング材料
から成るワイヤ−１６を容易に接続が可能となり、１０
ｇ程度の所望のボンディング強度が確保できる。
【００２７】さらに、この電界放出形電子源を応用した
装置を高速動作させるには、電界放出形電子源を集積し
たチップにおいて、配線部１４を含めた部分の配線抵抗
Ｒと配線容量Ｃを最適に設定し、高周波駆動のパラーメ
ータとして時定数ＣＲを低減することが必要である。図
４に示すように、電界放出形電子源におけるゲート電極
引き出し配線部分は、配線抵抗Ｒと配線容量Ｃに関して
配線幅Ｗが細くなると抵抗値が増大し、太くなると容量
値が増大するトレードオフの関係があり、時定数ＣＲが
最小になる配線幅Ｗを設定する必要がある。本実施の形
態の電界放出形電子源のゲート電極７は、一層目に用い
ている高融点金属膜５が電気抵抗率が１〜５μΩ・ｃｍ
と極めて抵抗値が低く、図４に示す電界放出形電子源に
おける配線幅による配線抵抗と配線容量の相関関係を示
した図から配線抵抗が、図６で用いたようなポリサイド
構造による従来の電界放出形電子源の配線抵抗の曲線ａ
（実線）が、さらに抵抗値が低減された配線抵抗の曲線
ｂ（点線）に改良でき、さらに配線幅Ｗを狭くして配線
容量値を低減でき、最小となる時定数ＣＲを達成でき
る。これにより、数百ＭＨｚ以上の駆動周波数に対応し
て応答できる電界放出形電子源が実現できる。
装置を高速動作させるには、電界放出形電子源を集積し
たチップにおいて、配線部１４を含めた部分の配線抵抗
Ｒと配線容量Ｃを最適に設定し、高周波駆動のパラーメ
ータとして時定数ＣＲを低減することが必要である。図
４に示すように、電界放出形電子源におけるゲート電極
引き出し配線部分は、配線抵抗Ｒと配線容量Ｃに関して
配線幅Ｗが細くなると抵抗値が増大し、太くなると容量
値が増大するトレードオフの関係があり、時定数ＣＲが
最小になる配線幅Ｗを設定する必要がある。本実施の形
態の電界放出形電子源のゲート電極７は、一層目に用い
ている高融点金属膜５が電気抵抗率が１〜５μΩ・ｃｍ
と極めて抵抗値が低く、図４に示す電界放出形電子源に
おける配線幅による配線抵抗と配線容量の相関関係を示
した図から配線抵抗が、図６で用いたようなポリサイド
構造による従来の電界放出形電子源の配線抵抗の曲線ａ
（実線）が、さらに抵抗値が低減された配線抵抗の曲線
ｂ（点線）に改良でき、さらに配線幅Ｗを狭くして配線
容量値を低減でき、最小となる時定数ＣＲを達成でき
る。これにより、数百ＭＨｚ以上の駆動周波数に対応し
て応答できる電界放出形電子源が実現できる。
【００２８】なお、この第１の実施の形態は、電界放出
形電子源はゲート電極が外部端子と接続する配線部、ボ
ンディングパッドが同一平面上に構成され、同時に高融
点シリサイド膜がゲート電極、配線部、ボンディグパッ
ド全面に形成されている。
形電子源はゲート電極が外部端子と接続する配線部、ボ
ンディングパッドが同一平面上に構成され、同時に高融
点シリサイド膜がゲート電極、配線部、ボンディグパッ
ド全面に形成されている。
【００２９】次に本発明の第２の実施の形態について図
３を参照して説明をする。図３は電界放出形源素子を実
装用パッケージに搭載した斜視図であり、パッケージ１
１に固定している外部端子１７にワイヤー１６を介して
ボンディングパッド１５に電気的に接続されている。電
界放出形源素子にワイヤー１６を接続している部分はボ
ンディングパッド部分であり、接続部の信頼性を上げる
には、ボンディングパッドの一部分に高融点シリサイド
膜のパターンを形成することで可能になる。このように
しても先に述べた第１の実施の形態の電界放出形電子源
と同様な効果が得られる。この場合、高融点シリサイド
膜のボンディングパッドを形成するレジストパターン工
程を追加する必要がある。
３を参照して説明をする。図３は電界放出形源素子を実
装用パッケージに搭載した斜視図であり、パッケージ１
１に固定している外部端子１７にワイヤー１６を介して
ボンディングパッド１５に電気的に接続されている。電
界放出形源素子にワイヤー１６を接続している部分はボ
ンディングパッド部分であり、接続部の信頼性を上げる
には、ボンディングパッドの一部分に高融点シリサイド
膜のパターンを形成することで可能になる。このように
しても先に述べた第１の実施の形態の電界放出形電子源
と同様な効果が得られる。この場合、高融点シリサイド
膜のボンディングパッドを形成するレジストパターン工
程を追加する必要がある。
【００３０】
【発明の効果】以上述べたように、この発明によれば、
ゲート電極が高融点金属膜上に高融点シリサイド膜を形
成した二層構造で構成されるので、ゲート電極から配線
により取り出したパッドに外部端子をワイヤーボンディ
ングが可能となり、半導体集積回路と同等なプロセスに
よる生産性および接続信頼性の高い実装方法が適用でき
る。さらに数百ＭＨｚ以上の信号に対して動作可能な素
子構造も併せて実現できる効果がある。
ゲート電極が高融点金属膜上に高融点シリサイド膜を形
成した二層構造で構成されるので、ゲート電極から配線
により取り出したパッドに外部端子をワイヤーボンディ
ングが可能となり、半導体集積回路と同等なプロセスに
よる生産性および接続信頼性の高い実装方法が適用でき
る。さらに数百ＭＨｚ以上の信号に対して動作可能な素
子構造も併せて実現できる効果がある。
【図１】本発明による第１の実施の形態の電界放出形電
子源を説明する断面図である。
子源を説明する断面図である。
【図２】（ａ）〜（ｄ）は、図１に示す本発明による電
界放出形電子源の製作プロセスを示す断面図である。
界放出形電子源の製作プロセスを示す断面図である。
【図３】本発明による電界放出形電子源素子を実装用パ
ッケージに搭載した斜視図である。
ッケージに搭載した斜視図である。
【図４】電界放出形電子源における配線幅による配線抵
抗と配線容量の相関関係を示した図である。
抗と配線容量の相関関係を示した図である。
【図５】従来のスピント型と呼ばれる電界放出形電子源
を説明する断面図である。
を説明する断面図である。
【図６】従来の微小電界放出陰極装置を示す断面図であ
る。
る。
【図７】従来の半導体装置を示す断面図である。
【図８】従来のコンタクト埋め込み金属構造体を示す断
面図である。
面図である。
【図９】従来の電界放出形電子源を集積したチップを外
部端子に接続した状態を示した斜視図である。
部端子に接続した状態を示した斜視図である。
【符号の説明】 １ 導電性基板 ２ 絶縁膜 ３ 開口部 ４ カソード ５ 高融点金属膜 ６ 高融点シリサイド膜 ７ ゲート電極
Claims (3)
- 【請求項１】 カソード電極となる導電性基板上に絶縁
膜およびゲート電極を形成し、ゲート電極と絶縁膜に開
口部を設け、この開口部にカソードを形成した電界放出
形電子源において、ゲート電極が高融点金属膜上に高融
点シリサイド層を形成した二層構造で構成されることを
特徴とする電界放出形電子源。 - 【請求項２】 前記ゲート電極から引き出された配線部
と外部端子に電気的に接続するボンディングパッドとが
同一平面上に構成され、かつ高融点シリサイド膜がゲー
ト電極、配線、ボンディングパッド全面あるいは外部端
子に電気的に接続するボンディングパッドの一部分に形
成される構造を有することを特徴とする請求項１記載の
電界放出形電子源。 - 【請求項３】 前記の高融点金属層として、タングステ
ン、モリブデン、ニオブ、および前記の高融点シリサイ
ド層として、タングステンシリサイド、モリブデンシリ
サイド、ニオブシリサイドの中のいずれかを用いること
を特徴とする請求項１記載の電界放出形電子源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13716496A JP2848334B2 (ja) | 1996-05-30 | 1996-05-30 | 電界放出形電子源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13716496A JP2848334B2 (ja) | 1996-05-30 | 1996-05-30 | 電界放出形電子源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09320451A JPH09320451A (ja) | 1997-12-12 |
| JP2848334B2 true JP2848334B2 (ja) | 1999-01-20 |
Family
ID=15192323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13716496A Expired - Lifetime JP2848334B2 (ja) | 1996-05-30 | 1996-05-30 | 電界放出形電子源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848334B2 (ja) |
-
1996
- 1996-05-30 JP JP13716496A patent/JP2848334B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09320451A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5329733B2 (ja) | 基板の２つの面間の電気的接続および製造工程 | |
| JPH06349402A (ja) | 微小電界放出冷陰極とその製造方法 | |
| JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
| US6746912B2 (en) | MIM capacitor and manufacturing method therefor | |
| JPH05501631A (ja) | 封止層内に電極を有する冷陰極電界放出デバイス | |
| US6495955B1 (en) | Structure and method for improved field emitter arrays | |
| JP2000500266A (ja) | 電界エミッタ装置、およびそれを製作するためのベールプロセス | |
| KR100256527B1 (ko) | 전계 방출 전자 발생원 및 그 제조 방법 | |
| JPH07201273A (ja) | 電界放出冷陰極とこれを用いた電子管 | |
| JP3266503B2 (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| JP2848334B2 (ja) | 電界放出形電子源 | |
| US5911614A (en) | Field emission device and method for manufacturing same | |
| JPH06162919A (ja) | 電界放出冷陰極素子 | |
| JPH08181211A (ja) | 半導体素子およびその製造方法 | |
| JP2625366B2 (ja) | 電界放出冷陰極およびその製造方法 | |
| JP3173494B2 (ja) | 集束電極を具備する電界放出型陰極の製造方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JP7278498B1 (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP2809264B2 (ja) | 電界放出型冷陰極素子の実装方法 | |
| JP3097521B2 (ja) | 電界放射型素子の製造方法 | |
| JPH02162745A (ja) | 半導体装置 | |
| JPH0661715A (ja) | マイクロ波集積回路及びその製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JP2000031146A (ja) | 半導体装置およびその製造方法 | |
| JPH0668783A (ja) | 微小電界放出陰極装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |