KR100256527B1 - 전계 방출 전자 발생원 및 그 제조 방법 - Google Patents

전계 방출 전자 발생원 및 그 제조 방법 Download PDF

Info

Publication number
KR100256527B1
KR100256527B1 KR1019970005950A KR19970005950A KR100256527B1 KR 100256527 B1 KR100256527 B1 KR 100256527B1 KR 1019970005950 A KR1019970005950 A KR 1019970005950A KR 19970005950 A KR19970005950 A KR 19970005950A KR 100256527 B1 KR100256527 B1 KR 100256527B1
Authority
KR
South Korea
Prior art keywords
metal layer
metal
field emission
layer
emission electron
Prior art date
Application number
KR1019970005950A
Other languages
English (en)
Other versions
KR970063600A (ko
Inventor
아키히로 야노
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970063600A publication Critical patent/KR970063600A/ko
Application granted granted Critical
Publication of KR100256527B1 publication Critical patent/KR100256527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J5/00—Details relating to vessels or to leading-in conductors common to two or more basic types of discharge tubes or lamps
    • H01J5/50—Means forming part of the tube or lamps for the purpose of providing electrical connection to it
    • H01J5/52—Means forming part of the tube or lamps for the purpose of providing electrical connection to it directly applied to or forming part of the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/92—Means forming part of the tube for the purpose of providing electrical connection to it
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/36—Joining connectors to internal electrode system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

전계 방출 전자 발생원이 제공되어 있으며, 이 전계 방출 전자 발생원은 기판(14); 이미터(15); 상기 기판(14)상에 형성되어 게이트 전극(17)으로부터 상기 기판(14)을 전기적으로 절연시키는 전기 절연층(18); 상기 전기 절연층(18)상에 형성되어 있는 게이트 전극(17); 및 상기 전기 절연층상에 형성되어 있는 본딩 패드(25)를 포함하고 있고, 이때 상기 본딩 패드 상에 형성되어 있는 제1금속층(19); 및 상기 제1 금속층상에 형성되어 상기 제1금속층의 융점보다 높은 융점을 가지고 있는 제2 금속층(20)을 더 구비하고 있으며, 상기 게이트 전극과 상기 절연층에는 상기 이미터(15)를 둘러싸고 있는 개구부(16)가 형성되어 있음을 특징으로 하고 있다. 예컨대, 상기 제1 금속층은 Au-Sn 합금으로 제조되고, 상기 제2금속층은 Au-Si 합금, Au-Ge 합금, Au-K 합금, Al-Si 합금, Au 또는 Al로 제조된다. 전계 방출 전자 발생원에 따라, 본딩 패드는 Au 또는 Al이 주성분으로 함유되어 있는 금속 표면을 가지고 있다. 따라서, Al 와이어 또는 Au 와이어가 와이어 본딩에 사용되더라도, 본딩 패드와 와이어 사이에서 충분히 높은 본딩 강도가 얻어질 수 있다.

Description

전계 방출 전자 발생원 및 그 제조방법
본 발명은 전계 방출 전자 발생원(field emission electron source) 및 그 제조 방법에 관한 것으로, 특히 와이어 본딩(wire-bonding)에 사용될 본딩 패드(bonding pad)의 구조를 개선하는 것에 관한 것이다.
금속 도는 반도체의 표면에 1×109[υ/m]의 세기를 가지고 있는 전계를 인가함으로써, 전자가 터널 효과에 의해 장벽을 통과하게 되며, 이에 따라 실내 온도에서도 진공에서 전자 방출이 행해질 수 있다. 이 현상을 "전계 전자 방출(field electron emission)"이라고 한다. 앞서 언급한 원리로 전자를 방출하는 캐소드를 "전계 방출 캐소드(field emission cathode)"라고 한다.
최근에는 반도체 집적 기술을 이용함으로써 미크론 크기의 캐소드를 제조할 수 있게 되었다. 이러한 미크론 크기의 캐소드에 대한 일예로서 "스핀트(spindt)"형 캐소드라고 하는 전계 방출 캐소드가 알려져 있다. 미크론 크기의 반도체 장치를 제조하는 기술을 이용함으로써, 상기 "스핀트"형 전계 방출 캐소드에는, 원뿔형 이미터와 전자를 끌어당기는 게이트 전극사이에 서브 미크론 크기의 갭이 형성될 수 있다. 따라서, 이미터와 게이트 전극 사이에 두 자리의 전압을 인가함으로써, 상기 이미터는 전자를 방출하게 되며, 이에 따라 이미터당 0.1μA~10μA의 범위의 전류가 발생하게 된다. 또한, 인접한 이미터들간의 피치가 수 미크론에서 수십 미크론의 범위에 있는 캐소드를 제조할 수 있으므로, 수십만 개의 이미터가 한개의 기판상에 배열될 수 있다. 따라서, 높은 출력 전류를, 구체적으로는 낮은 전압으로 수 mA에서 대략 100mA까지의 범위의 출력 전류를 얻을 수 있고, 따라서, 상기 "스핀트"형 전계 방출 캐소드는 이제 음극선관(CRT), 전자 마이크로스코프(EM) 및 평면 패널 디스플레이용의 전자 발생원으로서 사용될 것으로 기대된다.
앞서 언급한 전계 방출 캐소드는 전도성 실리콘(Si), 텅스텐(W) 또는 탄탈(Ta)로 제조될 수 있다. 하지만, 상기 캐소드는 주로 몰리브덴(Mo)으로 제조되는데, 이는 Mo이 쉽게 처리될 수 있고 비교적 작은 일함수를 가지고 있기 때문이다.
도 1a 내지 도 1f는 몰리브덴 캐소드를 이용하는 "스핀트"형 전계 방출 전자 발생원을 제조하는 방법의 각각의 단계를 보인 횡단면도이다.
먼저, 도 1a에 도시된 바와 같이, 열 산화막과 같은 절연막(52)이 표면에 전도층이 형성되어 있는 전기 전도성 기판 또는 전기 절연 기판인 기판(51)의 상부표면과 하부표면에 형성된다. 다음에, 게이트 전극, 와이어 및 본딩 패드를 만드는 텅스텐 실리사이드막(53)이 상기 절연막(52)중 하나의 절연막 상에 형성된다.
다음에, 도 1b에 도시된 바와 같이, 포토레지스트(54)가 상기 텅스텐 실리사이드 막(53)상에 배치된 다음에, 일반적으로 사용되는 반도체 포토리소그래피 기술을 이용하여 패턴화된다. 다음에, 게이트 전극, 와이어 및 본딩 패드가 형성되어야 하는 영역 이외의 영역에 있는 포토레지스트(54)가 이방성 건조식(anisotropic dry) 반응성 이온 에칭(RIE)에 의해 제거된다.
다음에, 도 1c에 도시된 바와 같이, 포토레시스트(55)가 텅스텐 실리사이드막( 53)상에 배치되고, 반도체 포토리소그래피 기술을 이용하여 패턴화된다. 다음에, 상기 텅스텐 실리사이드막(53)과 절연막(52)이 이미터가 형성되어야 하는 영역에서 제거되며, 이에 따라 게이트 홀(56)이 형성되게 된다. 게이트 홀(56)의 직경은 미크론 크기이고 인접 게이트 홀(56)들간의 공간이 좁으므로, 구체적으로는 수 미크론에서 수십 미크론의 범위에 있으므로, 상기 게이트 홀(56)의 형성은 이반성 건조식 반응성 이온 에칭(RIE)에 의해 행해진다.
다음에, 포토레지스트(55)의 나머지 부분이 제거된다. 다음에, 도 1d에 도시된 바와 같이, 알루미늄 또는 알루미나(alumina)로 제조된 희생층(sacririce layer)(57)이 증착에 의해 텅스텐 실리사이드막(53)상에 형성된다. 상기 희생층(57)을 형성하는 이유는 후술되는 단계에서 증착되는 몰리브덴 층의 불필요한 부분(a)을 용이하게 제거할 수 있도록 하기 위함이다. 알루미늄 도는 알루미나 희생층(57)은, 이 희생층(57)이 게이트 홀(56)측에 노출되어 있는 상기 텅스텐 실리사이드막(53)과 절연막(52)의 측벽 상에는 형성되고 게이트 홀(56)의 바닥을 형성하는 표면을 가지고 있는 기판(51)의 노출 표면(60)상에는 형성되지 않도록, 형성된다.
다음에, 도 1e에 예시된 바와 같이, 몰리브덴 층(61)이 증착에 의해 상기 희생층(57)상에 형성되며, 이에 따라 이미터(62)가 형성된다. 몰리브덴의 증착시에, 몰리브덴이 상기 게이트 홀(56)의 측벽 상에 점진적으로 증착됨에 따라, 상기 게이트 홀(56)의 직경은 점점 작아진다. 이와 같이, 첨예한 단부를 가지고 있는 원뿔형 이미터 (62)가 형성된다.
다음에, 기판(51)이 가열된 인산 용액을 담궈지며, 이에 따라 상기 희생층(57)이 제거된다. 알루미늄 또는 알루미나 희생층(57)상에 증착된 몰리브덴 층(61)이 상기 희생층(57)과 함께 제거되며, 따라서 도 1f에 예시된 바와 같이 상기 기판(51)상에는 패턴화된 절연막(52)과 텅스텐 실리사이드막(53), 및 몰리브덴 이미터(62)만이 남게 된다.
도 2는 도 1a 내지 도 1f를 참조하여 설명된 방법을 참조하여 제조된 종래 전계 방출 전자 발생원이 예시되어 있는 사시도이다. 이 예시된 전계 방출 전자 발생원은 전도층을 가지고 있는 표면에 형성된 전기 전도층 또는 전기 절연층인 기판(51), 몰리브덴으로 제조되어 첨예한 단부를 가지고 있는 1개 이상의 이미터(62), 이 이미터(62)의 단부를 둘러싸고 있는 게이트 홀(56)이 형성되어 있는 게이트 전극(75), 와이어(68)(도 2에는 도시되지 않음, 도 3 참조)를 통해 게이트 전극(75)에 전압을 인가할 수 있는 본딩 패드(66), 이 본딩 패드(66)에 게이트 전극(75)을 전기 접속하는 와이어(65), 및 상기 기판(51)상에 형성되어 있는 절연막(52)을 포함하고 있다. 게이트 전극(75), 와이어(65) 및 본딩 패드(66)는 서로 일체로 형성되어 있으며, 이에 따라 텅스텐 실리사이드층(53)이 형성되게 된다. 텅스텐 실리사이드층(53)은 절연막(52)에 의해 기판 (51)으로부터 전기적으로 절연된다. 앞서 언급한 소자(52,53,56,62)는 모두 상기 기판(51)상에 형성된다.
도 3은 앞서 언급한 종래 전계 방출 전자 발생원이 패키지 상에 장착되는 방법에 대한 일예의 단면도이다. 패키지(67)의 표면에는 전계 방출 전자 발생원이 장착되어야 하는 전도층(71)이 형성되어 있다. 전계 방출 전자 발생원은 전도성 접착제 또는 Au-Si 공정(共정) 합금 땜납으로 제조된 접착층(72)을 통해 전도층(71)상의 패키지(67)에 단단히 고정되어 있다. 핀(69,74)은 이 핀들을 둘러싸고 있는 절연층(73)을 가지고 있는 패키지(67)를 통해 뻗어 있으며, 이에 따라 이들핀(69,74)은 상기 패키지(67)의 전도층(71)으로부터 전기적으로 절연된다. 게이트 전극(75)과 이미터(62)는 전도성 와이어(68,70)를 통해 핀(69,74)측에 와이어 본딩 되어 있으며, 이에 따라 외부 전압이 게이트 전극(75)과 이미터(62)에 인가될 수 있다. 본댕 패드(66)는 텅스텐 실리사이드층(53)의 일부분을 구성하고 있고, 와이어(68)는 텅스텐 실리사이드층(53)에 직접 본딩되어 있다. 상기 이미터(62)는 접착층(72)을 통해 전도층(71)과 전기가 통하도록 유지되어 있으므로, 와이어(70)를 통해 전도층(71)과 패키지(67)로부터 전기적으로 절연된 핀(74)을 전기적으로 접속시킴으로서 전계 방출 전자 발생원이 패키지(67)측에 확보되어 있는 전계 방출 전자 발생원의 하부표면과 상기 핀(74)을 통해 이미터(62)측에 전압을 인가할 수 있다.
와이어 본딩은 대량 생산능력 때문에 반도체 소자의 장착을 위해 널리 사용되고 있다. 와이어 본딩시에, 본딩 강도는 제품의 신뢰도를 결정하는데 중요한 인자이다. 일반적으로, 회로가 형성되어야 하는 반도체 장치의 표면상에 형성된 알루미늄 본딩 패드에 와이어 본딩을 행할 때에, 금이나 알루미늄으로 제조된 와이어가 초음파, 또는 초음파와 가열에 의해 상기 본딩 패드에 본딩된다.
앞서 도 1a 내지 도 1f를 참조하여 설명한 바와 같이, 전계 방출 전자 발생원을 제조하는 종래 방법은 인산 용액에 담금으로써 알루미늄 또는 알루미나 희생층을 제거하는 단계를 가지고 있으므로, 알루미늄의 본딩 패드를 만들 수는 없다. 대신에, 앞서 언급한 종래 전계 방출 전자 발생원의 본딩 패드는 인산 용액에 대해 내성이 있는 텅스텐 실시사이드로 제조되게 된다. 텅스텐 실리사이드로 제조된 본딩 패드에 대해 와이어 본딩을 행할 때, 금으로 제조된 와이어는 사용할 수 없는데, 이는 텅스텐 실리사이드와 금 사이에 존재하는 본딩력이 미약하기 때문이다. 알루미늄으로 제조된 와이어가 금 와이어 대신에 사용되는 경우에는, 텅스텐 실리사이드와 알루미늄사이에서 충분한 본딩력을 얻을 수 없다. 특히, 최대로 대략 3 그램 내지 7 그램 범위의 본딩 강도만이 얻어진다.
앞서 언급한 종래 전계 방출 전자 발생원에서, 와이어는 텅스텐 실리사이드와 같이 알루미늄 이외의 전도체로 제조된 본딩 패드에 본딩되어 있다. 따라서, 금으로 제조된 와이어가 와이어 본딩에 사용되는 경우에, 단지 작은 본딩력만이 얻어질 수 있으며, 이에 따라 충분한 와이어 본딩이 달성될 수 없다. 알루미늄으로 제조된 와이어가 와이어 본딩에 사용되는 경우에는, 앞서 언급한 바와 같이, 충분한 본딩력이 얻어질 수 없다. 결과적으로, 제품의 신뢰도가 떨어질 수 있다.
1991년 12월 11일에 발행된 미심사의 일본 특허 공보 3-280458호에는, Au, 및 Au에 기초한 0.1~15.0wt%의 범위의 In을 함유하고 있는 땜납을 통해 기판상에 형성된 금속화된 금속층에 외부 리드 단자를 확보하는 방법이 제안되어 있다.
1991년 11월 8일에 발행된 미심사의 일본 특허 공보 3-250655호에는, Au, Au의 중량에 기초한 0.1~15.0wt%의 범위의 In, Au의 중량에 기초한 0.1~5.0wt%의 범위의 Pd, Rh, Co 및 Cr중 적어도 하나를 함유하고 있는 땜납을 통해 기판상에 형성된 금속화된 금속층에 외부 리드단자를 확보하는 방법이 제안되어 있다.
하지만, 이들 공보에 제시된 방법들은 금 또는 알루미늄으로 제조된 와이어가 와이어 본딩에 사용되는 경우에는 충분한 본딩력을 제공해 줄 수 없다.
본 발명의 목적은 와이어와 본딩 패드를 통해 게이트 전극에 외부 전압이 인가되며, 그리고 금 또는 알우미늄으로 제조된 와이어가 사용되는 경우에도 와이어와 본딩 패드 사이에 충분한 본딩력을 제공해 줄 수 있는 전계 방출 전자 발생원을 제공하는데 있다.
도 1a 내지 도 1f는 종래 전계 방출 전자 발생원 제조 방법의 각각의 단계가 예시된 횡단면도.
도 2는 도 1a 내지 도 1f에 예시된 종래 전계 방출 전자 발생원이 예시된 사시도.
도 3은 패키지에 장착된, 도 2에 예시된 종래 전계 방출 전자 발생원이 예시된 횡단면도.
도 4는 본 발명의 제1 실시예에 따라 제조된 전계 방출 전자 발생원이 예시된 사시도.
도 5a 및 도 5b는 본 발명에 따라 만들어진 전계 방출 전자 발생원 제조 방법의 각각의 단계가 예시된 횡단면도.
도 6은 패키지 상에 장착된, 도 4에 예시된 전계 방출 전자 발생원이 예시된 횡단면도.
도 7은 패키지 상에 다른 방법으로 장착된, 도 4에 예시된 전계 방출 전자 발생원이 예시된 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
14 : 기판 15 : 이미터
16 : 게이트 홀 17 : 게이트 전극
18 : 절연층 25 : 본딩 패드
26 : 와이어 27 : 금속층
본 발명의 일측면에 따라 전계 방출 전자 발생원이 제공되며, 이 전계 방출 전자 발생원은 (a)적어도 하나의 표면이 전도성인 기판; (b) 상기 기판상에 형성되어 있는, 적어도 1개의 원뿔형의 전도성 이미터; (c) 상기 기판상에 형성되어 게이트 전극으로부터 상기 기판을 전기적으로 절연시키는 전기 절연층; (d)상기 전기 절연층상에 형성되어 있는 게이트 전극으로서, 이 게이트 전극과 상기 전기 절연층에 상기 이미터가 설치되는 개구부가 형성되어 있는 게이트전극; 및 (e)상기 전기 절연층상에 형성되어 상기 게이트 전극과 전기적으로 통해 있는 본딩 패드를 구비하고 있는 전계 방출 전자 발생원에 있어서, (f) 상기 본딩 패드상에 형성되어 있는 제1금속층; 및 (g) 상기 제1금속층상에 형성되어, 상기 제1금속층의 융점보다 높은 융점을 가지고 있는 제2금속층을 포함하고 있음을 특징으로 하고 있다.
앞서 언급한 전계 방출 전자 발생원은 패키지상에 형성된 제3금속층을 어 포함하고 있고, 이 제3 금속층은 상기 기판과 상기 패키지 사이에 배치되어, 상기 제2금속층의 융점보다 낮은 융점을 가지고 있다.
상기 제3금속층은 상기 제1금속층의 융점과 동일한 융점을 가지고 있을 수 있다. 상기 제3금속층은 상기 제1금속층의 금속과 동일한 금속으로 제조되면 바람직하다.
상기 제2금속층은 Au 또는 Al을 주성분으로 함유하고 있으면 바람직하다. 바람직한 실시예에서, 상기 제1금속층은 Au-Sn 합금으로 제조되어 있고, 상기 제2금속층은 Au-Si 합금, Au-Ge 합금, Au-K 합금, Al-Si 합금, Au 또는 Al로 제조될 수 있다. 다른 바람직한 실시예에서, 상기 제1금속층은 Au-Si 합금 또는 Au-Ge 합금으로 제조될 수 있고, 상기 제2금속층은 Au-Si 합금, Au 또는 Al로 제조될 수 있다.
다른 측면에서, 전계 방출 전자 발생원 제조 방법이 제공되며, 이 전계 방출 전자 발생원 제조 방법은 (a) 기판상에 형성되 본딩 패드상에 제1금속층을 형성하는 단계; (b)상기 제1금속층의 융점보다 높은 융점을 가지고 있는 제2금속층을 상기 제1금속층 상에 형성하는 단계; 및 (c) 상기 제2금속층의 용융된 제1금속층을 통해 상기 본딩 패드에 단단히 고정되도록, 상기 제1금속층의 융점보다는 높고 상기 제2금속층의 융점보다는 낮은 온도로 상기 제1금속층을 가열하는 단계를 포함하고 있다.
앞서 언급한 방법은 (d) 상기 제2금속층의 융점보다 낮은 융점을 가지고 있는 제3 금속층을 패키지상에 형성하는 단계; (e)상기 제3금속층상에 상기 기판을 배치하는 단계; 및 (f)상기 제2금속층이 용융된 제1금속층을 통해 상기 본딩 패드에 단단히 고정되도록, 그리고 상기 기판이 용융된 제3금속층을 통해 상기 패키지에 단단히 고정되도록, 상기 제1 및 제3금속층의 융점보다는 높고 상기 제2금속층의 융점보다는 낮은 온도로 상기 제1 및 제3금속층을 가열하는 단계를 더 포함하고 있다. 상기 단계(d)와 단계(e)는 상기 단계(b)의 다음에 수행되며, 상기 단계(f)는 상기 단계 (c)를 대체하게 된다.
상기 제1금속층을 가열하기 전에 이미터 주변에 질소분위기를 형성하는 것이 바람직하다.
앞서 언급한 본 발명에 따라, 전계 방출 전자 발생원의 본딩 패드는 Au 또는 Al를 주성분으로 함유하고 있는 금속표면을 구성하고 있다. 따라서, 높은 본딩력, 구체적으로는 와이어 본딩을 위해 일반적으로 사용되는 알루미늄 와이어에 대해서는 7 그램 이상 그리고 금 와이어에 대해서는 10 그램 이상을 가질 수 있다.
도 4에는 본 발며의 제1 실시예에 따라 제조된 전계 방출 전자 발생원이 예시되어 있다. 전계 방출 전자 발생원은 한 표면에 전도층이 형성되어 있는 전기 전도층 또는 전기 절연층인 기판(14), 몰리브덴과 같은 전기 전도체로 제조되어 첨예한 단부를 가지고 있는 1개 이상의 이미터(15), 이 이미터(15)의 단부를 둘러싸고 있는 게이트 홀(16)이 형성되어 있는 게이트 전극(17), 이 게이트 전극(17)에 전압을 인가하기 위해 상기 게이트 전극(17)과 전기 접속된 와이어(26), 이 와이어(26)의 단부에 형성된 본딩 패드(25), 및 상기 기판(14)상에 형성되어 상기 게이트 전극(17)과 상기 기판(14)을 서로 전기 절연시키는 절연막(18)을 포함하고 있다. 상기 게이트 전극( 17), 와이어(26), 및 본딩 패드(25)는 텅스텐 실리사이드와 같은 전도체로 서로 일체로 형성되어 있다. 앞서 언급한 소자(15,17,18,25,26)들은 모두 상기 기판(14)상에 형성되어 있다.
또한, 상기 본딩 패드(25) 상에 금속층(27)이 형성되어 있다. 이 금속층(27)은 상기 본딩 패드(25)에 형성되어 비교적 낮은 융점을 가지고 있는 제1금속층(19)(도 5a 참조), 및 이 제1금속층상에 증착되어 상기 제1 금속층의 융점보다 높은 융점을 가지고 있는 제2금속층(20)(도 5b 참조)으로 구성되어 있다. 이 실시예에서, 상기 제2금속층은 주요 원소로서 Au 또는 Al을 함유하고 있다. 상기 제1 금속층은 제1금속층의 융점보다 높지만 제2 금속층의 융점보다 낮은 온도에서 일단 용융되며, 이에 따라 제1금속층이 용융된 제1 금속층을 통해 상기 본딩 패드(25)에 단단히 고정되게 된다.
도 4에 예시되어 있는 전계 방출 전자 발생원 제조 방법에 대해서 도 5a 및 도 5b를 참조하여 설명한다. 상기 금속층(27)을 제외하고 전계 방출 전자 발생원을 제조하는 단계는 도 1a 내지 도 1f에 예시된 단계와 동일하므로, 도 5a 및 도 5b에는 본딩 패드(25) 상에 금속층(27)을 형성하는 단계에 대해서만 예시되어 있다.
도 5a에 예시되어 있는 바와 같이, 비교적 낮은 융점을 가지고 있는 제1 금속층( 19)이 도 1a 내지 도 1f에 예시된 단계에 따라 제조된 전계 방출 전자 발생원(11)의 본딩 패드(25)상에 형성되어 있다. 이 실시예에서, 제1금속층(19)은 280℃의 융점을 가지고 있는 Au-Sn 함금층이다. 다음에, 도 5b에 예시된 바와 같이, 상기 제1금속층 (19)의 융점보다 높은 융점을 가지고 있음과 아울러, 주성분으로서 Au 또는 Al을 함유하고 있는 제2금속층(20)이 상기 제1 금속층(19)상에 형성된다. 이 실시예에서, 제2 금속층(20)은 350℃의 융점을 가지고 있는 Au-Ge 합금층이다. Au-Ge 합금층 대신에, 제2금속층(20)은 360℃의 융점을 가지고 있는 Au-Si 합금층, 340℃의 융점을 가지고 있는 Au-K 합금층, 1064℃의 융점을 가지고 있는 Au 포일(foil)층, 570℃의 융점을 가지고 있는 Al-Si 합금층, 또는 660℃의 융점을 가지고 있는 Al 포일층일 수 있다.
전계 방출 전자 발생원(11)은 제1 금속층(19)의 융점보다는 높지만 제2 금속층(20)의 융점보다는 낮은 온도로 가열되며, 이에 따라 제1금속층(19)이 용융된다. 다음에, 전계 방출 전자 발생원(11)이 냉각된다. 따라서, 본딩 패드(25)를 제조하는데 사용되는 텅스텐 실리사이드와 같은 전도체가 용융된 제1금속층(19)을 통해 제2 금속층(20)에 단단히 고정된다. 결과적으로, 전계 방출 전자 발생원(11)의 본딩 패드( 25)는 주성분으로서 Au 또는 Al을 함유하고 있는 금속층(27)으로 형성된 표면을 가지고 있다.
도 6에는 앞서 언급한 전계 방출 전자 발생원(11)이 패키지에 장착되는 방법이 예시되어 있다. 패키지(13)의 표면에는 전계 방출 전자 발생원이 장착될 전도층(22)이 형성된다. 전계 방출 전자 발생원(11)은 전도성 접착제 또는 Al-Si 공정 합금 땜납으로 제조된 접착층(12)을 통해 전도층(22)상의 패키지(13)에 단단히 고정되어 있다. 핀(21,23)은 이들 핀을 둘러싸고 있는 절연층(29)을 가지고 있는 패키지(13)를 통해 뻗어있다. 본딩 패드(25)상에 형성된 금속층(27)은 Au 또는 Al로 제조된 와이어(28a)를 통해 상기 핀(21)에 와이어 본딩되어 있으며, 이에 따라 외부전압이 상기 패키지(13)로부터 전기 절연된 상기 핀(21)을 통해 게이트 전극(17)측에 인가될 수 있다.
이미터(15)가 전기 전도성 접착층(12)을 통해 전기 전도층(22)과 전기가 통하도록 유지되어 있으므로, 상기 핀(23)과 상기 전계 방출 전자 발생원(11)의 하부 표면을 통해 이미터(15)측에 전압을 인가할 수 있으며, 이때 전계 방출 전자 발생원(!1)은 와이어(28a)와 유사하게 Au 또는 Al로 제조된 와이어(28b)를 통해 상기 전도층(22)과 상기 패키지(13)로부터 전기 절연된 핀(23)을 전기 접속함으로써 상기 패키지(13)에 고정되어 있다. 따라서, 핀(21,23) 양단에 전압을 인가함으로써 이미커(15)의 단부로부터 전자가 방출될 수 있다.
지금가지 설명한 바와 같이, 앞서 언급한 실시예에 따라, Au 또는 Al을 주성분으로 함유하고 있는 금속층(27)이 상기 본딩 패드(25)상에 형성되어 있으므로, 와이어(28a)가 Au 또는 Al로 제조되더라도 와이어(28a)와 본딩 패드(25) 사이에서 충분한 본딩력이 얻어질 수 있다.
도 7에는 제2실시예에 따라 제조된 전계 방출 전자 발생원(11)이 패키지에 장착되어 있음이 예시되어 있다. 제2실시예는 제1 및 제2금속층이 제1실시예의 금속과는 다른 금속으로 제조된다는 점에서, 그리고 상기 패키지(13)에 기판(14)을 단단히 고정시키기 위해 상기 기판(14)과 상기 패키지(13) 사이에 배치된 제3 금속층(46)이 제공되어 있다는 점에서 제1실시예와는 다르다.
제1금속층(42)은 텅스텐 실리사이드와 같은 전도체로 제조된 본딩 패드(25) 상에 형성되어 있다. 제1금속층(42)은 360℃의 융점을 가지고 있는 Au-Si 합금으로 제조된다. 제1금속층(42) 상에는 Al 또는 Al을 주성분으로서 함유하고 있음과 아울러, 제1금속층(42)의 융점보다 높은 융점을 가지고 있는 제2금속층(43)이 형성되어 있다. 이 실시예에서, 제2금속층(43)은 570℃의 융점을 가지고 있는 Al-Si 합금으로 제조된다. 제1금속층(42)은 Au-Si 합금 대신에 350℃의 융점을 가지고 있는 Au-Ge 합금으로 제조될 수도 있다. 이와 유사하게, 제2금속층(43)은 1064℃의 융점을 가지고 있는 금 포일 또는 660℃의 융점을 가지고 있는 알루미늄 포일로 제조될 수 있다.
제2실시예에서, 제3금속층(46)은 전계 방출 전자 발생원(11)의 장착 표면 또는 하부표면과 상기 패키지(13)의 칩 장착 표면(45) 사이에 배치되어 있다. 제3금속층 (46)은 제1금속층(42)과 동일한 금속으로, 즉 360℃의 융점을 가지고 있는 Au-Si 합금으로 제조되어 있다.
제1 및 제3금속층(42,46)의 융점(360℃)보다는 높지만 제2금속층(43)의 융점(570℃)보다는 낮은 온도로 제1 내지 제3금속층(42,43,46)과 함께 전계 방출 전자 발생원(11)을 가열함으로써, 제1 및 제3금속층(42,46)을 동시에 용융시킬 수 있으며, 이에 따라 제2금속층(43)이 용융된 제1금속층(42)을 통해 본딩 패드(25)에 단단히 고정될 뿐만 아니라, 전계 방출 전자 발생원(11)이 용융된 제3금속층(46)을 통해 패키지 (13)에 단단히 고정되게 된다. 즉, 더 이상 2회이상의 가열을 할 필요가 없다. 가열은 몰리브덴의 산화를 유발하므로, 보다 적은 회수로 가열을 행하면 몰리브덴으로 제조된 이미터(15)에 유익하다. 제2실시예에서는 가열 처리를 단지 1회만 행한다는 이점이 제공된다.
앞서 언급한 실시예에서, 제3금속층(46)은 제1금속층(42)의 금속과 동일한 금속으로 제조된다. 하지만, 제3금속층(46)은 금속이 제2금속층(43)의 융점보다 낮은 융점을 가지고 있지 않으면 제1금속층(42)의 금속과는 다른 금속으로 제조될 수 있다.
지금까지 설명한 바와 같이, 앞서 언급한 제1 및 제2실시예에 따라, 전계 방출 전자 발생원의 본딩 패드는 종래 본딩 패드를 제조하는데 사용된 텅스텐 실리사이드와 같은 전도체 대신에 Au 또는 Al을 주성분으로 함유하고 있는 금속층으로 제조되며, Al 또는 Au로 제조된 와이어는 상기 본딩 패드에 와이어 본딩된다. 결과적으로, 충분한 본딩력, 구체적으로는 알루미늄을 사용할 때는 7그램 이상, 그리고 금 와이어를 사용할 때는 10 그램 이상의 본딩력이 얻어질 수 있다.
제1금속층(19 또는 42)이 용융되는 경우에, 앞서 언급한 바와 같은 전계 방출 전자 발생원(11)은 Au-Si 합금의 제1금속층(19)에 대해서는 280℃의 온도로 가열되고, Au-Si 합금의 제1 금속층(42)에 대해서는 360℃의 온도로 가열된다. 이들 온도 280℃와 360℃는 몰리브덴과 실리콘 기판 사이에서 확산이 일어나는 온도인 600℃보다 낮으므로, 상기 이미터의 형상이 확산에 의해 불규칙적으로 변형되는 문제를 피할 수가 있다. 또한, 제1금속층이 용융되기 전에 상기 이미터의 주변에 질소 분위기를 형성함으로써 몰리브덴과 같은 전도체의 표면이 산화되지 않도록 할 수도 있다.
상기 게이트 전극(17)과 상기 본딩 패드(25)가 텅스텐 실리사이드가 아니 몰리브덴, 텅스텐 또는 폴리실리콘으로 제조되면 본 발명이 적용될 수 있음에 주목해야 한다.
이상에서 설명한 바와 같이, 위에서 설명한 제1 및 제2실시예에 따라, 전계 방출 전자 발생원의 본딩 패드는 종래 본딩 패드를 제조하는데 사용된 텅스텐 실리사이드와 같은 전도체 대신에 Au 또는 Al을 주성분으로 함유하고 있는 금속층으로 제조되며, 상기 본딩 패드에 Al 또는 Au로 제조된 와이어가 와이어 본딩된다. 결과적으로, 충분한 본딩력, 구체적으로는 알루미늄을 사용할 때는 7그램 이상, 그리고 금 와이어를 사용할 때는 10 그램 이상의 본딩력이 얻어질 수 있다.

Claims (12)

  1. (a) 적어도 하나의 표면이 전기 전도성인 기판(14)과; (b) 상기 기판(14) 상에 형성된 적어도 하나의 원뿔형의 전기 전도성 이미터(15)와; (c) 상기 기판(14)상에 형성되어, 게이트 전극(17)으로부터 상기 기판(14)을 전기적으로 절연시키는 전기 절연층(18)과; (d) 상기 전기 절연층(18)상에 형성된 게이트 전극(17)으로서, 이 게이트 전극(17)과 상기 전기 절연층(18)에, 상기 이미터(15)가 설치되는 개구부(16)가 형성되어 있는 게이트 전극(17)과; (e)상기 전기 절연층(18)상에 그리고 상기 게이트 전극(17)과 전기적으로 통하여 형성되어 있는 본딩 패드(25)를 구비한 전계 방출 전자 발생원(11)에 있어서, (f) 상기 본딩 패드(25)상에 형성되어 있는 제1금속층(19,42)과; (g) 상기 제1금속층(19,42) 상에 형성되어, 상기 제1금속층(19,42)의 융점보다 높은 융점을 가지고 있는 제2금속층(20,43)을 구비한 것을 특징으로 하는 전계 방출 전자 발생원.
  2. 제1항에 있어서, 상기 기판(14)과 패키지(13) 사이에 설치되도록, 상기 패키지 (13)상에 형성된 제3 금속층(46)을 더 구비하고 있고, 상기 제3금속층(46)은 상기 제2 금속층(20,43)의 융점보다 낮은 융점을 가지고 있는 전계 방출 전자 발생원.
  3. 제1항 또는 제2항에 있어서, 상기 제2금속층(20,43)은 Au와 Al중 하나를 주성분으로 함유하고 있는 전계 방출 전자 발생원.
  4. 제1항 또는 제2항에 있어서, 상기 제1금속층(19,42)은 Au-Sn 합금으로 제조되고, 상기 제2금속층(20,43)은 Au-Si 합금, Au-Ge 합금, Au-K 합금, Al-Si 합금, Au 및 Al로 구성된 그룹에서 선택된 금속으로 제조된 전계 방출 전자 발생원.
  5. 제1항 또는 제2항에 있어서, 상기 제1금속층(19,42)은 Au-Si 합금과 Au-Ge 합금으로 구성된 그룹에서 선택된 금속으로 제조되고, 상기 제2금속층(20,43)은 Au-Si 합금, Au 및 Al로 구성된 그룹에서 선택된 금속으로 제조된 전계 방출 전자 발생원.
  6. 제2항에 있어서, 상기 제3금속층(46)은 상기 제1금속층(19,42)의 금속과 동일한 금속으로 제조된 전계 방출 전바 발생원.
  7. 전계 방출 전자 발생원(11)을 제조하는 전계 방출 전자 발생원 제조방법에 있어서, (a) 기판(14)상에 형성된 본딩 패드 상에 제1금속층(19,42)을 형성하는 단계와; (b) 상기 제1금속층(19,42)의 융점보다 높은 융점을 가지고 있는 제2금속층(20,43)을 상기 제1금속층(19,42)상에 형성하는 단계와; (c) 용융된 제1금속층(19,42)을 통해 상기 제2금속층(20,43)이 상기 본딩 패드(25)에 단단히 고정되도록, 상기 제1 금속층 (19,42)의 융점보다는 높고 상기 제2금속층(20,43)의 융점보다는 낮은 온도로 상기 제1금속층(19,42)을 가열하는 단계를 포함하고 있는 것을 특징으로 하는 전계 방출 전자 발생원 제조 방법.
  8. 제7항에 있어서, (d) 상기 제2금속층(20,43)의 융점보다 낮은 융점을 가지고 있는 제3금속층(46)을 패키지(13)상에 형성하는 단계와; (e) 상기 제3금속층(46)상에 상기 기판(14)을 배치하는 단계와; (f)용융된 제1 금속층(19,42)을 통해 상기 제2 금속층(20,43)이 상기 본딩 패드(25)에 단단히 고정되도록, 그리고 용융된 제3 금속층(46)을 통해 상기 기판(14)이 상기 패키지(13)에 단단히 고정되도록, 상기 제1 및 제3 금속층(19,42,46)의 융점보다는 높고 상기 제2 금속층(20,43)의 융점보다는 낮은 온도로 상기 제1 및 제3 금속층(19,42,46)을 가열하는 단계를 더 포함하고 있고, 상기 단계(d)와 단계(e)는 상기 단계(b)의 다음에 수행되며, 상기 단계(f)는 상기 단계(c)를 대체하는 것을 특징으로 하는 전계 방출 전자 발생원 제조 방법.
  9. 제7항 또는 제8항에 있어서, 질소 분위기를 형성하는 단계(g)를 더 포함하고 있고, 상기 단계(g)는 상기 단계(c) 또는 단계(f) 전에 수행되는 전계 방출 전자 발생원 제조 방법.
  10. 제7항 또는 제8항에 있어서, 상기 제1금속층(19,42)은 Au-Sn 합금으로 제조되고,
    상기 제2금속층(20,43)은 Au-Si 합금, Au-Ge 합금, Au-K 합금, Al-Si 합금, Au 및 Al로 구성된 그룹에서 성택된 금속으로 제조된 전계 방출 전자 발생원 제조 방법.
  11. 제7항 또는 제8항에 있어서, 상기 제1금속층(19,42)은 Au-Si 합금과 Au-Ge 합금으로 구성된 그룹에서 선택된 금속으로 제조되고, 상기 제2금속층(20,43)은 Al-Si 합금, Au 및 Al로 구성된 그룹에서 선택된 금속으로 제조된 전계 방출 전자 발생원 제조 방법.
  12. 제7항 또는 제8항에 있어서, 상기 제3 금속층(46)은 상기 제1금속층(19,42)의 금속과 동일한 금속으로 제조된 전계 방출 전자 발생원 제조 방법.
KR1019970005950A 1996-02-28 1997-02-26 전계 방출 전자 발생원 및 그 제조 방법 KR100256527B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-41038 1996-02-28
JP4103896A JP3079987B2 (ja) 1996-02-28 1996-02-28 電界放出電子源およびその製造方法

Publications (2)

Publication Number Publication Date
KR970063600A KR970063600A (ko) 1997-09-12
KR100256527B1 true KR100256527B1 (ko) 2000-05-15

Family

ID=12597243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005950A KR100256527B1 (ko) 1996-02-28 1997-02-26 전계 방출 전자 발생원 및 그 제조 방법

Country Status (4)

Country Link
US (2) US5804908A (ko)
JP (1) JP3079987B2 (ko)
KR (1) KR100256527B1 (ko)
TW (1) TW486710B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810204B2 (ja) 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置
US6373137B1 (en) * 2000-03-21 2002-04-16 Micron Technology, Inc. Copper interconnect for an integrated circuit and methods for its fabrication
US7402938B2 (en) * 2004-10-29 2008-07-22 Jfe Mineral Co., Ltd. Piezoelectric single crystal device
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
JP2010504734A (ja) 2006-05-01 2010-02-18 ザ トラスティーズ オブ ダートマウス カレッジ リグノセルロースバイオマスのエタノールへの変換のための好熱性生物
US20080272487A1 (en) * 2007-05-04 2008-11-06 Il Kwon Shim System for implementing hard-metal wire bonds
CN101452797B (zh) 2007-12-05 2011-11-09 清华大学 场发射电子源及其制备方法
TWI386965B (zh) * 2008-04-03 2013-02-21 Hon Hai Prec Ind Co Ltd 場發射電子源
TWI386972B (zh) * 2008-04-03 2013-02-21 Hon Hai Prec Ind Co Ltd 場發射電子源的製備方法
TWI481383B (zh) * 2009-09-25 2015-04-21 Univ Nat Chiao Tung 生醫感測器及其電極結構
CN103383992B (zh) * 2013-08-13 2015-12-02 深圳市华星光电技术有限公司 Oled器件的封装方法及用该方法封装的oled器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5156170A (ko) * 1974-11-13 1976-05-17 Hitachi Ltd
JPS58100455A (ja) * 1981-12-09 1983-06-15 Matsushita Electric Ind Co Ltd 化合物半導体のオ−ミツク電極およびその製造方法
JPS60150639A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp マイクロ波半導体増幅器
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
JPH01187991A (ja) * 1988-01-22 1989-07-27 Nec Corp 半導体レーザ装置
JPH03152945A (ja) * 1989-11-09 1991-06-28 Fuji Electric Co Ltd 半導体チップのワイヤボンディング方法
JP2759297B2 (ja) * 1990-02-27 1998-05-28 京セラ株式会社 リード付き電子部品
JP2742625B2 (ja) * 1990-03-28 1998-04-22 京セラ株式会社 リード付き電子部品
JPH04124843A (ja) * 1990-09-14 1992-04-24 Mitsubishi Electric Corp 半導体回路装置
JPH0621058A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置
EP0597537B1 (en) * 1992-11-12 1998-02-11 Koninklijke Philips Electronics N.V. Electron tube comprising a semiconductor cathode
JP2625366B2 (ja) * 1993-12-08 1997-07-02 日本電気株式会社 電界放出冷陰極およびその製造方法
JP2646999B2 (ja) * 1994-04-26 1997-08-27 日本電気株式会社 電界放出型冷陰極
JPH08190856A (ja) * 1995-01-13 1996-07-23 Oki Electric Ind Co Ltd 電界放射冷陰極の製造方法

Also Published As

Publication number Publication date
KR970063600A (ko) 1997-09-12
TW486710B (en) 2002-05-11
JPH09237566A (ja) 1997-09-09
US5804908A (en) 1998-09-08
JP3079987B2 (ja) 2000-08-21
US6042442A (en) 2000-03-28

Similar Documents

Publication Publication Date Title
KR100256527B1 (ko) 전계 방출 전자 발생원 및 그 제조 방법
KR910006948B1 (ko) 질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법
US5479029A (en) Sub-mount type device for emitting light
GB2150749A (en) Integrated circuits
EP0460785A1 (en) Semiconductor device having a heat sink
US5585689A (en) Field-emission cathode having integrated electrical interconnects and electron tube using the same
US5003373A (en) Structure of electrode junction for semiconductor device
US4067041A (en) Semiconductor device package and method of making same
JPH10178046A (ja) 半導体チップの実装方法
US3604989A (en) Structure for rigidly mounting a semiconductor chip on a lead-out base plate
US8013452B2 (en) Wire-bonded semiconductor component with reinforced inner connection metallization
JP2625366B2 (ja) 電界放出冷陰極およびその製造方法
JPH0714028B2 (ja) 立体型半導体装置の製造方法
KR940003436B1 (ko) 반도체발광장치
KR100255540B1 (ko) 금층을 가진 패키지, 금층을 가진 반도체 소자 및 반도체 소자의 장착 방법
JP2848334B2 (ja) 電界放出形電子源
EP0261720B1 (en) Method of contacting semiconductor cathodes and of manufacturing an electron tube provided with such a cathode
JPS6025900Y2 (ja) 半導体装置
JP2809264B2 (ja) 電界放出型冷陰極素子の実装方法
EP0457344A2 (en) Semiconductor light-emitting device
KR100199526B1 (ko) 반도체 장치 및 그 제조방법
JPH1174298A (ja) はんだバンプの形成方法
JPH04186689A (ja) 半導体レーザ装置
JP3445488B2 (ja) 冷陰極アレイ基板および冷陰極モジュール
JPH07273133A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee