KR940003436B1 - 반도체발광장치 - Google Patents

반도체발광장치 Download PDF

Info

Publication number
KR940003436B1
KR940003436B1 KR1019910007949A KR910007949A KR940003436B1 KR 940003436 B1 KR940003436 B1 KR 940003436B1 KR 1019910007949 A KR1019910007949 A KR 1019910007949A KR 910007949 A KR910007949 A KR 910007949A KR 940003436 B1 KR940003436 B1 KR 940003436B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
semiconductor light
chip
Prior art date
Application number
KR1019910007949A
Other languages
English (en)
Other versions
KR910020955A (ko
Inventor
히데오 다무라
마코토 오카다
기미타카 요시무라
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 일렉트로닉 디바이스 엔지니어링 가부시키가이샤
나가베 고이치로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 일렉트로닉 디바이스 엔지니어링 가부시키가이샤, 나가베 고이치로 filed Critical 가부시키가이샤 도시바
Publication of KR910020955A publication Critical patent/KR910020955A/ko
Application granted granted Critical
Publication of KR940003436B1 publication Critical patent/KR940003436B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Device Packages (AREA)

Abstract

내용 없음.

Description

반도체발광장치
제1도 및 제2a도, 제2b도는 종래의 반도체발광장치를 나타낸 단면도와 사시도.
제3도 및 제4도는 본 발명의 실시예를 나타낸 단면도.
제5도는 본 발명의 2빔 반도체레이저장치용 칩의 사시도.
제6도는 2빔 반도체레이저장치용 칩을 전기적 절연성 서브마운트를 매개하여 부착시킨 히트싱크를 고정시키는 상태를 나타낸 사시도.
제7도는 2빔 반도체레이저장치용 칩의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1,20 : 반도체칩 2,23 : 전기적 절연성 서브마운트
3,24 : 히트싱크 5,7,11,27 : 전극
6,12,25,29 : 땜납층 28,37 : 고융점금속층
9,21 : 발광점 10,22 : 분리홈
47 : 스템(stem) 38 : 지지부
39 : 리드 40 : 차폐체
42,44 : 금속세선(金屬細線) 43 : 유리층
[산업상의 이용분야]
본 발명은 반도체발광장치 특히 멀티빔(Multi Beam) 반도체레이저장치에 관한 것으로, 각 빔을 독립적으로 구동하는데 이용되는 마운트(Mount)용 전극금속에 알맞는 반도체발광장치에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체발광장치의 일종인 멀티빔 반도체레이저장치의 종래 기술을 제1도를 참조하여 설명한다. 멀티빔 반도체레이저장치용 칩(1)은 전기적 절연성의 서브마운트(2 ; Submount)를 매개하여 히트싱크(3 ; Heat Sink)에 부착되어 구성되어 있다. 이와 같은 적층구조에 있어서는 서브마운트(2)의 한면 전체를 덮는 땜납층, 예컨대 Au-Sn합금층(4)이 멀티빔 반도체레이저장치용 칩(1)의 표면에 형성된 전극(5)과 접촉ㆍ고정되어 일체로 되어 있다. 땜납층(4)은 프리폼(Preform)으로 불려지는 칩형태의 것을 이용하는 경우와, 진공 증착법이나 스퍼터링(Sputtering)법 등에 의해 퇴적된 박막을 이용하는 경우가 있다. 또, 멀티빔 반도체레이저장치에서는 복수의 빔을 독립하여 구동시키기 위해, 소위 정션업(Junction Up)방식을 채용하고 있다. 이 때문에 제1도에 도시한 바와 같이, 멀티빔 반도체레이저장치용 칩(1)의 윗면에 형성된 전극(7)에 고정시킨 금속세선(8)을 통해 전류를 공급하고 있다.
그런데, 멀티빔 반도체레이저장치용 칩(1)에 형성되는 발광부(9)는 두께가 70㎛~100㎛인 기판에 소위 LPE(Liquid Phase Epitaxy)법으로 결정을 퇴적시킨 후, 빔을 분리하기 쉽게 하기 위해 발광부(9)로부터 멀티빔 반도체레이저장치용 칩(1)의 윗면까지의 거리를 5㎛~10㎛로 작게 하는데 반해, 전기적 절연성 서브마운트(2)까지의 거리는 70㎛~100㎛로 크게 하고 있다.
이에 대해, 열의 발산을 양호하게 하는 수단으로서, 소위 정션다운(Junction Down)방식이 알려져 있는 바, 이 예에서는 제2a, b도에 도시한 바와 같이 발광부(9)를 전기적 절연성 서브마운트(2)에 가깝게 배치함과 더불어 제1도의 예와 마찬가지로 독립하여 구동시키기 위해 역시 분리홈(10)을 설치하고 있다. 또한, 제2b도에서 알 수 있는 바와 같이 전기적 절연성 서브마운트(2)에 대칭적인 형태로 패터닝한 전극(11)에 땜납층(12)을 겹쳐서 형성하여 멀티빔 반도체레이저장치용 칩(1 ; 제2b도 참조)의 마운트로 준비되어 있는데, 이에 대한 금속세선의 접합성이 좋지 않기 때문에 땜납층(12)의 존재는 바람직하지 않다.
따라서, 땜납층(12)을 전기적 절연성 서브마운트(2)에 형성하려면 전극금속, 예컨대 Au와 땜납층(12)이 반드시 섞여져야만 하므로, 선택적으로 제거하는 방법을 채용하지 않으면 안된다.
정션업방식에 의해 멀티빔 반도체레이저장치용 칩(1)을 전기적 절연성 서브마운트(2)에 마운트한 경우에는 발광점으로부터의 거리가 큰 것에 기인하여 각 발광점에서 발생하는 열반산효과가 적게 되므로 멀티빔 반도체레이저장치용칩(1)의 온도가 상승하여 신뢰성이 저하됨과 더불어, 각 발광점간의 열간섭도 크게 되어 각각 독립하여 구동되는 것에 지장을 초래하는 등의 문제점이 있다.
이에 대해, 정션다운방식에서는 전극금속, 예컨대 Au와 땜납층이 섞여지게 되어 선택적으로 제거해야만 하는데, 현재의 기술수준으로는 매우 어렵다. 또, 금속마스크를 사용한 진공증착법에 의해 땜납층을 형성하는 방법을 고려할 수 있지만, 정밀한 패터닝이 곤란하기 때문에 그 위의 멀티빔 반도체레이저의 발광점 간격이 100㎛ 이하로 되면 전기적 분리가 어렵게 된다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 열발산이 양호하고 또 각 발광점간의 열간섭이 작게 되어 어떠한 발광점 간격에서도 용이하게 동작될 수 있는 반도체발광장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 히트싱크에 고정부착되는 전기적 절연성 서브마운트와, 이 서브마운트에 겹쳐져 고정부착되는 반도체발광장치용 칩, 이 반도체발광장치용 칩의 표면으로부터 내부를 향해 형성되는 분리홈, 상기 반도체발광장치용 칩의 표면에 선택적으로 형성되는 오믹콘택트(Ohmic Contact)의 전극 및 땜납층, 상기 서브마운트의 반도체발광장치용 칩의 고정부착면에 선택적으로 형성되는 전극배선용 금속층, 상기 오믹콘택트의 전극과 땜납층 사이에 설치되면서 땜납층의 융점 이상의 융점을 갖는 1종류 이상의 고융점금속층을 구비하고 있는 것을 특징으로 한다.
또한, 본 발명은 상기 고융점금속을 몰리브덴층으로 구성하는 점과, 상기 몰리브덴층과 오믹콘택트의 전극간에 1층 이상의 티타늄층을 설치한 점에 그 특징이 있다.
[작용]
상기와 같이 구성된 본 발명에 따른 반도체발광장치는 반도체발광장치용 칩을 전기적 절연성 서브마운트에 고정ㆍ부착시키기 위해 땜납층의 융점 이상으로 온도를 올릴 때에, 제1의 고융점금속인 몰리브덴층에 의해 오믹콘택트전극용 금속층과 땜납층이 섞여지는 것이 방지되므로 오믹콘택트 전극저항의 상승이 일어나지 않고, 그 위의 땜납층과 서브마운트면에 선택적으로 형성한 전극용 배선금속층과의 접촉불량도 발생하지 않도록 하는 점을 기초로 완성되어 신뢰성이 높은 반도체발광장치를 얻을 수 있게 된다.
또한, 오믹콘택트 전극용 금속층과 제1의 고융점금속층 사이에 설치된 제2의 고융점금속층의 작용효과에 대해 설명하면, 오믹콘택트전극용 금속층과 제1의 고융점금속층을 반도체발광장치용 칩에 선택적으로 형성할 때에는 각각 전용의 등방성 에칭액이 필요하게 된다. 그러나, 오믹콘택트전극용 금속층과 제1의 고융점금속층의 계면(界面)이 예컨대 증착공정시에 조금이라도 섞이게 되면, 전용의 에칭액으로도 처리할 수 없게 된다. 그런데, 제1의 고융점금속층보다 융점이 낮은 제2의 고융점금속층을 설치함으로써 오믹콘택트 전극용 금속층과 제1의 고융점금속층의 계면이 섞이지 않게 되어, 전용의 등방성 에칭액의 사용이 가능하게 된다. 더욱이, 제1의 고융점금속층보다 융점이 낮은 제2의 고융점금속은 오믹콘택트전극용 금속층과의 섞임을 최대한 억제할 수가 있다.
고융점금속으로서 몰리브덴 또는 티타늄을 선정한 것은 반도체기판으로 이용되는 예컨대 GaAs와 열팽창 계수가 비슷하고, 또한 백금이나 텅스텐보다 등방성 에칭에 의한 패터닝이 쉬운 이점이 있기 때문이다.
[실시예]
이하, 제3도 내지 제7도를 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
제3도와 제4도에 도시한 2빔 반도체레이저용 반도체칩(20)에 납작한 형태로 형성되는 발광부(21)간에는 전기적인 분리를 행하는 분리홈(22)이 공지의 이방성 에칭 예컨대 반응성 건식 에칭법에 의해 형성되고, 전기적 절연성 서브마운트(23)를 매개하여 히트싱크(24)에 고정ㆍ부착된다. 그런데, 실리콘으로 이루어진 고저항의 전기적 절연성 서브마운트(23)에 소위 정션다운방식에 의해 2빔 반도체레이저장치용 반도체칩(20)을 부착시킬 때에는 Ge을 12% 정도 함유하면서 증착법 등으로 약 2㎛ 퇴적된 Au-Ge땜납층을 이용하는 것이 적당하다. 또한, 2빔 반도체레이저장치용 반도체칩(20)의 오믹콘택트전극으로서 기능하면서 두께가 0.5㎛ 정도인 Au-Zn합금층(26)을 Au-Ge땜납층(25)에 인접하게 형성한다. 이 Au-Ge땜납층(25) 및 Au-Zn합금층(26)의 분리홈(22)에 대응하는 부분은 포토리소그래피(Photo Lithograpy) 기술에 의한 패터닝공정으로 제거된다.
2빔 반도체레이저장치용 반도체칩(20)은 예컨대 GaAs로 이루어진 p형 반도체기판으로 구성되고, 전기적 절연성 서브마운트(23)에 고정부착되는 표면은 n형 반도체로 변환되므로, Au-Ge땜납층(25)이 오믹콘택트전극층을 겸하는 것도 가능하다. 또, 적층체의 상단에는 두께가 약 1㎛인 Au-Ge합금으로 이루어진 공통전극(27)을 설치하여 2빔 반도체레이저장치용 반도체칩(20)의 오믹콘택트전극을 형성함과 더불어 2빔의 공통전극으로서 기능시킨다. 또한, 전기적 절연성 서브마운트(23)의 이면(裏面)을 덮는 것은 히트싱크(24)와의 고정부착용으로 설치되고 두께가 3㎛ 정도인 Au-Ge합금의 땜납층(29)이다.
다음, 본 발명에서 가장 중요한 구성요소인 제1의 고융점금속층(28)에 대해 설명한다. 즉, 오믹콘택트전극으로서 기능하는 Au-Zn합금층과 Au-Ge땜납층(25)이 섞이는 것을 방지하는 두께가 거의 0.2㎛인 Mo층(28)을 증착법 등으로 퇴적시켜 형성한다.
그리고, Au-Ge땜납층(25), Au-Zn합금층(26) 및 제1의 고융점금속층(28)은 모두 일반적인 저항가열 증착법이나 E-건(Electron Gun)증착법 등에 의해 2빔 반도체레이저장치용 반도체칩(20) 표면에 퇴적시킨 후, 통상의 레지스트(Resist)를 마스크로 하여 Au-Ge땜납층(25)과 Au-Zn합금층(26)을 시안(Cyane)을 포함하는 Au의 에칭액을 사용하여 패터닝한다. 제1의 고융점금속층(28) 및 Au-Zn합금층(26)은 증착시 섞이게 되면 에칭이 곤란하게 되므로, 증착공정에서는 최대한 온도상승을 억제할 필요가 있다.
여기서, 2빔 반도체레이저장치용 반도체칩(20)의 구조를 제5도의 사시도에 의해 간단히 설명하면, n형 GaAs기판(30)의 한면에는 p형 GaAs로 이루어진 전류블럭층(31)과, n형 GaAlAs클럭드층(32), p형 GaAlAs활성층(33), p형 GaAs오믹층(35) 및 전극(26)을 차례로 LPE법으로 적층시켜 구성한다.
한편, Au-Ge땜납층(25)에 의해 2빔 반도체레이저장치용 반도체칩(20)에 고정부착되는 전기적 절연성 서브마운트(23)의 표면에는 선택적으로 전극배선용 금속층(36)이 형성되어 있고, Au-Ge땜납층(25)과 일체로 된다.
제4도에는 제3도에서의 제1고융점금속층(28)에 두께가 0.1㎛ 정도인 Ti층(37), 즉 제2의 고융점금속층을 추가시킨 다른 실시예를 도시하였다. 상기 Ti금속층(37)도 E-건증착법으로 퇴적시킨 후 레지스트를 마스크로 하여 불산계의 등방성 에칭액으로 패터닝하여 형성하지만, Ti는 Mo보다 융점이 낮기 때문에 증착중의 온도상승이 극단적으로 억제된다. 그 결과, 증착공정중에 Au-Zn합금층(26)과 Ti층(37)이 섞이지 않게 되므로, 전용의 등방성 에칭액을 사용할 수 있어 패턴의 정밀도가 향상된다. 즉, 종래기술에 의해 얻어진 패턴정밀도는 5㎛의 패턴에 대해 2㎛~3㎛였지만, 제1 및 제2실시예에서는 ±1㎛ 이하의 값으로 향상될 수가 있다.
따라서, 전기적 절연성 서브마운트(23)와 2빔 반도체레이저장치용 반도체칩(20)의 박리현상(剝離現像)이 없어지는 외에, 접촉이 되지 않는 등의 전기저항의 악화를 방지할 수 있고, 나아가서는 신뢰성이 향상된다고 하는 효과를 얻을 수 있다. 또한, 오믹콘택트전극인 Au-Zn합금층(26)과 땜납층(25)을 공통화한 2빔 반도체레이저장치용 반도체칩(20)을 고려할 수 있는데, 본 실시예에 따르면 그것과 동일한 효과를 얻을 수 있다.
그런데, 전기적 절연성 서브마운트(23)를 매개하여 히트싱크(24)에 부착시킨 2빔 반도체레이저장치용 반도체칩(20)은 제6도에서 알 수 있는 바와 같이 스템(47 ; stem)에 마운트시켜 다른 전자기기와 접속가능하게 된다. 이 때문에, 금속제의 지지부(38)에 복수개의 리드(39)를 유리층(43 ; 제7도 참조)을 이용하여 하메틱-실(Harmetic Seal)해두고, 전기적 절연성 서브마운트(23)를 매개하여 히트싱크(24)에 부착시킨 2빔 반도체레이저장치용 반도체칩(20)은 지지부(38)에 마운트된다. 또, 이것을 덮으면서 중앙에 구멍이 뚫린 차폐체(40)를 설치하여 외부용기로써 기능시킨다.
제7도에는 제3도 및 제4도에 도시한 2빔 반도체레이저장치용 반도체칩(20)의 평면도가 도시되어 있고, 제6도에서의 전기적 절연성 서브마운트(23)에 형성된 전극(41)으로부터 리드(39)로의 Au세선(42)에 의한 접속상태 및 2빔 반도체레이저장치용 반도체칩(20)으로부터 히트싱크(24)로의 Au세선(42)에 의한 접속상태를 확대하여 도시한 도면이다.
한편, 스템(47)을 관통하여 설치되는 리드(39)의 사이에는 하메틱-실용 유리층(43)이 도시되어 있다.
도면에서 알 수 있는 바와 같이 히트싱크(24)의 노출면에 패터닝된 전극(41)에는 Au세선(42)이 본딩(Bonding)법에 의해 열압착 또는 초음파 압착되어 있다. 이와 같은 접속상태로 되어 있으면, 발광부(41) 각각에 전류가 인가되게 된다. 또한, 2빔 반도체레이저장치용 반도체칩(20)과 히트싱크(24)를 다른 Au세선(44)으로 접속함으로써 각 발광부의 공통전극으로 한다.
이와 같이, 본 발명에서는 2빔의 발광부 간격을 최소 30㎛로 할 수가 있어, 한쪽으로부터 광출력(10mW)을 취출하면서 다른 쪽으로부터 광출력(10mW)이 얻어질 수 있도록 전류를 인가하였다. 열의 영향에 의해 먼저 발광하고 있던 광출력이 저하되는 비율을 나타내는 열적 크로스토크(crosstalk)량이 5% 이하(발광부 사이의 간격 30㎛)로 되었다. 이 값은 종래의 소위 정션업형에 비해 1/2 이하의 수치이다.
이상에서, 본 실시예를 반도체레이저장치로서 설명하였지만, 그 외의 어떠한 발광장치에도 적용할 수 있음과 더불어 발광부가 2개 이상인 장치에도 이용할 수 있고, 또 반도체레이저장치 이외의 어떤 발광장치에도 응용할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따른 반도체발광장치는 어떤 극성의 반도체발광장치용 칩을 이용하여도 높은 신뢰성을 쉽게 얻을 수 있고, 멀티빔 반도체레이저장치에서도 마찬가지로 형성할 수가 있다.

Claims (3)

  1. 히트싱크(24)에 고정부착되는 전기적 절연성 서브마운트(23)와, 이 서브마운트(23)에 겹쳐져 고정부착되는 반도체발광장치용 칩(20), 이 반도체발광장치용 칩(20) 표면으로부터 내부를 향해 형성되는 분리홈(22), 상기 반도체발광장치용 칩(20) 표면에 선택적으로 형성되는 오믹콘택트전극(26) 및 땜납층(25), 상기 서브마운트(23)의 반도체발광장치용 칩(20)의 고정부착면에 선택적으로 형성되는 전극배선용 금속층(36) 및, 상기 오믹콘택트전극(26)과 땜납층(25) 사이에 설치되면서 땜납층(25)의 융점 이상의 융점을 갖는 1종류 이상의 고융점금속층(28)을 구비하여 구성된 것을 특징으로 하는 반도체발광장치.
  2. 제1항에 있어서, 상기 고융점금속층(28)이 몰리브덴층으로 구성된 것을 특징으로 하는 반도체발광장치.
  3. 제2항에 있어서, 상기 몰리브덴층과 오믹콘택트전극 사이에 1층 이상의 티타늄층(37)이 설치된 것을 특징으로 하는 반도체발광장치.
KR1019910007949A 1990-05-18 1991-05-16 반도체발광장치 KR940003436B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP02-128361 1990-05-18
JP12836190 1990-05-18
JP2-128361 1990-05-18
JP2-294063 1990-10-31
JP2294063A JP2622029B2 (ja) 1990-05-18 1990-10-31 半導体発光装置
JP02-294063 1990-10-31

Publications (2)

Publication Number Publication Date
KR910020955A KR910020955A (ko) 1991-12-20
KR940003436B1 true KR940003436B1 (ko) 1994-04-22

Family

ID=14982921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007949A KR940003436B1 (ko) 1990-05-18 1991-05-16 반도체발광장치

Country Status (2)

Country Link
JP (1) JP2622029B2 (ko)
KR (1) KR940003436B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051078A (ja) * 1996-08-06 1998-02-20 Furukawa Electric Co Ltd:The 半導体レーザアレイ及びその製造方法
JP3274647B2 (ja) * 1998-05-15 2002-04-15 日本電気株式会社 光半導体素子の実装構造
JP2001168442A (ja) * 1999-12-07 2001-06-22 Sony Corp 半導体レーザ素子の製造方法、配設基板および支持基板
CN105304511B (zh) * 2015-09-18 2017-10-31 西安派瑞功率半导体变流技术股份有限公司 一种新型大直径半导体芯片与钼片键合式欧姆接触加工方法
JP6877271B2 (ja) * 2017-07-05 2021-05-26 三菱電機株式会社 光モジュールの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633833B2 (ja) * 1986-07-14 1997-07-23 株式会社日立製作所 半導体レーザ
JPH01115187A (ja) * 1987-10-28 1989-05-08 Sharp Corp 半導体レーザ装置

Also Published As

Publication number Publication date
JP2622029B2 (ja) 1997-06-18
JPH0472688A (ja) 1992-03-06
KR910020955A (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
US4916710A (en) Multi-point emission type semiconductor laser device therefor
US4122479A (en) Optoelectronic device having control circuit for light emitting element and circuit for light receiving element integrated in a semiconductor body
CN1534841B (zh) 半导体激光器元件及其制造方法
US5287001A (en) Cooling structures and package modules for semiconductors
US4347655A (en) Mounting arrangement for semiconductor optoelectronic devices
KR20010013085A (ko) 발광 소자의 제조 방법
GB2151079A (en) Semiconductor device structures
US4240098A (en) Semiconductor optoelectronic device package
US4136351A (en) Photo-coupled semiconductor device
KR940003436B1 (ko) 반도체발광장치
US5472886A (en) Structure of and method for manufacturing an LED
JPS5996789A (ja) 光半導体装置
US5285463A (en) Semiconductor device
EP0457344A2 (en) Semiconductor light-emitting device
US4380862A (en) Method for supplying a low resistivity electrical contact to a semiconductor laser device
JPH06163981A (ja) 半導体装置
US5460318A (en) Diebonding geometry for packaging optoelectronics
JP3186937B2 (ja) 半導体発光素子
JP2838473B2 (ja) 半導体発光装置
JPS61234588A (ja) 光半導体素子用サブマウント
JPS5858785A (ja) 半導体レ−ザ−装置
KR0179018B1 (ko) 접합다운 리지드 웨이브 가이드 레이저 다이오드의 제조방법
JPH1168253A (ja) 光半導体装置
JPH09205248A (ja) 半導体レーザ
JPS59114884A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 18

EXPY Expiration of term