JPH06163981A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06163981A JPH06163981A JP33816292A JP33816292A JPH06163981A JP H06163981 A JPH06163981 A JP H06163981A JP 33816292 A JP33816292 A JP 33816292A JP 33816292 A JP33816292 A JP 33816292A JP H06163981 A JPH06163981 A JP H06163981A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- light emitting
- emitting diode
- clad layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 絶縁膜形成をスパタリング法を用いて行なう
ことなく、さらに絶縁膜の窓あけをフォトエッチング法
を用いて行なうことなく、ろう材によりＤＨ接合部が電
気的に短絡するのを防止することにより、放熱効率の良
い、生産性の高い、発光半導体装置を提供する 【構成】 ｎ型クラッド層２とｐ型クラッド層３と、こ
れらのクラッド層２、３間に配置したｐ型活性層１と、
ｐ型クラッド層３に取り付けた下部電極５と、リ−ドフ
レ−ム７と、この下部電極５とこのリ−ドフレ−ム７と
を接合するろう材６とから構成された発光ダイオ−ド装
置において、少なくとも前記ｎ型クラッド層２の側面の
表面に、ｐ型拡散層８を形成した。
ことなく、さらに絶縁膜の窓あけをフォトエッチング法
を用いて行なうことなく、ろう材によりＤＨ接合部が電
気的に短絡するのを防止することにより、放熱効率の良
い、生産性の高い、発光半導体装置を提供する 【構成】 ｎ型クラッド層２とｐ型クラッド層３と、こ
れらのクラッド層２、３間に配置したｐ型活性層１と、
ｐ型クラッド層３に取り付けた下部電極５と、リ−ドフ
レ−ム７と、この下部電極５とこのリ−ドフレ−ム７と
を接合するろう材６とから構成された発光ダイオ−ド装
置において、少なくとも前記ｎ型クラッド層２の側面の
表面に、ｐ型拡散層８を形成した。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係わり、
特に、半導体レ−ザ装置、発光ダイオ−ド装置などの光
半導体装置に関するものである。
特に、半導体レ−ザ装置、発光ダイオ−ド装置などの光
半導体装置に関するものである。
【０００２】
【従来の技術】以下、添付図面を参照して、従来の技術
を説明する。図３は、従来の発光ダイオ−ド装置の一例
を示す側断面図である。図４は、従来の発光ダイオ−ド
装置の製造方法の一例を説明するための製造工程図であ
る。図３及び図４において、１は、ｐ型活性層を、２
は、ｎ型クラッド層を、３は、ｐ型クラッド層を、それ
ぞれ示す。４は、上部電極を、５は、下部電極をそれぞ
れ示す。９は、絶縁膜を示す。７は、リ−ドフレ−ムを
示す。６は、ろう材を示す。１０は、ハ−フダイス溝を
示す。１１は、電極窓を示す。
を説明する。図３は、従来の発光ダイオ−ド装置の一例
を示す側断面図である。図４は、従来の発光ダイオ−ド
装置の製造方法の一例を説明するための製造工程図であ
る。図３及び図４において、１は、ｐ型活性層を、２
は、ｎ型クラッド層を、３は、ｐ型クラッド層を、それ
ぞれ示す。４は、上部電極を、５は、下部電極をそれぞ
れ示す。９は、絶縁膜を示す。７は、リ−ドフレ−ムを
示す。６は、ろう材を示す。１０は、ハ−フダイス溝を
示す。１１は、電極窓を示す。
【０００３】まず、従来の発光ダイオ−ド装置の製造方
法を、図４の製造工程図に従って説明する。図４（Ａ）
には、ＤＨ接合ウェハを示す。図示されていないＧａＡ
ｓ基板上に、最初にＧａＡｌＡｓから構成されたｎ型ク
ラッド層２を１４０μｍ厚に、次にＧａＡｓから構成さ
れたｐ型活性層１を１μｍ厚に、さらにＧａＡｌＡｓか
ら構成されたｐ型クラッド層３を１０μｍ厚に、それぞ
れエピタキシャル成長させる。その後、ＧａＡｓ基板を
除去して、ＤＨ接合ウェハを作製する。
法を、図４の製造工程図に従って説明する。図４（Ａ）
には、ＤＨ接合ウェハを示す。図示されていないＧａＡ
ｓ基板上に、最初にＧａＡｌＡｓから構成されたｎ型ク
ラッド層２を１４０μｍ厚に、次にＧａＡｓから構成さ
れたｐ型活性層１を１μｍ厚に、さらにＧａＡｌＡｓか
ら構成されたｐ型クラッド層３を１０μｍ厚に、それぞ
れエピタキシャル成長させる。その後、ＧａＡｓ基板を
除去して、ＤＨ接合ウェハを作製する。
【０００４】図４（Ｂ）には、上述のＤＨ接合ウェハに
ハ−フダイシングする工程を示す。発光ダイオ−ド素子
の形状が、縦４００μｍ，横４００μｍになるように、
深さ１００μｍのハ−フダイス溝１０が、ダイサ−によ
ってＤＨ接合ウェハに入れられる。
ハ−フダイシングする工程を示す。発光ダイオ−ド素子
の形状が、縦４００μｍ，横４００μｍになるように、
深さ１００μｍのハ−フダイス溝１０が、ダイサ−によ
ってＤＨ接合ウェハに入れられる。
【０００５】図４（Ｃ）には、工程（Ｂ）で得られたＤ
Ｈ接合ウェハに、絶縁膜９を形成する工程を示す。ハ−
フダイス溝１０をもつＤＨ接合ウェハの上側面全表面
に、１μｍ厚のＳｉＯ2 膜が、絶縁膜９としてスパタリ
ング法により形成される。図４（Ｂ）に示されたハ−フ
ダイシング工程において、ｐ型クラッド層３とｐ型活性
層１及びｎ型クラッド層２とからなるＤＨ接合部が露出
されるが、発光ダイオ−ド素子をリ−ドフレ−ム７にＡ
ｇペ−ストからなるろう材６によりボンディングする
際、発光ダイオ−ド素子の側面にろう材６が這い上が
り、ろう材６によりＤＨ接合部が電気的に短絡されるの
を、この絶縁膜９により防止するためである。
Ｈ接合ウェハに、絶縁膜９を形成する工程を示す。ハ−
フダイス溝１０をもつＤＨ接合ウェハの上側面全表面
に、１μｍ厚のＳｉＯ2 膜が、絶縁膜９としてスパタリ
ング法により形成される。図４（Ｂ）に示されたハ−フ
ダイシング工程において、ｐ型クラッド層３とｐ型活性
層１及びｎ型クラッド層２とからなるＤＨ接合部が露出
されるが、発光ダイオ−ド素子をリ−ドフレ−ム７にＡ
ｇペ−ストからなるろう材６によりボンディングする
際、発光ダイオ−ド素子の側面にろう材６が這い上が
り、ろう材６によりＤＨ接合部が電気的に短絡されるの
を、この絶縁膜９により防止するためである。
【０００６】図４（Ｄ）には、絶縁膜９の窓開け工程を
示す。ハ−フダイス溝１０をもつＤＨ接合ウェハの上側
面全表面に形成されたＳｉＯ2 膜の一部をフォトエッチ
ング法により除去してｐ型クラッド層３の一部を露出さ
せる。
示す。ハ−フダイス溝１０をもつＤＨ接合ウェハの上側
面全表面に形成されたＳｉＯ2 膜の一部をフォトエッチ
ング法により除去してｐ型クラッド層３の一部を露出さ
せる。
【０００７】図４（Ｅ）には、電極形成工程を示す。露
出しているｐ型クラッド層３の一部とＤＨ接合ウェハの
下面のｎ型クラッド層２の一部に、２μｍ厚のＡｕ系合
金膜を蒸着法により形成する。ｐ型クラッド層３上のＡ
ｕ系合金膜は、下部電極５になり、ｎ型クラッド層２上
のＡｕ系合金膜は、上部電極４になる。
出しているｐ型クラッド層３の一部とＤＨ接合ウェハの
下面のｎ型クラッド層２の一部に、２μｍ厚のＡｕ系合
金膜を蒸着法により形成する。ｐ型クラッド層３上のＡ
ｕ系合金膜は、下部電極５になり、ｎ型クラッド層２上
のＡｕ系合金膜は、上部電極４になる。
【０００８】図４（Ｆ）には、フルダイシング工程を示
す。上述のように加工されたＤＨ接合ウェハは、この工
程で、フルダイシングされ、各発光ダイオ−ド素子に分
離される。最後に、各発光ダイオ−ド素子は、図３に示
すようにリ−ドフレ−ム７にＡｇペ−ストからなるろう
材６でボンディングされて、発光ダイオ−ド装置が出来
上がる。
す。上述のように加工されたＤＨ接合ウェハは、この工
程で、フルダイシングされ、各発光ダイオ−ド素子に分
離される。最後に、各発光ダイオ−ド素子は、図３に示
すようにリ−ドフレ−ム７にＡｇペ−ストからなるろう
材６でボンディングされて、発光ダイオ−ド装置が出来
上がる。
【０００９】次に、発光ダイオ−ド装置の各部の機能を
説明する。ｐ型クラッド層３と活性層１及びｎ型クラッ
ド層２とからなるＤＨ接合部は、ＬＥＤ発光部になる。
すなわち、ｐ型クラッド層３に接続された上部電極４
と、ｎ型クラッド層２に接続された下部電極５との間に
電圧を印加するとＤＨ接合部はＬＥＤ発光する。ＬＥＤ
発光は、ＤＨ接合面に垂直方向に進み、上部電極４側よ
り発光ダイオ−ド装置の外部へ放射される。下部電極５
は、ろう材６を通してリ−ドフレ−ム７に電気的に接続
されている。又、ろう材６は、発光ダイオ−ド素子をリ
−ドフレ−ム７に機械的に固定する機能を持つ。さら
に、ろう材６はＬＥＤ発光によりＤＨ接合部に発生した
熱をリ−ドフレ−ム７に放散させる機能も持つ。このた
め、ボンディングに使用されるろう材６は相当量必要で
あり、その結果ボンディングにより、図３に示すように
ろう材６は発光ダイオ−ド素子の側面に這い上がり、Ｄ
Ｈ接合部にまで達する。絶縁膜９は、ろう材６によって
ＤＨ接合部が電気的に短絡するのを防止する。
説明する。ｐ型クラッド層３と活性層１及びｎ型クラッ
ド層２とからなるＤＨ接合部は、ＬＥＤ発光部になる。
すなわち、ｐ型クラッド層３に接続された上部電極４
と、ｎ型クラッド層２に接続された下部電極５との間に
電圧を印加するとＤＨ接合部はＬＥＤ発光する。ＬＥＤ
発光は、ＤＨ接合面に垂直方向に進み、上部電極４側よ
り発光ダイオ−ド装置の外部へ放射される。下部電極５
は、ろう材６を通してリ−ドフレ−ム７に電気的に接続
されている。又、ろう材６は、発光ダイオ−ド素子をリ
−ドフレ−ム７に機械的に固定する機能を持つ。さら
に、ろう材６はＬＥＤ発光によりＤＨ接合部に発生した
熱をリ−ドフレ−ム７に放散させる機能も持つ。このた
め、ボンディングに使用されるろう材６は相当量必要で
あり、その結果ボンディングにより、図３に示すように
ろう材６は発光ダイオ−ド素子の側面に這い上がり、Ｄ
Ｈ接合部にまで達する。絶縁膜９は、ろう材６によって
ＤＨ接合部が電気的に短絡するのを防止する。
【００１０】
【発明が解決しようとする課題】ところで、上述の従来
の半導体装置において、ろう材を用いて半導体素子をリ
−ドフレ−ムにボンディングする際に、ろう材が半導体
素子の側面に這い上がり、ＤＨ接合部を電気的に短絡す
る。このため、ＤＨ接合部を電気的に短絡するのを防止
するために、半導体素子の側面に絶縁膜を形成する。し
かしながら、この絶縁膜の形成には、複雑な工程を必要
とする。すなわち、図４の（Ｃ）に示す、絶縁膜形成を
スパタリング法を用いて行い、さらに図４の（Ｄ）に示
す、絶縁膜の窓あけをフォトエッチング法を用いて行う
必要がある。
の半導体装置において、ろう材を用いて半導体素子をリ
−ドフレ−ムにボンディングする際に、ろう材が半導体
素子の側面に這い上がり、ＤＨ接合部を電気的に短絡す
る。このため、ＤＨ接合部を電気的に短絡するのを防止
するために、半導体素子の側面に絶縁膜を形成する。し
かしながら、この絶縁膜の形成には、複雑な工程を必要
とする。すなわち、図４の（Ｃ）に示す、絶縁膜形成を
スパタリング法を用いて行い、さらに図４の（Ｄ）に示
す、絶縁膜の窓あけをフォトエッチング法を用いて行う
必要がある。
【００１１】そこで、本発明は、絶縁膜形成をスパタリ
ング法を用いて行なうことなく、さらに絶縁膜の窓あけ
をフォトエッチング法を用いて行なうことなく、ろう材
によりＤＨ接合部が電気的に短絡するのを防止すること
により、放熱効率の良い、生産性の高い、半導体装置を
提供する事を目的とするものである。
ング法を用いて行なうことなく、さらに絶縁膜の窓あけ
をフォトエッチング法を用いて行なうことなく、ろう材
によりＤＨ接合部が電気的に短絡するのを防止すること
により、放熱効率の良い、生産性の高い、半導体装置を
提供する事を目的とするものである。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
第一のクラッド層と、この第一のクラッド層とは異なる
伝導型を有する第２のクラッド層と、これらのクラッド
層間に配置した活性層と、第２のクラッド層に取り付け
た電極と、リ−ドフレ−ムと、この電極とこのリ−ドフ
レ−ムとを接合するろう材とから構成された半導体装置
において、少なくとも前記第１のクラッド層の側面の表
面に、前記第２のクラッド層と同じ伝導型の拡散層を形
成したことにより、上述の目的を達成するものである。
第一のクラッド層と、この第一のクラッド層とは異なる
伝導型を有する第２のクラッド層と、これらのクラッド
層間に配置した活性層と、第２のクラッド層に取り付け
た電極と、リ−ドフレ−ムと、この電極とこのリ−ドフ
レ−ムとを接合するろう材とから構成された半導体装置
において、少なくとも前記第１のクラッド層の側面の表
面に、前記第２のクラッド層と同じ伝導型の拡散層を形
成したことにより、上述の目的を達成するものである。
【００１３】
【実施例】以下、添付図面を参照して本発明の一実施例
を説明する。図１は、本発明の半導体装置の一実施例で
ある発光ダイオ−ド装置を示す側断面図である。図２
は、本発明の半導体装置の一実施例である発光ダイオ−
ド装置の製造方法を説明するための製造工程図である。
符号は、前述の従来例の場合と共通のものは、同一符号
を付けてその説明を省略する。図１及び図２において、
８はｐ型拡散層を示す。まず、本発明の半導体装置の製
造方法の一実施例である発光ダイオ−ド装置の製造方法
を、図２の製造工程図に従って説明する。
を説明する。図１は、本発明の半導体装置の一実施例で
ある発光ダイオ−ド装置を示す側断面図である。図２
は、本発明の半導体装置の一実施例である発光ダイオ−
ド装置の製造方法を説明するための製造工程図である。
符号は、前述の従来例の場合と共通のものは、同一符号
を付けてその説明を省略する。図１及び図２において、
８はｐ型拡散層を示す。まず、本発明の半導体装置の製
造方法の一実施例である発光ダイオ−ド装置の製造方法
を、図２の製造工程図に従って説明する。
【００１４】図２（Ａ）には、ＤＨ接合ウェハを示す。
図示されていないＧａＡｓ基板上に、最初にＧａＡｌＡ
ｓから構成されたｎ型クラッド層２を１４０μｍ厚に、
次にＧａＡｓから構成されたｐ型活性層１を１μｍ厚
に、さらにＧａＡｌＡｓから構成されたｐ型クラッド層
３を１０μｍ厚に、それぞれエピタキシャル成長させ
る。その後、ＧａＡｓ基板を除去して、ＤＨ接合ウェハ
を作製する。図２（Ｂ）には、上述のＤＨ接合ウェハに
ハ−フダイシングする工程を示す。発光ダイオ−ド素子
の形状が、縦４００μｍ，横４００μｍになるように、
深さ１００μｍのハ−フダイス溝１０が、ダイサ−によ
ってＤＨ接合ウェハに入れられる。
図示されていないＧａＡｓ基板上に、最初にＧａＡｌＡ
ｓから構成されたｎ型クラッド層２を１４０μｍ厚に、
次にＧａＡｓから構成されたｐ型活性層１を１μｍ厚
に、さらにＧａＡｌＡｓから構成されたｐ型クラッド層
３を１０μｍ厚に、それぞれエピタキシャル成長させ
る。その後、ＧａＡｓ基板を除去して、ＤＨ接合ウェハ
を作製する。図２（Ｂ）には、上述のＤＨ接合ウェハに
ハ−フダイシングする工程を示す。発光ダイオ−ド素子
の形状が、縦４００μｍ，横４００μｍになるように、
深さ１００μｍのハ−フダイス溝１０が、ダイサ−によ
ってＤＨ接合ウェハに入れられる。
【００１５】図２（Ｃ）には、工程（Ｂ）で得られたＤ
Ｈ接合ウェハに、ｐ型拡散層８を形成する工程を示す。
ハ−フダイス溝１０をもつＤＨ接合ウェハの上側面全表
面に、１μｍ深さでＺｎをド−プしたｐ型角拡散層８
が、熱拡散法により形成される。図２（Ｂ）に示された
ハ−フダイシング工程において、ｐ型クラッド層３とｐ
型活性層１及びｎ型クラッド層２とからなるＤＨ接合部
が露出されるが、発光ダイオ−ド素子をリ−ドフレ−ム
７にＡｇペ−ストからなるろう材６によりボンディング
する際、発光ダイオ−ド素子の側面にろう材６が這い上
がり、ろう材６によりＤＨ接合部が電気的に短絡される
のを、このｐ型拡散層８により防止するためである。
Ｈ接合ウェハに、ｐ型拡散層８を形成する工程を示す。
ハ−フダイス溝１０をもつＤＨ接合ウェハの上側面全表
面に、１μｍ深さでＺｎをド−プしたｐ型角拡散層８
が、熱拡散法により形成される。図２（Ｂ）に示された
ハ−フダイシング工程において、ｐ型クラッド層３とｐ
型活性層１及びｎ型クラッド層２とからなるＤＨ接合部
が露出されるが、発光ダイオ−ド素子をリ−ドフレ−ム
７にＡｇペ−ストからなるろう材６によりボンディング
する際、発光ダイオ−ド素子の側面にろう材６が這い上
がり、ろう材６によりＤＨ接合部が電気的に短絡される
のを、このｐ型拡散層８により防止するためである。
【００１６】図２（Ｄ）には、電極形成工程を示す。Ｄ
Ｈ接合ウェハの上面のｐ型拡散層８の一部とＤＨ接合ウ
ェハの下面のｎ型クラッド層２の一部に、２μｍ厚のＡ
ｕ系合金膜を蒸着法により形成する。ｐ型拡散層８上の
Ａｕ系合金膜は、下部電極５になり、ｎ型クラッド層２
上のＡｕ系合金膜は、上部電極４になる。図２（Ｅ）に
は、フルダイシング工程を示す。上述のように電極形成
されたＤＨ接合ウェハはこの工程で、発光ダイオ−ド素
子の形状が、縦４００μｍ，横４００μｍになるよう
に、ダイサ−によってフルダイシングされ、各発光ダイ
オ−ド素子に分離される。
Ｈ接合ウェハの上面のｐ型拡散層８の一部とＤＨ接合ウ
ェハの下面のｎ型クラッド層２の一部に、２μｍ厚のＡ
ｕ系合金膜を蒸着法により形成する。ｐ型拡散層８上の
Ａｕ系合金膜は、下部電極５になり、ｎ型クラッド層２
上のＡｕ系合金膜は、上部電極４になる。図２（Ｅ）に
は、フルダイシング工程を示す。上述のように電極形成
されたＤＨ接合ウェハはこの工程で、発光ダイオ−ド素
子の形状が、縦４００μｍ，横４００μｍになるよう
に、ダイサ−によってフルダイシングされ、各発光ダイ
オ−ド素子に分離される。
【００１７】最後に、上述の工程を経て出来上がった発
光ダイオ−ド素子を、図１に示すように、ろう材６を用
いてリ−ドフレ−ム７にボンディングした。この発光ダ
イオ−ド装置の電気的特性を調べた結果、ＤＨ接合部に
おける電気的な短絡はなかった。図５は、本発明の半導
体装置の一実施例である発光ダイオ−ド装置の電流−電
圧特性を示す。すなわち、図５には、ｐ型クラッド層３
とｎ型クラッド層２との間の電流−電圧特性及びｐ型活
性層１とｎ型クラッド層２との間の電流−電圧特性とが
示されている。これによれば、ＤＨ接合部がＬＥＤ発光
するように、ＤＨ接合部に印加される電圧が発光電圧の
近辺では、ｐ型活性層とｎ型クラッド層との間には、電
流が流れるが、上部電極と下部電極との間の短絡電流と
なるｎ型クラッド層とｐ型クラッド層との間の電流は流
れない。又、この発光ダイオ−ド装置の側面を研磨し
て、断面形状を調べた結果、ろう材が発光ダイオ−ド素
子の側面に這い上がり、ＤＨ接合部の位置まで達してい
た。
光ダイオ−ド素子を、図１に示すように、ろう材６を用
いてリ−ドフレ−ム７にボンディングした。この発光ダ
イオ−ド装置の電気的特性を調べた結果、ＤＨ接合部に
おける電気的な短絡はなかった。図５は、本発明の半導
体装置の一実施例である発光ダイオ−ド装置の電流−電
圧特性を示す。すなわち、図５には、ｐ型クラッド層３
とｎ型クラッド層２との間の電流−電圧特性及びｐ型活
性層１とｎ型クラッド層２との間の電流−電圧特性とが
示されている。これによれば、ＤＨ接合部がＬＥＤ発光
するように、ＤＨ接合部に印加される電圧が発光電圧の
近辺では、ｐ型活性層とｎ型クラッド層との間には、電
流が流れるが、上部電極と下部電極との間の短絡電流と
なるｎ型クラッド層とｐ型クラッド層との間の電流は流
れない。又、この発光ダイオ−ド装置の側面を研磨し
て、断面形状を調べた結果、ろう材が発光ダイオ−ド素
子の側面に這い上がり、ＤＨ接合部の位置まで達してい
た。
【００１８】
【発明の効果】以上説明したように本発明の半導体装置
によれば、第一のクラッド層と、この第一のクラッド層
とは異なる伝導型を有する第２のクラッド層と、これら
のクラッド層間に配置した活性層と、第２のクラッド層
に取り付けた電極と、リ−ドフレ−ムと、この電極とこ
のリ−ドフレ−ムとを接合するろう材とから構成された
半導体装置において、少なくとも前記第１のクラッド層
の側面の表面に、前記第２のクラッド層と同じ伝導型の
拡散層を形成したことにより、絶縁膜形成をスパタリン
グ法を用いて行なうことなく、さらに絶縁膜の窓あけを
フォトエッチング法を用いて行なうことなく、ろう材に
よりＤＨ接合部が電気的に短絡するのを防止することに
より、放熱効率の良い、生産性の高い、半導体装置を提
供する事が出来る。
によれば、第一のクラッド層と、この第一のクラッド層
とは異なる伝導型を有する第２のクラッド層と、これら
のクラッド層間に配置した活性層と、第２のクラッド層
に取り付けた電極と、リ−ドフレ−ムと、この電極とこ
のリ−ドフレ−ムとを接合するろう材とから構成された
半導体装置において、少なくとも前記第１のクラッド層
の側面の表面に、前記第２のクラッド層と同じ伝導型の
拡散層を形成したことにより、絶縁膜形成をスパタリン
グ法を用いて行なうことなく、さらに絶縁膜の窓あけを
フォトエッチング法を用いて行なうことなく、ろう材に
よりＤＨ接合部が電気的に短絡するのを防止することに
より、放熱効率の良い、生産性の高い、半導体装置を提
供する事が出来る。
【図１】本発明の半導体装置の一実施例である発光ダイ
オ−ド装置を示す側断面図である。
オ−ド装置を示す側断面図である。
【図２】本発明の半導体装置の一実施例である発光ダイ
オ−ド装置の製造方法を説明するための製造工程図であ
る。
オ−ド装置の製造方法を説明するための製造工程図であ
る。
【図３】従来の発光ダイオ−ド装置の一例を示す側断面
図である。
図である。
【図４】従来の発光ダイオ−ド装置の製造方法の一例を
説明するための製造工程図である。
説明するための製造工程図である。
【図５】本発明の半導体装置の一実施例である発光ダイ
オ−ド装置の電流−電圧特性を示すグラフ図である。
オ−ド装置の電流−電圧特性を示すグラフ図である。
【符号の説明】 １ ｐ型活性層 ２ ｎ型クラッド層 ３ ｐ型クラッド層 ５ 下部電極 ６ ろう材 ７ リ−ドフレ−ム ８ ｐ型拡散層
Claims (1)
- 【請求項１】 第一のクラッド層と、この第一のクラッ
ド層とは異なる伝導型を有する第２のクラッド層と、こ
れらのクラッド層間に配置した活性層と、第２のクラッ
ド層に取り付けた電極と、リ−ドフレ−ムと、この電極
とこのリ−ドフレ−ムとを接合するろう材とから構成さ
れた半導体装置において、少なくとも前記第１のクラッ
ド層の側面の表面に、前記第２のクラッド層と同じ伝導
型の拡散層を形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33816292A JPH06163981A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33816292A JPH06163981A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163981A true JPH06163981A (ja) | 1994-06-10 |
Family
ID=18315503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33816292A Pending JPH06163981A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163981A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216441A (ja) * | 1999-01-26 | 2000-08-04 | Matsushita Electric Works Ltd | 照明装置 |
| JP2006269751A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| US8319227B2 (en) | 2009-02-18 | 2012-11-27 | Lg Innotek Co., Ltd. | Light emitting device |
| CN104303319A (zh) * | 2011-11-25 | 2015-01-21 | Soitec公司 | 用于防止半导体层堆叠、薄衬底cpv电池和太阳能电池组件中电短路的方法 |
| CN108369974A (zh) * | 2015-12-22 | 2018-08-03 | 苹果公司 | 用于减轻非辐射复合的led侧壁处理 |
| JP2020036038A (ja) * | 2015-01-06 | 2020-03-05 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | 非発光性側壁再結合を低減させるｌｅｄ構造 |
-
1992
- 1992-11-25 JP JP33816292A patent/JPH06163981A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216441A (ja) * | 1999-01-26 | 2000-08-04 | Matsushita Electric Works Ltd | 照明装置 |
| JP2006269751A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| US8319227B2 (en) | 2009-02-18 | 2012-11-27 | Lg Innotek Co., Ltd. | Light emitting device |
| CN104303319A (zh) * | 2011-11-25 | 2015-01-21 | Soitec公司 | 用于防止半导体层堆叠、薄衬底cpv电池和太阳能电池组件中电短路的方法 |
| WO2013076543A3 (en) * | 2011-11-25 | 2015-02-26 | Soitec | Method for preventing an electrical shortage in a semiconductor layer stack, thin substrate cpv cell, and solar cell assembly |
| JP2020036038A (ja) * | 2015-01-06 | 2020-03-05 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | 非発光性側壁再結合を低減させるｌｅｄ構造 |
| CN108369974A (zh) * | 2015-12-22 | 2018-08-03 | 苹果公司 | 用于减轻非辐射复合的led侧壁处理 |
| JP2018533847A (ja) * | 2015-12-22 | 2018-11-15 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | 非発光性再結合を低減するためのｌｅｄの側壁処理 |
| US10418519B2 (en) | 2015-12-22 | 2019-09-17 | Apple Inc. | LED sidewall processing to mitigate non-radiative recombination |
| US10923626B2 (en) | 2015-12-22 | 2021-02-16 | Apple Inc. | LED sidewall processing to mitigate non-radiative recombination |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100631521B1 (ko) | 발광 장치 와 그의 제조방법 | |
| JP4632690B2 (ja) | 半導体発光装置とその製造方法 | |
| US8350276B2 (en) | Alternating current light emitting device | |
| WO2003044872A1 (en) | Compound semiconductor light emitting device and its manufacturing method | |
| US5636234A (en) | Semiconductor laser device including heat sink with pn junction | |
| JP5236924B2 (ja) | 半導体発光素子およびその製造方法 | |
| US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
| JPH10242516A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP3752339B2 (ja) | 半導体発光素子 | |
| JPH0750813B2 (ja) | 半導体レーザ素子用サブマウント | |
| JP2004297095A (ja) | 化合物半導体発光素子の製造方法 | |
| JP2728190B2 (ja) | 半導体レーザ素子 | |
| US6025610A (en) | Solid relay and method of producing the same | |
| JPH06177434A (ja) | 青色発光素子及びその製造方法 | |
| JP3916726B2 (ja) | 化合物半導体発光素子 | |
| JP3303154B2 (ja) | 半導体発光素子 | |
| JPH06163981A (ja) | 半導体装置 | |
| JPH10308560A (ja) | 半導体発光素子および発光装置 | |
| JP4201609B2 (ja) | 半導体発光素子および半導体素子 | |
| JPH08125270A (ja) | 積層型半導体レーザ | |
| JP2004343138A (ja) | 化合物半導体発光素子の製造方法 | |
| JP3634538B2 (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
| JP3186937B2 (ja) | 半導体発光素子 | |
| US20230101361A1 (en) | Method for manufacturing diffusion cover, diffusion cover, and semiconductor light-emitting device comprising same | |
| JPH08335717A (ja) | 半導体発光素子 |