JP2020036038A - 非発光性側壁再結合を低減させるｌｅｄ構造 - Google Patents

非発光性側壁再結合を低減させるｌｅｄ構造 Download PDF

Info

Publication number
JP2020036038A
JP2020036038A JP2019202959A JP2019202959A JP2020036038A JP 2020036038 A JP2020036038 A JP 2020036038A JP 2019202959 A JP2019202959 A JP 2019202959A JP 2019202959 A JP2019202959 A JP 2019202959A JP 2020036038 A JP2020036038 A JP 2020036038A
Authority
JP
Japan
Prior art keywords
layer
led
sidewall
diode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019202959A
Other languages
English (en)
Inventor
デイヴィッド ピー ブール
P Bour David
デイヴィッド ピー ブール
ケリー マクグロディー
Mcgroddy Kelly
ケリー マクグロディー
ダニエル アーサー ヘイガー
Arthur Haeger Daniel
ダニエル アーサー ヘイガー
ジェームズ マイケル パーキンス
Michael Perkins James
ジェームズ マイケル パーキンス
アーパン チャクラボルティー
Chakraborty Arpan
アーパン チャクラボルティー
ジャン−ジャック ピー ドロレ
P Drolet Jean-Jacques
ジャン−ジャック ピー ドロレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2020036038A publication Critical patent/JP2020036038A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】非発光性側壁再結合を低減させるＬＥＤ構造を提供する。【解決手段】垂直型ＬＥＤの側壁に不満足な接合、化学的汚染、及び構造上の損傷によって形成される非発光性側壁再結合を低減するためのＬＥＤ構造１５０であって、上部電流拡散層１０４、下部電流拡散層１１２、及び上部電流拡散層１０４と下部電流拡散層１１２との間の活性層１０８に渡るｐｎダイオード側壁１５３に側壁不活性化層を備える、ＬＥＤ構造１５０を開示する。【選択図】図２

Description

本明細書に記載される実施形態は、ＬＥＤに関する。より具体的には、実施形態はマイクロＬＥＤに関する。
（関連出願の相互参照）
本出願は、２０１５年１月６日に出願された米国特許仮出願第６２／１００，３４８号の優先権の利益を主張し、同文献の開示全体は本明細書において参照により援用されている。
発光ダイオード（ＬＥＤ）は、ますます、既存の光源の代替技術と見なされつつある。例えば、ＬＥＤは、標識、信号機、自動車のテールライト、モバイル電子機器のディスプレイ、及びテレビ内に見られる。従来の光源と比較したＬＥＤの様々な利益としては、効率の増大、より長い製品寿命、可変発光スペクトル、及び、様々なフォームファクタに統合可能である点を挙げることができる。
ＬＥＤの１つのタイプは、ダイオードの放出層が有機化合物で形成される、有機発光ダイオード（ＯＬＥＤ）である。ＯＬＥＤの１つの利点は、その有機放出層を可撓性基板上に印刷することができる点である。ＯＬＥＤは薄いフレキシブルディスプレイ内に統合されており、多くの場合、携帯電話及びデジタルカメラなどの、ポータブル電子デバイス用のディスプレイを作製するために使用される。
ＬＥＤの別のタイプは、ダイオードの放出層が、より厚い半導体ベースのクラッド層の間に挟み込まれた１つ以上の半導体ベースの量子井戸層を含む、無機半導体ベースのＬＥＤである。ＯＬＥＤと比較した半導体ベースのＬＥＤの幾つかの利点としては、効率の増大、及びより長い製品寿命を挙げることができる。ルーメン毎ワット（ｌｍ／Ｗ）の単位で表される高い発光効率は、半導体ベースのＬＥＤ照明の主要な利点のうちの１つであり、他の光源と比較して、より低いエネルギー使用量又は電力使用量を可能にする。輝度（明度）は、光源の単位面積当たりの、所定の方向で放出される光の量であり、カンデラ毎平方メートル（ｃｄ／ｍ2）の単位で測定され、また一般に、ニット（ｎｔ）とも称される。輝度は動作電流の増大とともに増大するが、発光効率は電流密度（Ａ／ｃｍ2）に応じて変化するものであり、初期には、電流密度が増大するとともに増大して、最大値に到達し、次いで、「効率ドループ」として既知の現象により、減少する。内部量子効率（ＩＱＥ）として既知の、内部で光子を生成する能力を含む多くの因子が、ＬＥＤデバイスの発光効率に寄与する。内部量子効率は、そのＬＥＤデバイスの品質及び構造の関数である。外部量子効率（ＥＱＥ）は、放出される光子の数を、注入された電子の数で除算したものとして定義される。ＥＱＥは、そのＬＥＤデバイスのＩＱＥ及び光抽出効率の関数である。低い動作電流密度（注入電流密度、又は順方向電流密度とも呼ばれる）では、ＬＥＤデバイスのＩＱＥ及びＥＱＥは、初期には、動作電流密度が増大するとともに増大し、次いで、効率ドループとして既知の現象で、動作電流密度が増大するとともに低下を開始する。低い電流密度では、非発光性再結合と呼ばれる、光の生成を伴わずに電子と正孔とが再結合する、欠陥又は他のプロセスの強い影響により、効率が低い。それらの欠陥が飽和状態になるとともに発光性再結合が優勢となり、効率が増大する。「効率ドループ」つまり効率の漸減は、注入電流密度が、ＬＥＤデバイスにとって特徴的な値を上回る際に開始する。
一実施形態に係る、バルクＬＥＤ基板の側断面図である。 複数の実施形態に係る、ＬＥＤのアレイを作製するための片面処理手順の側断面図である。 複数の実施形態に係る、ＬＥＤのアレイを作製するための片面処理手順の側断面図である。 複数の実施形態に係る、ＬＥＤのアレイを作製するための片面処理手順の側断面図である。 複数の実施形態に係る、ＬＥＤのアレイを作製するための片面処理手順の側断面図である。 複数の実施形態に係る、ＬＥＤのアレイを作製するための片面処理手順の側断面図である。 ＬＥＤの側壁に沿って活性層端を備えるＬＥＤの側断面図である。 一実施形態に係る、活性層に比べて幅が縮小された下部電流拡散層台脚構造を有するＬＥＤの側断面図である。 一実施形態に係る、その場再成長ｐｎ接合側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、その場再成長ｐｎ接合側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、その場再成長ｐｎ接合側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、その場再成長ｐｎ接合側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、その場再成長ｐｎ接合側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、その場再成長ｐｎ接合側壁不活性化層を有するＬＥＤの側断面図である。 一実施形態に係る、蒸気エッチングされた側壁及び再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、蒸気エッチングされた側壁及び再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、蒸気エッチングされた側壁及び再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、蒸気エッチングされた側壁及び再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、蒸気エッチングされた側壁及び再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、蒸気エッチングされた側壁及び再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、蒸気エッチングされた側壁及び再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、蒸気エッチングされた側壁及び再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、再成長側壁不活性化層を有するＬＥＤの側断面図である。 一実施形態に係る、拡散側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散側壁不活性化層を有するＬＥＤの断側面図である。 一実施形態に係る、選択的拡散によってＬＥＤ内にｐｎ接合を形成する方法の側断面図である。 一実施形態に係る、選択的拡散によってＬＥＤ内にｐｎ接合を形成する方法の側断面図である。 一実施形態に係る、選択的拡散によってＬＥＤ内にｐｎ接合を形成する方法の側断面図である。 一実施形態に係る、選択的拡散によってＬＥＤ内にｐｎ接合を形成する方法の側断面図である。 一実施形態に係る、選択的拡散によってＬＥＤ内にｐｎ接合を形成する方法の側断面図である。 一実施形態に係る、選択的に拡散されたｐｎ接合を有するＬＥＤの側断面図である。 一実施形態に係る、拡散横接合を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散横接合を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散横接合を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散横接合を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散横接合を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、拡散横接合を有するＬＥＤの側断面図である。 一実施形態に係る、選択的エリアが成長し、その場成長した側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、選択的エリアが成長し、その場成長した側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、選択的エリアが成長し、その場成長した側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、選択的エリアが成長し、その場成長した側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、選択的エリアが成長し、その場成長した側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、その場成長側壁不活性化層を有する、選択的に成長したＬＥＤの、ｘ方向（１１１）面に沿った側断面図である。 一実施形態に係る、その場成長側壁不活性化層を有する、選択的に成長したＬＥＤの、ｙ方向（１１１）面に沿った側断面図である。 一実施形態に係る、再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、再成長側壁不活性化層を有するＬＥＤの、ｘ方向（１１１）面に沿った側断面図である。 一実施形態に係る、再成長側壁不活性化層を有するＬＥＤの、ｙ方向（１１１）面に沿った側断面図である。 一実施形態に係る、再成長側壁不活性化層及び幅広上部電流拡散層を有するＬＥＤの、ｘ方向（１１１）面に沿った側断面図である。 一実施形態に係る、再成長側壁不活性化層及び幅広上部電流拡散層を有するＬＥＤの、ｙ方向（１１１）面に沿った側断面図である。 一実施形態に係る、パターン基板上に形成されて方向依存性ドーピングを含むｐｎダイオード層の詳細断面図である。 一実施形態に係る、方向依存性ドーピングを有するＬＥＤｐｎ接合を形成する方法の側断面図である。 一実施形態に係る、方向依存性ドーピングを有するＬＥＤｐｎ接合を形成する方法の側断面図である。 一実施形態に係る、方向依存性ドーピングを有するＬＥＤｐｎ接合を形成する方法の側断面図である。 一実施形態に係る、方向依存性ドーピングを有するＬＥＤｐｎ接合の側断面図である。 一実施形態に係る、方向依存性ドーピングを有するＬＥＤｐｎ接合の側断面図である。 一実施形態に係る、選択的エッチング及びマストランスポートによるＬＥＤの形成方法の側断面図である。 一実施形態に係る、選択的エッチング及びマストランスポートによるＬＥＤの形成方法の側断面図である。 一実施形態に係る、選択的エッチング及びマストランスポートによるＬＥＤの形成方法の側断面図である。 一実施形態に係る、選択的エッチング及びマストランスポートによるＬＥＤの形成方法の側断面図である。 一実施形態に係る、選択的エッチング及びマストランスポートによるＬＥＤの形成方法の側断面図である。 一実施形態に係る、選択的エッチング及びマストランスポートによるＬＥＤの形成方法の側断面図である。 一実施形態に係る、切り込みのある活性層を備えるＬＥＤの断側面図である。 一実施形態に係る、切り込みのある活性層を備えるＬＥＤの断側面図である。 一実施形態に係る、表面変換によってＬＥＤの側壁を不活性化させる方法の側断面図である。 一実施形態に係る、表面変換によってＬＥＤの側壁を不活性化させる方法の側断面図である。 一実施形態に係る、表面変換によってＬＥＤの側壁を不活性化させる方法の側断面図である。 一実施形態に係る、活性層内に量子ドットを有するＬＥＤの側断面図である。 一実施形態に係る、量子ドットを有するＬＥＤ活性層の概略上面図である。 一実施形態に係る、活性層内にナノピラーを有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、活性層内にナノピラーを有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、活性層内にナノピラーを有するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、活性層内にナノピラーを有するＬＥＤの側断面図である。 一実施形態に係る、活性層内にナノピラーを有し、トップハット構成のＬＥＤの側断面図である。 一実施形態に係る、ｐｎダイオード層側壁でヘテロ構造が相互混合するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、ｐｎダイオード層側壁でヘテロ構造が相互混合するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、ｐｎダイオード層側壁でヘテロ構造が相互混合するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、ｐｎダイオード層側壁でヘテロ構造が相互混合するＬＥＤを形成する方法の側断面図である。 一実施形態に係る、相互混合したＬＥＤのヘテロ構造の側断面図である。 一実施形態に係る、相互混合ＬＥＤのヘテロ構造及び量子井戸ドーパント層の側断面図である。 一実施形態に係る、側壁不活性化層を有するＬＥＤを形成する方法の断側面図である。 一実施形態に係る、側壁不活性化層を有するＬＥＤを形成する方法の断側面図である。 一実施形態に係る、側壁不活性化層を有するＬＥＤを形成する方法の断側面図である。 一実施形態に係る、側壁不活性化層を有するＬＥＤを形成する方法の断側面図である。 一実施形態に係る、側壁不活性化層を有するＬＥＤを形成する方法の断側面図である。 一実施形態に係る、側壁不活性化層を有するＬＥＤを形成する方法の断側面図である。 一実施形態に係る、埋め込み回路を備えるディスプレイパネルに統合されたＬＥＤの側面図である。 一実施形態に係る、マイクロチップを備えるディスプレイパネルに統合されたＬＥＤの側面図である。 一実施形態に係るディスプレイシステムの概略図である。 一実施形態に係る照明システムの概略図である。
実施形態は、ＬＥＤの側壁での非発光性再結合を低減するための様々な構造上の構成を有するＬＥＤ、及びそのＬＥＤの形成方法を記載する。例えば、様々な構造には、側壁不活性化法、電流閉じ込め法、及びそれらの組み合わせが挙げられ得る。しかし、特定の実施形態を、これらの特定の詳細のうち１つ以上を伴わないで、又は他の既知の方法及び構成と組み合わせて、実施することができる。以下の説明において、実施形態の完全な理解を提供するために、具体的な構成、寸法、及びプロセスなどの、多数の特定の詳細が記載されている。他の例では、実施形態を不必要に不明瞭にしないように、周知の半導体プロセス及び製造技術については特に詳細に説明していない。本明細書を通じた「１つの実施形態」への言及は、その実施形態と関連して述べる特定の機能、構造、構成、又は特徴が、少なくとも１つの実施形態の中に含まれることを意味する。したがって、本明細書全体を通じて各所にある「１つの実施形態において」とのフレーズの記述は、必ずしも同一の実施形態を指すものではない。更に、この特定の特徴、構造、構成、又は特性は、１つ以上の実施形態の中で任意の好適な方法で組み合わせることができる。
本明細書で使用される用語「の上に（above）」、「の上に（over）」、「へと（to）」、「の間（between）」、「にわたる（spanning）」、及び「上に（on）」は、他の層に対するある層の相対位置について、言及する場合がある。ある層が別の層「の上に（above）」、「の上に（over）」、「にわたる（spanning）」、若しくは「上に（on）」あること、又は別の層「へと（to）」若しくは「接触（contact）」して接合することは、別の層と直接接触する、又は１つ以上の介在層を有してもよい。層と層と「の間（between）」の１つの層というのは、両方の層と直接接触してもよく、１つ以上の介在層を有してもよい。
一態様では、複数の実施形態はマイクロＬＥＤであり得るＬＥＤを記載し、そのＬＥＤはＬＥＤ側壁での非発光性再結合を低減する特定の構造上の構成を含む。発光性ＬＥＤの側壁が、注入キャリアについての、非発光性再結合のシンクを表し得ることが観察されている。このことは、側壁が不満足な接合、化学的汚染、及び構造上の損傷（特にドライエッチングした場合）によって特徴づけられることによる可能性がある。注入キャリアは、これらの欠陥に関連付けられる状態で非発光的に再結合する。よって、ＬＥＤの外周は光学的に無効であってもよく、ＬＥＤの全体的な効率が低下する。この非発光性再結合はまた、表面でバンドが曲がった結果として得られてもよく、このことで電子と正孔が非発光的に結合するまで閉じ込められる状態の密度となる。側壁表面効果が生じる特徴的な距離はキャリア拡散長に関係し、これは複数の実施形態によるいくつかの用途では典型的に１〜１０μｍであってもよい。よって、効率性の低下は、ＬＥＤ横寸法がキャリア拡散長に近づくマイクロＬＥＤにおいて特に深刻である。
かかる非発光性再結合は、特に、電流が欠陥を飽和させることができない特性内部量子効率（ＩＱＥ）曲線のプレドループ領域内にてＬＥＤが低電流密度で駆動される時に、ＬＥＤデバイス効率に著しい影響を与える可能性がある。複数の実施形態によれば、側壁不活性化法、電流閉じ込め構造、及びそれらの組み合わせは、活性層の外側又は側面の近くでの非発光性再結合の量を減少させることができ、ＬＥＤデバイスの効率を上げることができるように記載されている。
いくつかの実施形態では、本明細書に用いられる用語「マイクロ」ＬＥＤは、ＬＥＤの説明上の大きさ（例えば、長さ又は幅）を指すことができる。いくつかの実施形態では、「マイクロ」ＬＥＤは、多くの用途において、１μｍ〜約３００μｍ、又は１００μｍ以下の規模とすることができる。より具体的には、いくつかの実施形態では、「マイクロ」ＬＥＤは、１μｍ〜２０μｍ、例えば、ＬＥＤ横寸法がキャリア拡散長に近づく１０μｍ又は５μｍの規模とすることができる。しかし、実施形態は必ずしもこれに限定されず、これら実施形態の特定の態様はより大きな尺度、又は場合によってはより小さな尺度に適用できる場合があることを理解すべきである。
一実施形態では、少なくとも活性層を備えるＬＥＤの側壁面は、ＬＥＤの発光効率を回復させるために不活性化されている。様々な再成長及び拡散法などを含む、側壁不活性化のための多種多様な異なる構造上の構成が開示されている。かかる側壁不活性化は、特定の不活性化法によっていくつかの効果を有し得る。１つの効果は、格子構造を保持し、ＬＥＤの側壁及び／又は活性層端での欠陥を最小限に抑え、これによりＬＥＤ側壁及び／又は活性層端での非発光結合の効果を低減させることであってもよい。別の効果は、ＬＥＤ側壁及び／又は活性層端をｐｎダイオード層の内側に移動させて、欠陥が存在し得るｐｎダイオード層の側壁からｐｎダイオード層が離れて、電流注入経路が内側に閉じ込められるようにすることであってもよい。
一実施形態では、ＬＥＤ側壁を活性層に隣接して形成するために、その場エッチングが行われる。例えば、これはＭＯＣＶＤエピタキシャル成長リアクタにて行われる。このようにして、純化学的なエッチングは、ＩＣＰ／ＲＩＥなどのドライエッチング法に比べて最小限の構造上の損傷をもたらす。その場エッチングの直後に、新たに生成された表面上で側壁不活性化層のその場エピタキシャル再成長が続く。空気への暴露がないため、側壁の酸化が排除される。不活性化層がＬＥＤ側壁上にエピタキシャルに成長するため、自由表面での未結合手（再成長前）が満たされる。よって、格子構造が保持され、ＬＥＤ側壁での欠陥が最小限に抑えられる。このようにして、ＬＥＤ側壁での表面再結合を低減し得る。
いくつかの実施形態では、拡散法は結果的に、ＬＥＤ側壁及び／又は活性層の横端（例えば、１つ以上の量子井戸を含む）をｐｎダイオード層の内側に移動させる。よって、ｐｎダイオード層内及び内側に閉じ込められた活性層の横方向周りに不活性化層を形成することで、活性層からの、横方向のキャリア拡散に対する障壁が生成される。かかる障壁は、欠陥が存在し得る隣接するｐｎダイオード層側壁への、活性層端からの横方向のキャリア拡散を防止し得る。よって、いくつかの実施形態では、不活性化層は上述のキャリア拡散長である１〜１０μｍよりも狭くてもよい。
ＬＥＤ側壁を不活性化し、表面再結合を低減するための他の多種多様な構造上の構成が記載されている。一実施形態では、側壁不活性化層のエピタキシャル成長は他の場所で行われる。例えば、ＧａＮベースＬＥＤについては、ＬＥＤ側壁を蒸気エッチングした後に行ってもよい。
一実施形態では、側壁不活性化は、露出されたｐｎダイオード層側壁に拡散することで、活性層の端をｐｎダイオード層の内側にずらすことによって、実現される。
一実施形態では、活性層はＬＥＤの内側に、拡散によって形成される。このようにして、電流注入経路はＬＥＤの内側を通るように、かつ側壁から離れるように方向づけられる。
一実施形態では、ＬＥＤメサが選択的に成長させられて、次に側壁不活性化層のその場成長によって活性層端を被覆する。
一実施形態では、ＬＥＤ活性層及びクラッド層を、層内のｎ型ドープ及びｐ型ドープが表面の方向に依存するように、パターン基板の上に成長させる。例えば、一実施形態では、ｐ型ドーパント及びｎ型ドーパントが同時にチャンバ内に流し込まれ、そこで異なる露出面に優先的に堆積される。
一実施形態では、活性層を選択的にエッチングして、ｎ型ドープされたクラッド層（又は電流拡散層）とｐ型ドープされたクラッド層（又は電流拡散層）との間に切り込みを生成する。この切り込みを次にマストランスポートで充填することで、結果的に活性層の端がｐｎダイオード層の内側に閉じ込められる。
一実施形態では、ｐｎダイオード層の側壁でのバンドギャップエネルギーが、表面変換によって増加する。例えば、ｐｎダイオード層の側壁は、グループＶ化学種が蒸発し（例えば、Ａｓ）、グループＶ蒸気化学種（例えば、Ｐ）に置き換わる、高温での気化学に暴露されてもよい。このようにして、側壁面でより高いバンドギャップエネルギーを有することで、活性層が効果的にｐｎダイオード層の内側に閉じ込められる。
一実施形態では、堆積条件及び層のひずみは、活性層内の堆積成分の溶解度ギャップを有効活用し、特定の化学種が分離して塊を形成する非均質組成物を形成するために、制御される。このようにして量子ドット効果が得られ、活性層にわたる横方向での拡散が低減され、結果として得られる表面上の側壁再結合が低減される。
一実施形態では、選択的な成長又はパターン化によってナノピラーが形成される。ナノピラーの形成は、ドット又は台脚でのキャリア局所化を有効活用する量子ドット効果に貢献してもよく、活性層にわたって横方向に拡散するのを低減させ得る。ナノピラーの形成は、活性層内の表面積を付加的に増加し得て、それによってＬＥＤ側壁での活性層の対応する表面積を減少させる。
一実施形態では、空孔を生成するために選択的な拡散を用いており、ｐｎダイオード層側壁での相互拡散を引き起こす。このようにして、活性層をｐｎダイオード層の内側に効果的に閉じ込める側壁表面にて、より高いバンドギャップエネルギーが生成される。
一実施形態では、ｐｎダイオード層の側壁を取り囲む側壁不活性化層（例えば、Ａｌ2Ｏ3）を形成するために、原子層堆積（ＡＬＤ）を用いている。
いくつかの実施形態によれば、上記の構造上の構成のいずれをも、電流拡散層台脚構造と組み合わせてもよい。例えば、ｐｎ構成にあるｐ型ドープ層又はｎ型ドープ層のいずれもが、電流拡散層として考慮され得る。一実施形態では、電流拡散層のいずれかが、ｐｎダイオードを備える活性層よりも狭いようにパターン化されている。図示する例示的な実施形態のいくつかでは、下部電流拡散層（例えば、ｐ型ドープ層）は、低減された幅を有する台脚構造を形成するためにパターン化される。このようにして、電位がＬＥＤにわたって印加されると、活性層内の電流注入エリアは下部電流拡散層台脚と上部電流拡散層のエリアの関係性によって変更され得る。動作中に、電流注入エリアは、下部電流拡散層の台脚構成のエリアが減らされるのとともに、減らされる。このようにして、電流注入エリアを、活性層内にて、活性層の外面又は側面から離して、内側に閉じ込めることができる。
それに加えて、電流拡散層台脚構造が採用される場合、ｐｎダイオード層の上面の表面積が、活性層内の電流閉じ込め領域の表面積よりも大きいＬＥＤを設計することができる。このことによって、より大きいＬＥＤデバイスを作製することができ、静電転写ヘッドアセンブリを用いてＬＥＤデバイスを転写するのに利益となる一方で、閉じ込められた電流注入エリアによって、特にＬＥＤデバイスＩＱＥ曲線のプレドループ領域より低いかその近くの注入電流及び注入電流密度で動作する時に、結果としてＬＥＤデバイスの電流密度の増加及び効率性の向上をもたらす構造を提供する。
以下の説明では、ＬＥＤ（マイクロＬＥＤであってもよい）のアレイを形成するための例示的な処理手順を説明する。図１Ａに示すように、一実施形態に係る、成長用基板上に形成されるｐｎダイオード層１１５を備えるバルクＬＥＤ基板１００の側断面図が記載されている。例えば、図１Ａに示すｐｎダイオード層１１５は、赤原色（例えば、６２０〜７５０ｎｍの波長）、緑原色（例えば、４９５〜５７０ｎｍの波長）、又は青原色（例えば、４５０〜４９５ｎｍの波長）の発光のために設計され得るが、実施形態はこれらの例示的な発光スペクトルに限定されない。ｐｎダイオード層１１５は、スペクトルの所定領域に対応するバンドギャップを有する多種多様な化合物半導体から作製されることができる。例えば、ｐｎダイオード層１１５は、ＩＩ−ＶＩ族材料（例えば、ＺｎＳｅ）、又はＩＩＩ−Ｖ族窒化物材料（例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、及びそれらの合金）、ＩＩＩ−Ｖリン化物材料（例えば、ＧａＰ、ＡｌＧａＩｎＰ、及びそれらの合金）、及びＩＩＩ−Ｖヒ化物合金（ＡｌＧａＡｓ）を含むＩＩＩ−Ｖ族材料に基づく１つ以上の層を含むことができる。成長用基板１００は、シリコン、ＳｉＣ、ＧａＡｓ、ＧａＮ、及びサファイヤなどの任意の好適な基板を含むことができるが、これらに限定されない。
ｐｎダイオード層１１５は、用途によって多種多様な構成を含むことができる。一般的に、ｐｎダイオード層１１５は、第１ドーパント型（例えば、ｎ型ドープ）の電流拡散層１０４、反対のドーパント型（例えばｐ型ドープ）の電流拡散層１１２、及び電流拡散層１０４と１１２との間に活性層１０８を備える。例えば、活性層１０８は単一の量子井戸（ＳＱＷ）又は多重量子井戸（ＳＱＷ）層であってもよい。一実施形態では、量子井戸の数がより少ないと、横方向の電流拡散に対するより高い耐性、より高いキャリア密度、及び完成したＬＥＤ内で電流を内側に閉じ込める助けを与え得る。一実施形態では、活性層１０８はＳＱＷを含む。一実施形態では、活性層１０８は１０未満の量子井戸層を有するＭＷＱ構造である。一実施形態では、活性層１０８は１〜３の量子井戸を有するＭＷＱ構造である。ｐｎダイオード層１１５は、追加の層を任意選択的に含んでもよい。例えば、クラッド層１０６、１１０を活性層１０８の対向する側に形成して、活性層１０８内に電流を閉じ込め、活性層１０８よりも大きいバンドギャップを保有してもよい。クラッド層１０６、１１０は、隣接する電流拡散層１０４、１１２のドープと一致するようにドープされてもよい。一実施形態では、クラッド層１０６はｎ型ドーパントでドープされており、クラッド層１１０はｐ型ドーパントでドープされており、又はその逆である。複数の実施形態によれば、電流拡散層はクラッド層と機能的に類似していてもよい。
例示的に、一実施形態では、ｐｎダイオード層１１５は赤の光を発するように設計されており、材料はリンベースである。赤色発光のための以下の材料の列挙は例示を意図するものであり、限定する意図はない。例えば、ｐｎダイオード層１１５を形成する層は、ＡｌＩｎＰ、ＡｌＩｎＧａＰ、ＡｌＧａＡｓ、ＧａＰ、及びＧａＡｓを含んでもよい。一実施形態では、電流拡散層１０４はｎ型ＡｌＩｎＰ又はｎ型ＡｌＧａＩｎＰを含み、クラッド層１０６はｎ型ＡｌＩｎＧａＰを含み、クラッド層１１０はｐ型ＡｌＧａＩｎＰを含み、電流拡散層１１２はｐ型ＧａＰ又はｐ型ＡｌＩｎＰを含む。量子井戸１０８は、ＡｌＧａＩｎＰ、ＡｌＧａＡｓ、及びＩｎＧａＰなどの多種多様な材料から形成されてもよいが、これらに限定されない。かかる実施形態では、好適な成長用基板１０２は、シリコン、ＳｉＣ、及びＧａＡｓを含んでもよいが、これらに限定されない。
例示的に、一実施形態では、ｐｎダイオード層１１５は青又は緑の光を発するために設計されており、材料は窒化物ベースである。以下の青色又は緑色発光のための以下の材料の列挙は例示を意図するものであり、限定する意図はない。例えば、ｐｎダイオード層１１５を形成する層は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮを含んでもよい。一実施形態では、電流拡散層１０４はｎ型ＧａＮを含み、クラッド層１０６は任意選択的に存在せず、クラッド層１１０はｐ型ＡｌＧａＮを含み、電流拡散層１１２はｐ型ＧａＮを含む。量子井戸１０８は、ＩｎＧａＮなどの多種多様な材料から形成されてもよいが、これらに限定されない。かかる実施形態では、好適な成長用基板１０２は、シリコン及びサファイヤを含んでもよいが、これらに限定されない。一実施形態では、クラッド層１０６は、内的圧電体及び自発分極場によって、必ずしも窒化物ベースＬＥＤについて必要ではない。
図１Ｂ〜図１Ｆは、ＬＥＤのアレイを作製するための片面処理手順の側断面図である。図１Ｂに示すように、導電性コンタクト１１６のアレイをｐｎダイオード層１１５の上に形成し、ｐｎダイオード層１１５をエッチングしてメサ構造１２０間に溝１１８を形成する。導電性コンタクト１１６は積層体を含んでもよい。例示的な層は、電極層、ミラー層、接着／バリア層、拡散障壁、及び完成したＬＥＤを転写先基板に接合するための接合層を含むことができる。一実施形態では、導電性コンタクト１１６はｐ型ドープされた電流拡散層１１２上に形成され、機能的にｐ型コンタクトである。エッチングは、ドライエッチング又はウェットエッチングなどの好適な方法を用いて行うことができる。図１Ｂに示す実施形態では、溝はｎ型ドープされた電流拡散層１０４を完全に貫通して形成されていない。あるいは、溝はｎ型ドープされた電流拡散層１０４を完全に貫通して形成される。いくつかの実施形態では、台脚はｐ型ドープされた電流拡散層１１２を部分的に通っている（図３を参照）。例えば、図３に形成された構造は、片面処理を用いて、又は台脚が片面処理を用いて形成される両面処理を用いて作ることができ、メサ構造は両面処理を用いて転写先基板に転写した後にエッチングされる。
メサ構造１２０の形成後、パターン化されたｐｎダイオード層１１５の上に犠牲剥離層１２２を形成してもよく、次に犠牲剥離層１２２をパターン化して導電性コンタクト１１６の上に開口部１２４を形成してもよい。犠牲剥離層１２２は酸化物（例えば、ＳｉＯ2）又は窒化物（例えば、ＳｉＮx）から形成されてもよいが、他の層から選択的に除去可能な他の材料を用いてもよい。開口部１２４の高さ、幅、及び長さは、形成される安定化支柱の高さ、長さ、及び幅、並びに結果的に安定化支柱のアレイ上でピックアップの態勢にあるＬＥＤのアレイ（例えば、マイクロＬＥＤ）のピックアップに耐え得る接着強度に対応する。
図１Ｄに示すように、成長用基板１０２上のパターン化された構造は、キャリア基板１４０に接着性接合材料を用いて接合されて、安定化層１３０を形成する。一実施形態では、接着性接合材料は、ベンゾシクロブテン（ＢＣＢ）又はエポキシなどの熱硬化性材料である。開口部１２４を充填する安定化材料の部分は安定化層の安定化支柱１３２に対応し、溝１１８を充填する安定化材料の部分は安定化層の安定化孔側壁１３４となる。
キャリア基板１４０を接合した後、成長用基板は、レーザーリフトオフ、エッチング、又は研削などの好適な方法を用いて取り除いて、ｐｎダイオード層１１５を露出させてもよい。別々のメサ構造１２０を接続するｎ型ドープ電流拡散層１０４の任意の残る部分を次に、エッチング又は研削によって取り除いて、横方向に分離するｐｎダイオード層１１５を形成してもよい。上部導電性コンタクト層１４２を次に、各横方向に分離したｐｎダイオード層１１５の上に形成してもよく、結果としてＬＥＤ１５０を得る。図１Ｅ及び図１Ｆは、成長用基板１０２の除去の後に除去される材料の量、及びメサ構造１２０を露出させるためにエッチング又は研削し戻す量によって得られ得る、代替的な構造を示す。
上記の片面処理では、ｐｎダイオード層１１５は、メサ構造１２０を形成するために、キャリア基板１４０に転写される前にパターン化される。あるいは、複数の実施形態に係るＬＥＤは、ｐｎダイオード層１１５が成長用基板からキャリア基板１４０に転写される両面処理を用いて作製可能であり、次にｐｎダイオード層をパターン化することでメサ構造１２０を形成する。類似する最終構造を得るために、側壁不活性化法、電流閉じ込め法、及びそれらの組み合わせを含む、多種多様な処理方法を用いることができる。したがって、以下の説明におけるＬＥＤ構造が全て片面処理手順を用いて説明されている一方で、これは例示的であり、限定的であるつもりはない。
図２〜図３は、図１Ｂ〜図１Ｆに関して説明したものに類似する片面処理を用いて形成され得るＬＥＤの例示的な側断面図である。図２は、ｐｎダイオード層の側壁１５３に沿った、活性層１０８の端１５１を含む、ＬＥＤの側断面図である。図３は、活性層１０８と比較して幅が減らされた下部電流拡散層１１２の台脚構造を有するＬＥＤの側断面図である。図３に示す特定の構造では、電流拡散層台脚１１２は、ｐｎダイオード層の側壁１５３に沿った活性層１０８の端１５１から離れるように、電流注入経路を内側に閉じ込めるように機能してもよい。図２及び図３各々では、活性層１０８の端１５１が、ｐｎダイオード層１１５のメサ構造１２０の側壁１５３をエッチングした結果として損傷する可能性がある。したがって、活性層の端は、非発光性再結合のための部位であってもよい。本明細書に記載される実施形態によれば、多種多様な構造上の構成が、活性層の端で非発光性再結合を低減するために説明される。例えば、様々な構造には、側壁不活性化法、電流閉じ込め法、及びそれらの組み合わせが挙げられ得る。
図４Ａ〜図４Ｅは、一実施形態に係る、その場再成長ｐｎ接合側壁不活性化層を有するＬＥＤを形成する方法についての側断面図を示している。図４Ａ〜図４Ｅに示す特定の処理手順は、赤、青、及び緑を含む任意の発光色のＬＥＤについて包括的であってよく、図１Ａに関して上記したｐｎダイオード層１１５の構成の任意のものを含んでもよい。更に、図４Ａ〜図４Ｅに示す処理手順はその場エッチング及び再成長を含んでもよい。示すように、マスク１１７をｐｎダイオード層１１５の上に形成し、ドープされた電流拡散層１０４の中に、少なくとも部分的に、溝１１８をエッチングする。マスク１１７はＳｉＯ2などの、高温、かつエッチング及び再成長処理に関連付けられる腐食性エッチング化学物質に耐えられる誘電材料で形成されてもよい。一実施形態では、エッチング処理は、金属有機化学蒸着（ＭＯＣＶＤ）チャンバ内で行われる、純化学エッチングである。一実施形態では、溝１１８は最初の部分的なドライエッチングによって形成され、次にウェハがＭＯＣＶＤチャンバに移されて溝１１８のエッチングを完了させる。このようにして、最終的なエッチングされた表面はＭＯＣＶＤチャンバ内でエッチングすることで調節され、ドライエッチング作業中に生成された物理的損傷はＭＯＣＶＤチャンバ内での化学エッチングによって取り除かれる。用いられ得る例示的なドライエッチング法としては、反応性イオンエッチング（ＲＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）、誘導結合型反応性イオンエッチング（ＩＣＰ−ＲＩＥ）、及び化学アシストイオンビームエッチング（ＣＡＩＢＥ）が挙げられる。ドライエッチング化学物質は、Ｃｌ2、ＢＣｌ3、又はＳｉＣｌ4などの化学種を含むハロゲンベースであってもよい。ＭＯＣＶＤチャンバ内のエッチング温度は付加的に、４００℃〜７００℃などの高温であってもよい。具体的なエッチング化学物質は、腐食性エッチング剤とグループＶ要素を安定化させるグループＶ分解抑制剤との組み合わせを含んでもよく、高いエッチング温度で別途発生し得る分解を抑制する。
一実施形態では、ＬＥＤは赤色発光用に設計され、ｐｎダイオード層１１５はリンベースである。かかる実施形態では、エッチング用化学物質はＨＣｌ又はＣｌ2などの腐食性エッチング剤、及びＰＨ3などのグループＶ分解抑制剤を含む。一実施形態では、ＬＥＤは緑色又は青色発光用に設計され、ｐｎダイオード層１１５は窒化物ベースである。かかる実施形態では、エッチング化学物質は、ＨＣｌ、Ｃｌ2、若しくはＨ2（又はそれらの組み合わせ）等の腐食性エッチング剤と、ＮＨ3などのグループＶ分解抑制剤を含む。
溝１１８の形成に続いて、溝１１８内に不活性化層４０２がエピタキシャルに再成長される。不活性化層４０２の再成長は、ＭＯＣＶＤチャンバ内にてその場で、溝１１８をエッチングした直後に、かつ空気に曝されることもＭＯＣＶＤチャンバから取り除かれることもなく、行われる。不活性化層４０２が本来の表面上にてエピタキシャルに再成長されるため、これは、ｐｎダイオード、具体的には活性層１０８に対して表面不活性化物として作用する。複数の実施形態によれば、不活性化層４０２は、ｐｎダイオード層１１５内の個々の層よりも高いバンドギャップを有する。不活性化層４０２もまた、ｐ型であってもよい。リンベースの赤色発光ＬＥＤについては、不活性化層４０２はＭｇ又はＺｎドーパントでｐ型ドープされてもよい。例えば、不活性化層はＡｌＩｎＧａＰ：Ｍｇ、Ｚｎであってもよい。窒化物ベースの緑色又は青色発光のＬＥＤについては、不活性化層４０２はＭｇでｐ型ドープされてもよい。例えば、不活性化層はＡｌＧａＮ：Ｍｇであってもよい。窒化物ベースの緑色又は青色発光ＬＥＤについては、不活性化層４０２はＣ又はＦｅドーパントによって絶縁性にされてもよい。例えば、不活性化層はＡｌＧａＮ：Ｃ、Ｆｅであってもよい。
マスク１１７を次に取り除き、続いて図４Ｃに示すように、ｐｎダイオード層１１５（例えば、ｐ型ドープ電流拡散層１１２）の露出部分上に導電性コンタクト１１６が形成される。次に、溝４１０を不活性化層４０２及びｐｎダイオード層１１５を通ってエッチングして、図４Ｄに示すメサ構造４２０を形成する。例えば、ここでドライエッチング法が用いられてもよい。あるいは、溝４１０は、ＬＥＤのｐｎダイオード層側壁１５３になるｐｎダイオード層１１５の側壁への表面損傷を低減するために、ウェットエッチングされてもよい。別の実施形態では、ドライエッチングの後にウェットエッチングが続く組み合わせが用いられる。メサ構造４２０を次にキャリア基板１４０に転写してよく、図１Ｂ〜図１１Ｆに関して上記したのと同様に上部導電性コンタクト１４２を形成してもよい。
図４Ｆは、一実施形態に係る、その場再成長ｐｎ接合側壁不活性化層を有するＬＥＤの側断面図である。示すように、不活性化層４０２は、活性層１０８の端、及びｐｎダイオード層側壁１５３とも対応する、ＬＥＤ側壁１５１を横方向に取り囲む。かかる実施形態では、その場エッチングが純化学的であり、構造上の損傷をもたらさず、空気への暴露がないため、化学汚染は排除される。不活性化層４０２はエピタキシャルに成長するため、元々の表面での全ての接合を満たす。このようにして、表面再結合が最小限に抑えられ、ＬＥＤの発光効率が回復する。更に図４Ｆに示すように、再成長ｐｎ接合不活性化層４０２は高バンドギャップ材料から形成されてもよく、したがって、発光するｐｎ接合Ｖo1よりも高いターンオン電圧（Ｖo2）を有する、即ち、Ｖo2＞Ｖo1である。結果として、電流は発光する意図された領域を優先的に流れ通る。
図５Ａ〜図５Ｈは、一実施形態に係る、蒸気エッチングされた側壁及び再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。一実施形態では、図５Ａ〜図５Ｈに示す処理手順は、緑色又は青色を発光する、窒化物ベースのＬＥＤを対象としている。上記のように、ＡｌＧａＮクラッド層１０６は内的圧電体及び自発分極電界によって省略されてもよい。更に、クラッド層１１０は、図５Ａに示すｐｎダイオード層から付加的に省略されてもよい。上記のように、複数の実施形態に係るマイクロＬＥＤは、従来のＬＥＤよりも低い電流で動作してもよい。したがって、一実施形態では、ＡｌＧａＮクラッド層１０６、１１０は量子井戸１０８のいずれかの側で必要でない可能性がある。一実施形態では、ｐｎダイオード層１１５は、ｐ型ＧａＮ層１１２、ＩｎＧａＮ活性層１０８、及びｎ型ＧａＮ層１０４を備える。
図５Ｂに示すように、ｐｎダイオード層１１５の上に薄い半導体マスク層５１３が形成される。一実施形態では、半導体マスク層５１３はＡｌＧａＮから形成される。図５Ｃ〜図５Ｄに示すように、溝１１８はｐｎダイオード層１１５を少なくとも部分的に通ってエッチングされて、メサ構造５２０を形成する。最初に、浅い溝１１８を、ＡｌＧａＮ半導体マスク層５１３を通ってエッチングするのに、ＲＩＥ／ＩＣＰエッチングを用いてもよい。この後に高温でのＨ2＋ＮＨ3蒸気エッチングが続き、溝１１８のエッチングを完了させてもよい。例えば、Ｈ2＋ＮＨ3蒸気エッチングは結果的にＲＩＥ／ＩＣＰエッチングに比べて構造上の損傷を最小限に抑えられる可能性があり、平坦速度約２００ｎｍ／時間でエッチングすることができ、垂直のｍ面側壁を形成することができる。ＡｌＧａＮクラッド層１０６、１１０が存在しないため、それらがＨ2＋ＮＨ3蒸気エッチングに干渉したりこれを妨害したりしない。溝が適切に配向された時に、垂直の側壁を得ることができる。
図５Ｅ〜図５Ｈに示すように、エピタキシャルに再成長された不活性化層５０２をパターン化したｐｎダイオード層及び半導体マスク層５１３上に形成することができる。例えば、不活性化層５０２は再成長されたｐ型ＧａＮであってもよい。複数の実施形態によれば、不活性化層５０２のエピタキシャルな再成長は、溝１１８の蒸気エッチングとは別の場所でもたらされる。例示的な実施形態では、ｐｎダイオード層１１５内にアルミニウム含有層はなく、したがって、メサ構造５２０の側壁は蒸気エッチング後に酸化しない。したがって、エピタキシャルに再成長された不活性化層５０２は、蒸気エッチングされた側壁の格子構造と、最小限の欠陥を有して一致し得る。特定の実施形態では、不活性化層５０２はその場で、即ち、ＭＯＣＶＤリアクタ内での蒸気エッチングの直後にエピタキシャルに再成長され、空気に曝されないようにする。溝５１８は次にエピタキシャルに再成長される不活性化層５０２を通ってエッチングされ、構造は前述のようにキャリア基板１４０に転写される。図５Ｉは、一実施形態に係る、再成長側壁不活性化層を有するＬＥＤの側断面図である。示すように、ＬＥＤ５５０は側壁１５３の周りかつｐｎダイオード層１１５の下に形成される不活性化層５０２を備え、下部導電性コンタクト１１６はｐ型ドープされた不活性化層５０２上に形成される。示すように、不活性化層５０２はｎ型ドープされた電流拡散層１０４の側壁を完全に被覆せず、ｐｎダイオード層の上面にまで届かない。このようにして、ｐｎ接合が、活性層１０８よりも高いターンオン電圧を有する５０２−１０４での境界面にて生成され、電流は発光する意図された領域を優先的に流れ通る。それに加えて、示される実施形態では、不活性化層５０２はＬＥＤ５５０内の活性層１０８を横方向に取り囲み、活性層１０８の端１５１が不活性化層５０２によって不活性化されるようにする。
図６Ａ〜図６Ｅは、一実施形態に係る、拡散側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。一実施形態では、図６Ａ〜図６Ｅは、赤色発光用に設計されたリンベースのＬＥＤを対象としている。一実施形態では、ｐｎダイオード層１１５は、図１Ａに関して上記した組成物の任意のものを含む。図６Ａに示すように、ｐｎダイオード層１１５はパターン化されて、電流拡散層１０４を少なくとも部分的に通る溝１１８を形成する。溝１１８のエッチング中にメサ構造１２０を画定するために、マスク６０５を用いてもよい。溝１１８の形成に続き、メサ構造１２０の側壁に化学種を拡散して不活性化層６０２を形成するために、拡散作業が行われる。拡散はメサ構造１２０間にてｐｎダイオード層１１５の露出表面上で付加的に生じてもよく、任意選択的には、マスク６０５が取り除かれている場合はメサ構造１２０の上部にて生じてもよい。不活性化層６０２の拡散及び形成は、以前に暴露されたｐｎ接合（及び活性層１０８）を、ＬＥＤの内側にずらさせる。結果的に、ｐｎ接合は表面と交差せず、損傷のない材料から形成される。一特定の実施形態では、相互混合されたヘテロ構造が生成される。具体的に、この実施形態では、ＡｌＩｎＧａＰヘテロ構造は、整然とした合金結晶構造（ＧａＡｌＰ−ＩｎＰ単層超格子を（１１１）結晶面上に含むＣｕＰｔ型オーダー）を自発的に生成する条件下及び基板配向下で成長される。整然とした合金クラッド層１０６（例えば、ｎ型ＡｌＩｎＧａＰ）、量子井戸層１０８（ＩｎＧａＰ）、及びクラッド層１１０（例えば、ｐ型ＡｌＧａＩｎＰ）は、より低いバンドギャップエネルギーによって特徴づけられる。上記の拡散処理はこの合金をランダム化し得るため、バンドギャップエネルギーを上昇させる。ランダム化された側壁は、より高いバンドギャップエネルギーを有して、側壁再結合を抑制する電位障壁を自然に形成する。よって、ランダム化されたＡｌＩｎＧａＰは不活性化層６０２を形成する。不活性層６０２を形成するために、注入、蒸気拡散、及びソース層をコーティングした後に加熱すること（固体ソース拡散）を含む、多種多様な方法を採用することができる。
一実施形態では、Ｚｎ又はＭｇなどのｐ型ドーパントが注入及び／又は拡散されて、不活性化層６０２内にてｎ型層（１１０、１１２）をｐ型に変化させる。あるいは、Ｆｅ、Ｃｒ、Ｎｉなどの別の化学種、又は別のドーパントを加えて、不活性化層６０２を半絶縁性とすることができる。あるいは、プロトン衝撃又はプロトン注入としても知られるように、Ｈｅ又はＨを注入することができる。プロトン衝撃によって生成された損傷は、代わりに、注入された不活性化層６０２の抵抗力を上昇させる。注入エネルギーは損傷を生成し過ぎないように制御され得て、非発光性再結合のための重要な源として作用するようにしてもよい。
不活性化層６０２の形成後、構造は、図１Ｂ〜図１Ｆに関して上記したのと同様に処理することで、ＬＥＤ６５０を形成してもよい。図６Ｆは、一実施形態に係る、拡散側壁不活性化層を有するＬＥＤの断側面図である。示すように、ＬＥＤ６５０は、ｐｎダイオード層１１５の側壁１５３内に形成される不活性化層６０２を備える。示すように、不活性化層６０２はｎ型ドープされた電流拡散層１０４の側壁を完全に被覆せず、ｐｎダイオード層の上面にまで届かない。このようにして、ｐｎ接合が、活性層１０８でのものよりも高いターンオン電圧を有する６０２−１０４での境界面にて生成され、電流は発光する意図された領域を優先的に流れ通る。それに加えて、示される実施形態では、ＬＥＤ側壁１５１（活性層１０８の端に対応する）が不活性化層６０２に変換されているｐｎダイオード層側壁１５３内に、内側に閉じ込められるように、不活性化層６０２はＬＥＤ６５０内の活性層１０８を横方向に取り囲む。
図７Ａ〜図７Ｅは、一実施形態に係る、選択的拡散によってＬＥＤ内にｐｎ接合を形成する方法の側断面図である。図７Ａに示す特定の実施形態では、エピタキシャル層７１５は図１Ａに示すｐｎ型ダイオード層１１５と若干異なり、層７１０、７１２はｐ型ドープ（層１１０、１１２）されているのではなく、ｎ型ドープされている。よって、初期エピタキシャル層７１５はｎ型／ｎヘテロ構造を含み、ｐｎ接合はまだ形成されていない。一実施形態では、エピタキシャル層７１５は、（ｎ型）ＡｌＩｎＰ電流拡散層１０４、（ｎ型）ＡｌＩｎＧａＰクラッド層１０６、量子井戸層１０８、（ｎ型）ＡｌＧａＩｎＰクラッド層７１０、及び（ｎ型）ＡｌＩｎＰ電流拡散層７１２を備える。図７Ａ〜図７Ｅに示す実施形態によれば、ｐｎ接合は、Ｍｇ又はＺｎなどのｐ型ドーパントを電流拡散層７１２、及びクラッド層７１０内に拡散することで、形成される。拡散は固体源からであってもよく、又は図６Ａ〜図６Ｅに関して上記したように蒸気であってもよい。
図７Ｂに示すように、ｐ型ドープ領域７０２は上記のようにクラッド層７１０及び電流拡散層７１２内に拡散され、ｐ型ドーパントが活性層１０８に進入する前に止まる。拡散後、エピタキシャル層７１５の上に絶縁層７１１が形成される。絶縁層７１１は、ＳｉＯ2及びＳｉＮxを含む多種多様な材料から形成されてもよい。図７Ｃに示すように、絶縁層７１１には開口部が形成され、開口部の上に導電性コンタクト１１６が形成され、次に溝１１８が絶縁層７１１及びエピタキシャル層７１５を通ってエッチングされて、メサ構造７２０を形成する。図７Ｄ〜図７Ｅにて示す処理手順は次に、ＬＥＤ７５０を形成するために図１Ｂ〜図１Ｆに関して上記するものと類似してもよい。
図７Ｆは、一実施形態に係る、選択的に拡散されたｐｎ接合を有するＬＥＤの側断面図である。示すように、ＬＥＤ７５０は、（ｎ型）ドープされた電流拡散層７１２を通って延伸する、内側に閉じ込められたｐ型ドープ領域７０２、及び（ｎ型）ドープされたクラッド層７１０を備える。絶縁層７１１は任意選択的に、下部導電性コンタクト１１６が（ｎ型）ドープされた電流拡散層７１２と接触しないように、ｐ型ドープ領域７０２と（ｎ型）ドープ電流拡散層７１２との間の接合を被覆するように形成されてもよい。図７Ｆに示す実施形態では、活性層１０８内への電流注入領域は、ｐ型ドープ領域７０２によってＬＥＤ内に内側に閉じ込められる。
図８Ａ〜図８Ｅは、一実施形態に係る、拡散横接合を有するＬＥＤを形成する方法の側断面図である。一実施形態では、図８Ａに示すエピタキシャル層８１５は図７Ａに示すエピタキシャル層７１５と同一であり、層８１０、８１２は層７１０、７１２にそれぞれ対応する。図８Ａ〜図８Ｅに示す処理手順は図７Ａ〜図７Ｅに示すものと実質的に類似しているが、ｐ型ドープ領域８０２が層８１２、８１０、１０８、１０６を介して、及び部分的に電流拡散層１０４に入って形成されることが異なる。
図８Ｆは、本発明の一実施形態に係る、拡散横接合を有するＬＥＤ８５０の側断面図である。示すように、ｐｎ接合は活性層１０８内に形成される横接合になる。図８Ｆに示す実施形態では、活性層１０８内への電流注入領域は、ｐ型ドープ領域８０２によってＬＥＤ内に内側に閉じ込められる。更に、ｐｎ接合は横方向であり、ＬＥＤ８５０内に閉じ込められる。
図９Ａ〜図９Ｅは、一実施形態に係る、選択的エリアが成長し、その場成長した側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。一実施形態では、図９Ａ〜図９Ｅに記載の方法は、赤色発光用に設計されて立体結晶構造を有するリンベースのＬＥＤを対象としている。図９Ａ〜図９Ｅに示す方法は他の結晶構造の種類に適用可能であり、より複雑な側壁の形状をもたらす可能性がある。図９Ａに示すように、成長用基板１０２の上にパターンマスク層１１１が形成される。一実施形態では、パターンマスク層１１１は、いずれ除去される成長用基板１０２上に直接形成されている。示される特定の実施形態では、パターンマスク層１１１は、部分的に形成された電流拡散層１０４上に形成される。メサ構造９２０を次に、パターンマスク層１１１内に前もって画定された開口部内に選択的に成長させてもよい。メサ構造９２０は、図１Ａのｐｎダイオード層１１５に関して上記した赤色の光を発するためのものと同様のエピタキシャル層を含んでもよい。一実施形態では、選択的エリアの成長は結果として、近い（１００）表面上に不成長（１１１）側壁をもたらす。ｐｎダイオード層を含むメサ構造９２０の形成後、その場側壁不活性化層９０２が成長される（メサ構造の成長のその場）。一実施形態では、不活性化層は、ｐ型ドープされ得るＡｌＩｎＰを備える。一実施形態では、不活性化層９０２は、メサ構造９２０の形成直後に、ＭＯＣＶＤリアクタから取り出すことなく、その場で成長される。不活性化層９０２は、堆積化学種の蒸発又は移動を避けるために、成長温度を低下させることで等角に成長する。側壁不活性化層９０２の形成後に導電性コンタクト１１６が形成され、処理手順は図１Ｂ〜図１Ｆに関して上記したものと同様に行うことで、ＬＥＤ９５０を形成してもよい。
図９Ｆは、一実施形態に係る、その場成長した側壁不活性化層を有する、選択的に成長したＬＥＤの、ｘ方向（１１１）面に沿った側断面図である。図９Ｇは、一実施形態に係る、その場成長側壁不活性化層を有する、選択的に成長したＬＥＤの、ｙ方向（１１１）面に沿った側断面図である。図９Ｆ〜図９Ｇに示すように、不活性化層９０２は、図５Ｉに関して上記したものと類似していてもよい。示すように、ＬＥＤ９５０は側壁１５３の周りかつｐｎダイオード層１１５の下に形成される不活性化層９０２を備え、下部導電性コンタクト１１６はｐ型ドープされた不活性化層９０２上に形成される。示すように、不活性化層９０２はｎ型ドープされた電流拡散層１０４の側壁を完全に被覆せず、ｐｎダイオード層の上面にまで届かない。このようにして、ｐｎ接合が、活性層１０８でのものよりも高いターンオン電圧を有する９０２−１０４での境界面にて生成され、電流は発光する意図された領域を優先的に流れ通る。それに加えて、示される実施形態では、不活性化層９０２はＬＥＤ９５０内の活性層１０８を横方向に取り囲み、活性層１０８の端１５１が不活性化層９０２によって不活性化されるようにする。
図１０Ａ〜図１０Ｄは、一実施形態に係る、再成長側壁不活性化層を有するＬＥＤを形成する方法の側断面図である。実施形態では、図１０Ａ〜図１０Ｄに示す方法は、赤色の光を発するために設計されて立体結晶構造を有するリンベースのＬＥＤ（例えば、ＡｌＧａＩｎＰ）を対象としている。図１０Ａに示すように、ｐｎダイオード層１１５は、図１Ａに関して上記したように、成長用基板１０２上に形成される。ｐｎダイオード層１１５は次に化学的にウェットエッチングされ、（１１１）側壁を形成する。図１０Ｂに示すように、化学的なウェットエッチング中に用いられるマスク層１０１０は、（１１１）側壁に沿って、不活性化層１００２のエピタキシャル成長前に残されても、除去されてもよい。一実施形態では、不活性化層１００２は、ｐｎダイオード層１１５と比較して絶縁性であり得るＧａＮを含む。あるいは、成長したｐ型であってもよい。側壁が（１１１）結晶表面配向を有するため、これらは六角形構造ＡｌＧａＮのエピタキシャル成長用の適切なシード表面として作用する。したがって、再成長したエピタキシャルインターフェースの品質は表面再結合を低下させるために向上する。別の実施形態では、この構造は、（１１１）側壁メサ構造が図９Ａ〜図９Ｇに関して記載される選択的成長によって形成され、次にその場で絶縁型又はｐ型ＧａＮのエピタキシャル成長によってすぐに不活性化される、その場処理にて完全に形成されてもよい。図１０Ｃ〜図１０Ｄに示すように、マスク層１０１０は除去され、構造は、図１Ｂ〜図１Ｆに関して上記するのと同様に処理されることで、ＬＥＤ１０５０が形成される。
図１０Ｅは、一実施形態に係る、再成長側壁不活性化層を有するＬＥＤの、ｘ方向（１１１）面に沿った側断面図である。図１０Ｆは、一実施形態に係る、再成長側壁不活性化層を有するＬＥＤの、ｙ方向（１１１）面に沿った側断面図である。図１０Ｅ〜図１０Ｆに示すように、不活性化層１００２はｐｎダイオード層側壁１５３（ＬＥＤ側壁１５１にも対応する）の周りに形成される。不活性化層１００２がエピタキシャルに成長するため、接合はＬＥＤ側壁１５１で満たされる。このようにして、表面再結合が最小限に抑えられる。更に、ＬＥＤ１０５０がＡｌ含有層をｐｎダイオード層１１５に含まないため、ｐｎダイオード層１１５をウェットエッチングして、次に、ウェットエッチング後の露出した層が酸化することなく、エピタキシャル成長させるためにチャンバに転写することができる。
図１０Ｇ〜図１０Ｈは図１０Ｅ〜図１０Ｆと類似するが、ＬＥＤが幅広の上部電流拡散層１０４を備えるようにパターン化されている点で異なる。このようにして、上部導電性コンタクト１０４をより大きくすることができ、不活性化層１００２を通して直接接触するリスクを減らすことができる。
図１１Ａ〜図１１Ｄに示すように、一実施形態に係る、方向依存性ドープを有するＬＥＤｐｎ接合を形成する方法の側断面図が提示されている。図１１Ａは、一実施形態に係る、パターン基板上に形成されて方向依存性ドーピングを含むｐｎダイオード層の詳細断面図である。一実施形態では、図１１Ａ〜図１１Ｄに示す方法は、赤色の光を発するために設計されるリンベースのＬＥＤを対象としている。図１１Ａに示すように、（１００）ＧａＡｓ基板などの成長用基板１００２が、エッチング段１１０１を有して形成される。ｐｎダイオード層１１１５を次に、パターン化成長用基板１００２上にエピタキシャルに成長させる。一実施形態では、ｐｎダイオード層はｎ型ＡｌＩｎＰ電流拡散層１０４、ｎ型ＡｌＩｎＧａＰ：Ｓｅ又はＳｉクラッド層１０６、ＩｎＧａＰ活性層１０８、ｐ型ＡｌＩｎＧａＰ：Ｍｇクラッド層１１１０Ａ、共ドープＡｌＧａＩｎＰ：Ｍｇ＋Ｓｅクラッド層１１１０Ｂ、ｐ型ＡｌＩｎＧａＰ：Ｍｇクラッド層１１１０Ｃ、及びｐ型ＧａＰ電流拡散層１１２を備える。
具体的に、クラッド層１１１０Ａ〜Ｃ、及び特にクラッド層１１１０Ｂを形成する特定の方法は、クラッド層１１１０Ｂ内のｎ、ｐ型ドープの方向性依存を実装する。具体的には、ｎ型クラッド層１１１０Ｂは（１００）平坦面上に形成され、ネットｐ型クラッド層１１１０Ｂは傾斜領域に沿って形成される。よって、ＳｅはＡｌＧａＩｎＰクラッド層１１１０Ｂ内に（１００）の向きで組み込まれ、その一方でＭｇはＡｌＧａＩｎＰクラッド層１１１０Ｂ内に、向きの一致しない傾斜に沿って優先的に組み込まれ、結果的には、ｐｎ接合が傾斜した側壁に位置し、その一方でｎｐｎｐ接合が（１００）表面に形成される、ｐｎダイオード層１１１５を得る。よって、電流注入経路は優先的に（図１１Ａに矢印で示す）、傾斜する側壁上に形成されるｐｎ接合を流れ通る。図１１Ｂ〜図１１Ｄに示すように、ＬＥＤ１１５０を形成する処理手順は、図１Ｂ〜図１Ｆに関して上記したものと類似している。
図１１Ｅ〜図１１Ｆは、一実施形態に係る、方向依存性ドーピングを有するＬＥＤｐｎ接合の側断面図である。図１１Ｅ〜図１１Ｆに示すように、ｐｎ接合、及び電流注入経路（図１１Ｅ〜図１１Ｆに矢印で示す）は、ＬＥＤ１１５０内にて、活性層１０８の端から離れて、ｐｎダイオード層の側壁１５３に沿って内側に位置する。図１１Ｅに示す実施形態では、成長用基板１０２の一部は結果的に得られるＬＥＤ１１５０内に残されている。図１１Ｆに示す実施形態では、ｐｎダイオード層１１１５の厚さはＬＥＤ１１５０の内側部分を充填するのに十分である。例えば、電流拡散層１０４はＬＥＤ１１５０の内側部分を充填してもよい。
図１２Ａ〜図１２Ｆは、一実施形態に係る、選択的エッチング及びマストランスポートによるＬＥＤの形成方法の側断面図である。図１２Ａに示すように、図１Ａに関して上記したのと同様に、ｐｎダイオード層１１５が成長用基板１０２上に形成される。ｐｎダイオード層１１５は、赤色、緑色、又は青色発光用に設計されてもよい。但し、特定の処理手順は、ｐｎダイオード層１１５が窒化物ベースかリンベースかによってもよい。
図１２Ｂに示すように、溝１１８がｐｎダイオード層１１５を通って形成され、前に記載したようにメサ構造１２０を形成する。一実施形態では、ｐｎダイオード層１１５はリンベースであり、ＩｎＧａＰ活性層１０８の選択的エッチングは図１２Ｃに示す活性層内の切り込みを生成するために行われる。一実施形態では、ｐｎダイオード層１１５は窒化物ベースであり、光で活性化される（例えば、３６５〜４５０ｎｍ）光電気化学エッチングによって選択的にＩｎＧａＮ活性層１０８の一部が除去されて、切り込みを生成する。図１２Ｄに示すように、高温でのマストランスポートは隣接する材料のマストランスポートを引き起こし、切り込まれた活性層１０８を包み込む新たなｐｎ接合を形成する。マストランスポートは、最初に切り込みを形成せずとも、活性層１０８の端を包み込むことができるように意図されている。ｐｎダイオード層１１５がリンベースである一実施形態では、マストランスポートは高温でのＰＨ3＋Ｈ2への暴露によって引き起こされる。かかる実施形態では、隣接するｐ型ＡｌＩｎＧａＰクラッド層１１０及びｎ型ＡｌＩｎＧａＰクラッド層１０６は、ＩｎＧａＰ活性層１０８を包み込む。ｐｎダイオード層１１５が窒化物ベースである一実施形態では、マストランスポートは高温でのＮＨ3＋Ｈ2への暴露によって引き起こされる。かかる実施形態では、隣接するｐ型ＧａＮ電流拡散層１１２及びｎ型ＧａＮ電流拡散層１０４が、ＩｎＧａＮ活性層１０８を包み込む。図１２Ｅ〜図１２Ｆに示すように、構造は次に、図１Ｂ〜図１Ｆに関して上記したのと同様に処理することで、ＬＥＤ１２５０を形成してもよい。
図１２Ｇ〜図１２Ｈは、一実施形態に係る、切り込みのある活性層を備えるＬＥＤの断側面図である。図１２Ｇに示すように、隣接するｐ型ＡｌＩｎＧａＰクラッド層１１０及びｎ型ＡｌＩｎＧａＰクラッド層１０６が、ＩｎＧａＰ活性層１０８を包み込む。図１２Ｈに示すように、隣接するｐ型ＧａＮ電流拡散層１１２及びｎ型ＧａＮ電流拡散層１０４がＩｎＧａＮ活性層１０８を包み込む。各実施形態では、活性層１０８の端１５１はＬＥＤ１２５０内に、ｐｎダイオード層側壁１５３の中に、内側に閉じ込められる。
図１３Ａ〜図１３Ｃは、一実施形態に係る、表面変換によってＬＥＤの側壁を不活性化させる方法の側断面図である。図１３Ａ〜図１３Ｂはリンベースのｐｎダイオード構造について図１２Ａ〜図１２Ｂと実質的に同様であるが、組成が若干異なる。図１３Ｃに示すように、活性層１０８、及び任意選択的にクラッド層１０６、１１０は、それらの合金にヒ素を含む。一実施形態では、層１０６、１０８、１１０がアルミニウムを追加的に含むことで、バンドギャップ値を回復させてもよい。メサ構造１２０は高温でＰＨ3＋Ｈ2蒸気に暴露され、結果的にグループＶ化学種が蒸発する不適合昇華を得る。漏れるＡｓ化学種はＰと入れ替えられ、表面バンドギャップエネルギーが上昇する。結果的に、活性層１０８の端１５１はＬＥＤ内に、ｐｎダイオード層側壁１５３の中に、内側に閉じ込められる。
図１４Ａは、一実施形態に係る、活性層内に量子ドットを有するＬＥＤの側断面図である。一実施形態では、図１４Ａに示す構造は、赤色の光を発するために設計される、リンベースのＬＥＤを対象としている。一実施形態では、ＬＥＤ１４５０は、注入キャリアが量子ドットで局所化され、ＬＥＤ側壁１５１に拡散する可能性の低い量子ドット活性領域１４０８を含む。図１４Ｂは、一実施形態に係る、量子ドット１４０９を有するＬＥＤ活性層の概略上面図である。一実施形態では、クラッド層１４１０はｐ型ＡｌＩｎＰから形成され、クラッド層１４０６はｎ型ＡｌＩｎＰから形成され、活性層１０８は（Ａｌ）ＧａＩｎＰから形成される。層の形成中に、圧縮ひずみによってＩｎがＩｎリッチエリアに分離するように、堆積が制御される。堆積条件もまた、混和性ギャップを活用してＩｎリッチエリアを形成するために、制御することができる。このようにして、より低いバンドギャップを有するＩｎリッチな量子ドットの塊はキャリアを閉じ込め、ＬＥＤ側壁１５１への横方向の拡散を抑制する。非均質活性層１０８内での量子ドットの塊の検出は、例えば、光ルミネセンスによって検出されてもよい。例示的な量子ドットの塊１４０９は、低バンドギャップ領域が形成されるレンズ縮尺に依存し、一実施形態では１０〜２０ｎｍオーダーであってもよい。
図１５Ａ〜図１５Ｃは、一実施形態に係る、活性層内にナノピラーを有するＬＥＤを形成する方法の側断面図である。一実施形態では、図１５Ａに示す構造は、緑色又は青色発光用に設計される窒化物ベースのＬＥＤを対象としている。一実施形態では、ｐｎダイオード層１５１５は、ｎ型ＧａＮ電流拡散層１０４、ｐ型ＡｌＧａＮクラッド層１１０、及びｐ型ＧａＮ電流拡散層１１２を備える。複数の層が活性層を形成してもよい。一実施形態では、複数の活性層はＩｎＧａＮを含む。一実施形態では、第１のＩｎ1ＧａＮ活性層１５０８Ａは複数のナノピラー１５０９を含む。ナノピラー１５０９は、Ｉｎ1ＧａＮ活性層１５０８Ａ内の圧縮ひずみによって自発的に形成可能である。一実施形態では、ナノピラー１５０９は選択的成長、又はパターン化によって形成される。第１のＩｎ1ＧａＮ活性層１５０８Ａを形成した後に、第２のＩｎ2ＧａＮ活性層１５０８Ｂが第１のＩｎ1ＧａＮ活性層１５０８Ａより高いインジウム含有量で形成される。結果的に、インジウムのより高い濃度が量子ドット、又はナノピラー１５０９上に位置してもよい。インジウムの分離は、ナノピラー１５０９の大きさを付加的に増加させる。第２のＩｎ2ＧａＮ活性層１５０８Ｂの形成後及び第３のＩｎ3ＧａＮ活性層１５０８Ｃがその上に成長され、量子ドット、又はナノピラー１５０９を埋める。一実施形態では、Ｉｎ3ＧａＮ活性層１５０８Ｃ内のインジウム含有量はＩｎ2ＧａＮ活性層１５０８Ｂ内のインジウム含有量より少なく、Ｉｎ1ＧａＮ活性層１５０８Ａと同じであってもよい。図１５Ｂ〜図１５Ｃに示すように、構造を図１Ｂ〜図１Ｆに関して上記したものと同様に処理して、ＬＥＤ１５５０を形成してもよい。図１５Ｄは、一実施形態に係る、活性層内にナノピラーを有するＬＥＤの側断面図である。図１５Ｅは、一実施形態に係る、活性層内にナノピラーを有し、トップハット構成のＬＥＤの側断面図である。示すように、下部ｐ型ドープ電流拡散層１１２は台脚構成で形成される。示される実施形態では、ＬＥＤ１５５０は、量子ドット、又はナノピラー１５０９を活性領域１５０８内に含み、活性領域１５０８では注入キャリアが局所化され、ＬＥＤ側壁１５１に拡散する可能性が低く、ＬＥＤ側壁１５１はｐｎダイオード層側壁１５３にも対応する。
図１６Ａ〜１６Ｄは、一実施形態に係る、ｐｎダイオード層側壁でヘテロ構造が相互混合するＬＥＤを形成する方法の側断面図である。一実施形態では、図１６Ａに示す構造は、赤色発光用に設計されるリンベースのＬＥＤを対象とし、図１Ａに関して上記したものと同様のｐｎダイオード層１１５を備えてもよい。更に図１６Ａに示すように、電流拡散層１１２の上に注入マスク１６０１が形成される。次に、注入マスク１６０１の材料によっては、拡散又は相互混合を引き起こすために熱的動作が行われる。一実施形態では、注入マスク１６０１はシリコンから形成される。かかる実施形態では、シリコンは表面から拡散し、相互混合領域１６０２を形成する。シリコンの拡散はグループＩＩＩの空孔を引き起こし、グループＩＩＩの原子（Ａｌ、Ｇａ、Ｉｎ）がグループＩＩＩの部分格子上の格子位置を交換して均質な合金を層１０６（元々はＡｌＩｎＧａＰ）、１０８（元々はＩｎＧａＰ）、１１０（元々はＡｌＧａＩｎＰ）にわたって形成することを可能とする。引き続き図１６Ｂに示すように、シリコン拡散後、特にシリコン（ｎ型ドーパント）が拡散された場所にて、ブランケットＺｎドナー層が任意選択的に電流拡散層１１２の上に形成され、表面に拡散されて、ｐ型ドープ層１６０３を表面にわたって形成する。
図１６Ｃ〜図１６Ｄに示すように、溝１１８がｐｎダイオード層１１５を通ってエッチングされ、構造は図１Ｂ〜図１１Ｆに関して上記したのと同様にパターン化されて、ＬＥＤ１６５０を形成する。図１６Ｅは、一実施形態に係る、相互混合したＬＥＤのヘテロ構造の側断面図である。示すように、相互混合領域１６０２は活性層１０８に隣接して形成され、活性層１０８の端１５１はｐｎダイオード層側壁１５３内に、内側に閉じ込められる。
別の実施形態では、注入マスク１６０１はＳｉＯ2から形成され、グループＩＩＩの空孔を下にある材料に注入する。かかる実施形態では、Ａｌ、Ｇａ、ＩｎはＳｉＯ2に拡散し、Ａｌ、Ｇａ、及びＩｎが相互混合される相互混合領域１６０２を形成する。かかる実施形態では、ｎ型ドーパントが基板に拡散されないため、ｐ型ドープ層１６０３を形成する必要がない場合がある。
図１６Ｆに示す別の実施形態では、注入マスク１６０１はＳＯ2から形成され、Ｓｉドープ層１６１１は１つ以上の活性層１０８の近傍にて形成される。Ｓｉドープ層１６１１は、活性層１０８の近傍で相互混合を促進するように機能してもよい。
複数の実施形態によれば、ＬＥＤのアレイは次にキャリア基板から転写先基板、例えば照明又はディスプレイ基板に転写されてもよい。一実施形態では、転写は、犠牲剥離層を選択的に除去する、例えば蒸気ＨＦエッチングによって、続いてＬＥＤのアレイの静電転写を、静電転写ヘッドアレイを含む転写ツールを用いて行うことで、実現してもよい。
図１７Ａ〜図１７Ｆは、一実施形態に係る、側壁不活性化層を有するＬＥＤを形成する方法の断側面図である。図１７Ａに示すように、図１Ａに関して上述したものと同様に、バルクＬＥＤ基板１００を示す。それに加えて、ＩＴＯなどの導電性酸化物層１６０を、ｐｎダイオード層１１５の上に形成してもよい。例えば、導電性酸化物層１６０は、ｐｎダイオード層１１５の電流拡散層（例えば、１１２）又はクラッド層（例えば、１１０）とオーム接触してもよい。導電性酸化物層１６０及びｐｎダイオード層１１５は、次に、図１７Ｂに示すように、溝１１８を形成するためにパターン化されてもよい。溝１１８の形成後、基板を調節してもよい。例えば、これはＨＣｌ又は臭素系混合物内の天然酸化物若しくは残渣汚染を除去するための酸洗いを含んでもよい。次に、例えばアルゴン、水素、又は窒素を用いて、その場プラズマ処置を任意選択的に行ってもよい。
図１７Ｃに示すように、メサ構造１２０の上かつメサ構造１２０間に側壁不活性化層１７０が形成される。一実施形態では、側壁不活性化層１７０は原子層堆積（ＡＬＤ）を用いて形成される。例えば、側壁不活性化層１７０はＡｌ2Ｏ3であってもよいが、他の材料を用いてもよい。一実施形態では、側壁不活性化層１７０は、厚さ１〜１００ｎｍなど、０〜１，０００ｎｍの厚さであり、下地の基板のトポグラフィにしたがう均一の厚さであってもよく、メサ構造１２０周りの外郭を形成する。次に側壁不活性化層１７０を、パターン化された導電性酸化物層１６０を露出する開口部１７０をメサ構造１２０の上に形成するために、パターン化してもよい。例えば、これはフッ素系ドライエッチング法を用いて実現してもよい。
次に下部導電性コンタクト１１６を、図１７Ｄに示すように、導電性酸化物層１６０の露出部分の上に、開口部１７２内にて形成してもよい。図１７Ｅに示すように、パターン化された犠牲酸化物層１２２が形成され、パターン化された構造はキャリア基板１４０に接着結合材料で接合されて、安定化層１３０を形成する。キャリア基板１４０に接合した後、成長用基板１０２をレーザーリフトオフ、エッチング、又は研削などの好適な方法を用いて除去し、ｐｎダイオード層１１５を露出してもよい。次に、別々のメサ構造１２０を接続するｐｎダイオード層１１５の任意の残る部分をエッチング又は研削することで除去して、横方向に分離したｐｎダイオード層１１５を形成してもよい。次に上部導電性コンタクト層１４２を、各横方向に分離したｐｎダイオード層上に形成してもよく、結果的に図１７Ｆに示すＬＥＤ１５０を得る。示すように、ＡＬＤ側壁不活性化層１７０はｐｎダイオード層１１５の側壁１５３（例えば、上部電流拡散層１０４、活性層１０８、及び下部電流拡散層１１２を含む）に沿って、かつ導電性酸化物層１６０の下にわたる。
図１８Ａに示すように、一実施形態では、ＬＥＤ１５０のアレイがディスプレイ基板に転写されて接合される。ＬＥＤ１５０が示されているが、これは例示的であり、上記のＬＥＤのうちの任意のものを用いてもよい。例えば、ディスプレイ基板３００は、アクティブマトリクス型ＯＬＥＤディスプレイパネルに用いられるものに類似する薄膜トランジスタ（ＴＦＴ）ディスプレイ基板（即ち、バックプレーン）であってもよい。図１８Ａは、一実施形態に係るディスプレイパネルの側面図である。かかる実施形態では、ディスプレイ基板は、独立して各サブ画素を駆動させるための作動回路（例えば、トランジスタ、コンデンサなど）を含むＴＦＴ基板である。基板３００は、非画素エリア、及び画素内に設けられたサブ画素を含む画素エリア（例えば、表示領域）を含んでもよい。非画素エリアは、データ信号（Ｖｄａｔａ）をサブ画素に送信可能にするために各サブ画素のデータラインに接続されるデータ駆動回路、スキャン信号（Ｖｓｃａｎ）をサブ画素に送信可能にするためにサブ画素のスキャンラインに接続されるスキャン駆動回路、電源信号（Ｖｄｄ）をＴＦＴに送信するための電源供給ライン、及び接地信号（Ｖｓｓ）をサブ画素のアレイに送信するための接地リングを含んでもよい。データ駆動回路、スキャン駆動回路、電源供給ライン、及び接地リングを全て、フレキシブル回路基板（ＦＣＢ）に接続することができ、フレキシブル回路基板は電源供給ラインに電力を供給するための電源、及び接地リングに電気的に接続された電源接地ラインを含む。なお、これはディスプレイパネルの一例示的な実施形態であり、代替の構成が可能であるように理解される。例えば、任意の駆動回路がディスプレイ基板３００から外れて配置可能であり、あるいは、ディスプレイ基板３００の後面に位置することができる。同様に、基板３００内に形成された作動回路（例えば、トランジスタ、コンデンサなど）は、図１８Ｂに示すように、基板３００の上面に接合されたマイクロドライバチップ３５０と入れ替え可能である。
図１８Ａに示す特定の実施形態において、ＴＦＴ基板は、駆動回路からのデータラインに接続されるスイッチングトランジスタＴ１、及び電源供給ラインに接続される電力ラインに接続される駆動トランジスタＴ２を含む。スイッチングトランジスタＴ１のゲートはまた、スキャン駆動回路からのスキャンラインに接続され得る。バンク開口部３２７を含むパターン化されたバンク層３２６が基板３００の上に形成される。一実施形態では、バンク開口部３２７はサブ画素と対応する。バンク層３２６は、インクジェット印刷、スクリーン印刷、ラミネーション、スピンコーティング、ＣＶＤ、及びＰＶＤ等の様々な技術によって形成され得て、不透明、透明、又は半透明の材料から形成されてもよい。一実施形態では、バンク層３２６は絶縁材料から形成される。一実施形態では、バンク層はブラックマトリクス材料から形成されて、発光された光、又は周囲光を吸収する。バンク層３２６の厚さ及びバンク開口部３２７の幅は、開口内に転写され接合されるＬＥＤ１５０の高さ、静電転写ヘッドの高さ、及びディスプレイパネルの解像度に依存してもよい。一実施形態では、バンク層３２６の例示的な厚さは、１μｍ〜５０μｍであり得る。
導電性下部電極３４２、接地タイライン３４４、及び接地リング３１６は、ディスプレイ基板３００の上に任意選択的に形成されてもよい。例示の実施形態において、接地タイライン３４４の配置は、ディスプレイパネルの画素エリア３０４内のバンク開口部３２８間を通り得る。接地タイライン３４４はバンク層３２６上に形成されてもよく、あるいは、開口部３３２はバンク層３２６内に、バンク層３２６の下にある接地タイライン３４４を露出するために形成されてもよい。一実施形態では、接地タイライン３４４は、画素エリアのバンク開口部３２７間に形成され、非表示領域の接地リング３１６又は接地ラインに電気的に接続される。このように、Ｖｓｓ信号は、サブ画素のマトリクスに対してより均一に印加され得ることにより、ディスプレイパネルにわたって、より均一な明るさがもたらされる。
ＬＥＤ１５０周りにバンク開口部３２７内にて形成された不活性化層３４８は、上部電極層３１８と下部電極層３４２との間の電気ショートを防止するなどの機能を果たしてもよく、上部導電性コンタクト１４２と接地タイライン３４４との間の上部電極層３１８の十分な段差被覆性を提供する。不活性化層３４８はまた、下部電極層３４２の任意の部分を被覆し、上部電極層３１８との可能な短絡を防止してもよい。複数の実施形態によれば、不活性化層３４８は、エポキシ、ポリ（メチルメタクリレート）（ＰＭＭＡ）などのアクリル（ポリアクリレート）、ベンゾシクロブテン（ＢＣＢ）、ポリミド、及びポリエステルなどであるがこれらに限定されない種々の材料で形成してもよい。一実施形態では、不活性化層３４８はＬＥＤデバイス１５６周りのインクジェット印刷又はスクリーン印刷によって形成され、バンク開口部３２７によって確定されたサブ画素エリアを充填する。
上部電極層３１８は、特定の用途に応じて、不透明、反射性、透明又は半透明であってもよい。上部発光型ディスプレイパネルでは、上部電極層３１８は、アモルファスシリコン、透明導電性ポリマー、又は透明導電性酸化物などの透明導電性材料であってもよい。上部電極層３１８の形成に続いて、及び封止層３４６が基板３００の上に形成される。例えば、封止層３４６は、可撓性の封止層又は剛性層であってもよい。
一実施形態では、１つ以上のＬＥＤ１５０がサブ画素回路内に構成される。ＬＥＤ１５０の第１の端子（例えば、下部導電性コンタクト）は、駆動トランジスタと連結される。例えば、ＬＥＤ１５０は駆動トランジスタと連結される接合パッドと接合可能である。一実施形態では、ＬＥＤ１５０の冗長な対が、駆動トランジスタＴ２と連結される下部電極３４２に接合される。１つ以上のＬＥＤ１５０は、本明細書に記載のＬＥＤのうちの任意のものであってもよい。接地線は、１つ以上のＬＥＤについて、第２の端子（例えば、上部導電性コンタクト）と電気的に連結される。
電流は１つ以上のＬＥＤを通って、例えば、駆動トランジスタＴ２から駆動され得る。ハイサイド駆動構成において、１つ以上のＬＥＤは、サブ画素回路が電流をＬＥＤのｐ端子から押し出すように、ＰＭＯＳ駆動トランジスタのドレイン側又はＮＭＯＳ駆動トランジスタのソース側に存在し得る。あるいは、サブ画素回路は、接地線が電源線となり、電流がＬＥＤのｎ端子を通って引かれる、低側駆動構成に構成可能である。
図１９は、一実施形態に係るディスプレイシステム１９００を示す。ディスプレイシステムは、プロセッサ１９１０と、データ受信機１９２０と、ディスプレイ１９３０と、スキャンドライバＩＣ及びデータドライバＩＣであってもよい１つ以上のディスプレイドライバＩＣ１９４０と、を収容する。データ受信機１９２０は、データを無線又は有線で受信するように構成してもよい。無線は、いくつかの無線基準又はプロトコルのうちのいずれかに実装されてもよい。１つ以上のディスプレイドライバＩＣ１９４０はディスプレイ１９３０に物理的かつ電気的に接続してもよい。
いくつかの実施形態では、ディスプレイ１９３０は、上述の実施形態に従って形成される１つ以上のＬＥＤを含む。ディスプレイシステム１９００は、その用途に応じて、他の構成要素を含んでもよい。これら他の構成要素としては、メモリ、タッチスクリーンコントローラ及びバッテリが挙げられるが、これらに限定されない。種々の実装形態においては、ディスプレイシステム１９００はテレビ、タブレット、電話機、ノート型パソコン、コンピュータモニタ、キオスク、デジタルカメラ、手持ち式ゲームコンソール、メディアディスプレイ、電子書籍ディスプレイ、又は大面積サイネージディスプレイであってもよい。
図２０は、一実施形態に係る照明システム２０００を示す。照明システムは、電源２０１０を収容する。電源２０１０は、電力を受信するための受信インターフェース２０２０と、光源２０４０に供給される電力を制御するための電力制御ユニット２０３０と、を含んでもよい。電力は照明システム２０００の外部から、又は照明システム２０００内に任意選択的に含まれるバッテリから供給してもよい。いくつかの実施形態では、光源２０４０は、上述の実施形態に従って形成される１つ以上のＬＥＤを含む。種々の実装形態においては、照明システム２０００は広告板照明、建物照明、道路照明、電球、及びランプなどの室内又は室外照明用途であってもよい。
本実施形態の種々の態様の利用において、ＬＥＤを形成するために、上記実施形態の組み合わせ又は変形が可能であることは、当業者には明らかとなるであろう。本実施形態を構造的特徴及び／又は方法論的行為に特有の言語で記載してきたが、添付の特許請求の範囲は、記載した特定の特徴又は行為に必ずしも限定されないことを理解されたい。開示した特定の特徴及び行為は、むしろ、説明上有用な特許請求の範囲の実施形態として理解されたい。

Claims (17)

  1. ｐｎダイオード層であって、
    上部電流拡散と、
    下部電流拡散層と、
    前記上部電流拡散層と前記下部電流拡散層との間の活性層と、
    前記上部電流拡散層、前記活性層、及び前記下部電流拡散層にわたるｐｎダイオード層側壁と、
    を含むｐｎダイオード層を備える、発光ダイオード（ＬＥＤ）。
  2. 前記活性層の横端が、前記ｐｎダイオード層側璧内に、内側に閉じ込められている、請求項１に記載の発光ダイオード。
  3. 前記ｐｎダイオード層側壁を取り囲む、その場エピタキシャル再成長不活性化層を更に備える、請求項１に記載の発光ダイオード。
  4. 前記ｐｎダイオード層側壁を取り囲み、かつ前記下部電流拡散層の下に存在する、別の場所でのエピタキシャル再成長不活性化層を更に備える、請求項１に記載の発光ダイオード。
  5. 前記ｐｎダイオード層側壁内に拡散不活性化層を更に備える、請求項１に記載の発光ダイオード。
  6. 前記下部電流拡散層によって横方向に取り囲まれた、拡散ｐ型ドープ領域を更に備える、請求項１に記載の発光ダイオード。
  7. 前記ＬＥＤの内側に横ｐｎ接合を更に備える、請求項１に記載の発光ダイオード。
  8. 前記活性層はリンベースであり、前記ｐｎダイオード層側壁を横方向に取り囲むＡｌＩｎＰ不活性化層を更に備える、請求項１に記載の発光ダイオード。
  9. 前記活性層は窒化物ベースであり、前記ｐｎダイオード層側壁を横方向に取り囲むＧａＮ不活性化層を更に備える、請求項１の発光ダイオード。
  10. 前記活性層は（１００）領域と、前記（１００）領域からの向きの一致しない傾斜領域とを含む、請求項１に記載の発光ダイオード。
  11. 前記傾斜領域上に活性ｐｎ接合が形成される、請求項１０に記載の発光ダイオード。
  12. 前記活性層の前記横端は切り込みによって前記ＬＥＤの前記内側に配置され、次に周囲の層のマストランスポートが行われる、請求項２に記載の発光ダイオード。
  13. 前記活性層の前記横端は、前記ＬＥＤの前記内側に、表面変換によって配置される、請求項２に記載の発光ダイオード
  14. 前記活性層は分離された量子ドットの塊を含む、請求項１に記載の発光ダイオード。
  15. 前記活性層は埋め込まれたナノピラーを含む、請求項１に記載の発光ダイオード。
  16. 前記活性層を取り囲む、相互混合された不活性化領域を更に備える、請求項２に記載の発光ダイオード。
  17. 前記ｐｎダイオード層側壁を取り囲むＡｌ2Ｏ3側壁不活性化層を更に備える、請求項１に記載の発光ダイオード。
JP2019202959A 2015-01-06 2019-11-08 非発光性側壁再結合を低減させるｌｅｄ構造 Pending JP2020036038A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562100348P 2015-01-06 2015-01-06
US62/100,348 2015-01-06
US14/853,614 2015-09-14
US14/853,614 US9484492B2 (en) 2015-01-06 2015-09-14 LED structures for reduced non-radiative sidewall recombination

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017553307A Division JP2018505567A (ja) 2015-01-06 2015-12-07 非発光性側壁再結合を低減させるｌｅｄ構造

Publications (1)

Publication Number Publication Date
JP2020036038A true JP2020036038A (ja) 2020-03-05

Family

ID=56286945

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017553307A Pending JP2018505567A (ja) 2015-01-06 2015-12-07 非発光性側壁再結合を低減させるｌｅｄ構造
JP2019202959A Pending JP2020036038A (ja) 2015-01-06 2019-11-08 非発光性側壁再結合を低減させるｌｅｄ構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017553307A Pending JP2018505567A (ja) 2015-01-06 2015-12-07 非発光性側壁再結合を低減させるｌｅｄ構造

Country Status (6)

Country Link
US (1) US9484492B2 (ja)
EP (1) EP3243223B1 (ja)
JP (2) JP2018505567A (ja)
KR (3) KR20170100611A (ja)
CN (1) CN107408603B (ja)
WO (1) WO2016111789A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022529861A (ja) * 2020-03-24 2022-06-27 中国科学院蘇州納米技術与納米▲ファン▼生研究所 超可撓性透明半導体薄膜及びその製造方法
JP7272412B1 (ja) 2021-12-03 2023-05-12 信越半導体株式会社 接合型半導体ウェーハの製造方法
US11923402B2 (en) 2020-12-14 2024-03-05 Lumileds Llc Light emitting diode device

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865772B2 (en) 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US10297581B2 (en) 2015-07-07 2019-05-21 Apple Inc. Quantum dot integration schemes
US10297719B2 (en) 2015-08-27 2019-05-21 Mikro Mesa Technology Co., Ltd. Micro-light emitting diode (micro-LED) device
KR102402999B1 (ko) 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
DE102015120089A1 (de) * 2015-11-19 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
KR102651054B1 (ko) * 2016-02-22 2024-03-26 삼성디스플레이 주식회사 전사 장치, 이를 이용한 전사 방법 및 표시 장치
US10132478B2 (en) 2016-03-06 2018-11-20 Svv Technology Innovations, Inc. Flexible solid-state illumination devices
DE102016105407A1 (de) * 2016-03-23 2017-09-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer elektronischen Vorrichtung und elektronische Vorrichtung
CN109155345B (zh) * 2016-06-30 2022-10-28 苹果公司 用于减少的非辐射侧壁复合的led结构
US10396241B1 (en) * 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction
CN106340597B (zh) * 2016-08-31 2019-01-18 纳晶科技股份有限公司 发光器件
TWI648870B (zh) * 2016-12-09 2019-01-21 英屬開曼群島商錼創科技股份有限公司 發光二極體晶片
TWI646680B (zh) * 2017-01-10 2019-01-01 英屬開曼群島商錼創科技股份有限公司 微型發光二極體晶片以及顯示面板
US20210280741A1 (en) * 2017-01-10 2021-09-09 PlayNitride Inc. Micro light emitting diode display panel
CN109216417B (zh) * 2017-06-30 2023-10-17 乐金显示有限公司 显示装置
CN109860364B (zh) * 2017-08-30 2020-09-01 天津三安光电有限公司 发光二极管
KR102498252B1 (ko) * 2017-09-26 2023-02-10 삼성전자주식회사 발광 칩들을 포함하는 디스플레이 및 그 제조 방법
US10325889B1 (en) 2018-01-12 2019-06-18 Mikro Mesa Technology Co., Ltd. Display device including LED devices with selective activation function
US11404400B2 (en) 2018-01-24 2022-08-02 Apple Inc. Micro LED based display panel
US10622519B2 (en) 2018-03-30 2020-04-14 Facebook Technologies, Llc Reduction of surface recombination losses in micro-LEDs
US20190305188A1 (en) * 2018-03-30 2019-10-03 Facebook Technologies, Llc Reduction of surface recombination losses in micro-leds
US10468552B2 (en) * 2018-03-30 2019-11-05 Facebook Technologies, Llc High-efficiency micro-LEDs
US10644196B2 (en) 2018-03-30 2020-05-05 Facebook Technologies, Llc Reduction of surface recombination losses in micro-LEDs
TWI672466B (zh) * 2018-04-11 2019-09-21 台灣愛司帝科技股份有限公司 微型發光二極體顯示器及其製作方法
EP3806168B1 (en) * 2018-06-11 2023-11-22 Xiamen San'an Optoelectronics Co., Ltd. Light-emitting component
US10734549B2 (en) * 2018-06-19 2020-08-04 EcoSense Lighting, Inc. High efficiency group-III nitride light emitting diode
CN108598867B (zh) * 2018-06-26 2020-06-12 扬州乾照光电有限公司 Dbr结构芯片及其制备方法
KR102136579B1 (ko) 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
CN111933771B (zh) * 2018-07-28 2023-02-17 厦门三安光电有限公司 微发光二极管及其显示装置
KR102608987B1 (ko) * 2018-09-07 2023-12-05 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치
US11139342B2 (en) 2018-09-26 2021-10-05 Nitride Semiconductors Co., Ltd. UV-LED and display
TWI804685B (zh) * 2018-09-27 2023-06-11 美商亮銳公司 於圖案化模板及基板上之微米級發光二極體顯示器
US11271033B2 (en) 2018-09-27 2022-03-08 Lumileds Llc Micro light emitting devices
US10811460B2 (en) 2018-09-27 2020-10-20 Lumileds Holding B.V. Micrometer scale light emitting diode displays on patterned templates and substrates
US10964845B2 (en) 2018-09-27 2021-03-30 Lumileds Llc Micro light emitting devices
US10923628B2 (en) 2018-09-27 2021-02-16 Lumileds Llc Micrometer scale light emitting diode displays on patterned templates and substrates
JP7374516B2 (ja) * 2018-11-06 2023-11-07 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 超低漏洩電流を伴うマイクロｌｅｄ
KR102601950B1 (ko) * 2018-11-16 2023-11-14 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
KR20200063411A (ko) 2018-11-27 2020-06-05 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 발광 소자를 구비한 표시 장치
CN109755359A (zh) * 2019-01-15 2019-05-14 江西兆驰半导体有限公司 一种发光二极管芯片的制造方法
EP3696300A1 (de) 2019-02-18 2020-08-19 Aixatech GmbH Verfahren zur herstellung eines verbundmaterialkörpers insbesondere für die verwendung bei der herstellung von elektronischen oder optoelektronischen bauelementen
US10680035B1 (en) * 2019-03-12 2020-06-09 Mikro Mesa Technology Co., Ltd. Micro light-emitting diode display device and micro light-emitting diode driving circuit
KR20200111323A (ko) 2019-03-18 2020-09-29 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
US11677042B2 (en) * 2019-03-29 2023-06-13 Meta Platforms Technologies, Llc Regrowth of epitaxial layer for surface recombination velocity reduction in light emitting diodes
US11158761B2 (en) * 2019-05-07 2021-10-26 Facebook Technologies, Llc Bonding methods for light emitting diodes
GB2584150B (en) * 2019-05-24 2021-05-19 Plessey Semiconductors Ltd LED precursor including a passivation layer
EP3745474A1 (en) * 2019-05-28 2020-12-02 OSRAM Opto Semiconductors GmbH Optoelectronic device and method for manufacturing an optoe-lectronic device
DE102019117207A1 (de) * 2019-06-26 2020-12-31 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips
JP7323783B2 (ja) 2019-07-19 2023-08-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP7403201B2 (ja) * 2019-07-19 2023-12-22 信一郎 高谷 化合物半導体ヘテロ接合バイポーラトランジスタ
TWI707466B (zh) * 2019-07-23 2020-10-11 國立中興大學 亮度均勻之被動式微發光二極體陣列裝置
CN110534473B (zh) * 2019-07-29 2022-04-05 中国科学院微电子研究所 化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法及异构集成器件
DE102019121580A1 (de) * 2019-08-09 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit reduzierter absorption und verfahren zur herstellung eines bauelements
KR20210021769A (ko) 2019-08-19 2021-03-02 삼성전자주식회사 디스플레이 장치
GB2586861B (en) * 2019-09-06 2022-01-19 Plessey Semiconductors Ltd Light Emitting Diode and method of forming a Light Emitting Diode
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
DE102019126506A1 (de) * 2019-10-01 2021-04-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
US11309464B2 (en) 2019-10-14 2022-04-19 Facebook Technologies, Llc Micro-LED design for chief ray walk-off compensation
US11424289B2 (en) 2019-11-14 2022-08-23 Meta Platforms Technologies, Llc In situ selective etching and selective regrowth of epitaxial layer for surface recombination velocity reduction in light emitting diodes
GB2590450B (en) * 2019-12-18 2022-01-05 Plessey Semiconductors Ltd Light emitting diode precursor
US11699775B2 (en) 2020-01-22 2023-07-11 Samsung Electronics Co.. Ltd. Semiconductor LED and method of manufacturing the same
CN111341893B (zh) * 2020-03-03 2021-03-26 中国科学院半导体研究所 一种AlGaN基二极管及其制备方法
DE102020106113A1 (de) * 2020-03-06 2021-09-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterkörper, strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers
KR102506449B1 (ko) * 2020-04-23 2023-03-07 삼성전자주식회사 표시 장치
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
TW202213311A (zh) * 2020-09-18 2022-04-01 許華珍 一種顯示裝置
KR20220045478A (ko) 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법
DE102021109960A1 (de) * 2021-04-20 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102021207298A1 (de) * 2021-07-09 2023-01-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
CN113851568A (zh) * 2021-08-19 2021-12-28 厦门大学 一种利用原子层沉积技术提高微型led调制带宽的办法
KR20230033773A (ko) * 2021-09-01 2023-03-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
JP7367743B2 (ja) * 2021-10-18 2023-10-24 信越半導体株式会社 接合型半導体ウェーハの製造方法
WO2023086087A1 (en) * 2021-11-10 2023-05-19 Ams-Osram International Gmbh Method for manufacturing an optoelectronic semiconductor chip
DE102021129843A1 (de) 2021-11-16 2023-05-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips und strahlungsemittierender halbleiterchip
CN114188453A (zh) * 2021-11-30 2022-03-15 重庆康佳光电技术研究院有限公司 垂直led芯片及其制备方法、led阵列及显示面板
WO2023142135A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (shanghai) Limited A micro led panel with re-growth layer and manufacturing method thereof
KR20230130201A (ko) * 2022-03-02 2023-09-12 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
DE102022119108A1 (de) 2022-07-29 2024-02-01 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60223186A (ja) * 1984-04-19 1985-11-07 Nec Corp 埋め込み構造半導体レ−ザ
JPS62162383A (ja) * 1986-01-11 1987-07-18 Fumio Inaba 半導体発光装置
JPS63143889A (ja) * 1986-12-08 1988-06-16 Ricoh Co Ltd 半導体発光装置
JPH02114675A (ja) * 1988-10-25 1990-04-26 Sumitomo Electric Ind Ltd 半導体発光素子ならびにその製造方法
JPH04273174A (ja) * 1991-02-28 1992-09-29 Sharp Corp 半導体発光素子及びその製造方法
JPH05110202A (ja) * 1991-10-17 1993-04-30 Nec Corp 面発光素子の製造方法
JPH05275802A (ja) * 1992-03-27 1993-10-22 Fuji Xerox Co Ltd 半導体レーザの製造方法
JPH06163981A (ja) * 1992-11-25 1994-06-10 Victor Co Of Japan Ltd 半導体装置
JPH09162441A (ja) * 1995-12-05 1997-06-20 Toshiba Corp 半導体装置及びその製造方法
JPH11284280A (ja) * 1998-03-30 1999-10-15 Toshiba Corp 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法
DE10039435A1 (de) * 2000-08-11 2002-02-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit erhöhter Strahlungsauskopplung und Herstellungsverfahren hierfür
JP2004281559A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体発光素子
JP2005244245A (ja) * 2004-02-27 2005-09-08 Osram Opto Semiconductors Gmbh 発光半導体チップおよびこの種の半導体チップの製造方法
JP2009117539A (ja) * 2007-11-05 2009-05-28 Furukawa Electric Co Ltd:The 光半導体素子及び光半導体素子の製造方法
JP2009224480A (ja) * 2008-03-14 2009-10-01 Panasonic Corp ２波長半導体レーザ装置
JP2009260357A (ja) * 2008-04-15 2009-11-05 Osram Opto Semiconductors Gmbh 光電子半導体素子および光電子半導体素子の製造方法
US20100276726A1 (en) * 2009-05-04 2010-11-04 Hyun Kyong Cho Light emitting device, package, and system
JP2012500479A (ja) * 2008-08-19 2012-01-05 ラティス パワー （チアンシ） コーポレイション 両面不動態化を伴う半導体発光デバイスを製造するための方法
JP2013110374A (ja) * 2011-10-26 2013-06-06 Sony Corp 発光素子およびその製造方法、並びに発光装置
JP2013530543A (ja) * 2010-07-08 2013-07-25 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光ダイオードチップおよび発光ダイオードチップの製造方法
WO2014204695A1 (en) * 2013-06-17 2014-12-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63196089A (ja) 1987-02-10 1988-08-15 Furukawa Electric Co Ltd:The 半導体発光素子の製造方法
US5138624A (en) 1989-11-16 1992-08-11 The Boeing Company Multiwavelength LED and laser diode optical source
JPH0555711A (ja) 1991-08-22 1993-03-05 Furukawa Electric Co Ltd:The 半導体レーザ素子とその製造方法
JPH05218498A (ja) 1992-02-03 1993-08-27 Mitsubishi Kasei Corp 横方向に接合を有する発光ダイオード
US5614734A (en) 1995-03-15 1997-03-25 Yale University High efficency LED structure
JP3585817B2 (ja) 2000-09-04 2004-11-04 ユーディナデバイス株式会社 レーザダイオードおよびその製造方法
US6891202B2 (en) * 2001-12-14 2005-05-10 Infinera Corporation Oxygen-doped Al-containing current blocking layers in active semiconductor devices
US6906353B1 (en) * 2003-11-17 2005-06-14 Jds Uniphase Corporation High speed implanted VCSEL
JP4655920B2 (ja) * 2005-12-22 2011-03-23 日立電線株式会社 半導体発光素子
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JP4903643B2 (ja) * 2007-07-12 2012-03-28 株式会社東芝 半導体発光素子
KR100903103B1 (ko) * 2007-12-05 2009-06-16 우리엘에스티 주식회사 화합물 반도체를 이용한 발광소자
WO2010020067A1 (en) * 2008-08-19 2010-02-25 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with passivation layer
JP5356292B2 (ja) * 2010-03-19 2013-12-04 株式会社東芝 半導体発光素子及び半導体発光装置
US8237174B2 (en) * 2010-05-10 2012-08-07 National Central University LED structure
US9093818B2 (en) * 2010-07-15 2015-07-28 The Regents Of The University Of California Nanopillar optical resonator
US9246061B2 (en) * 2011-03-14 2016-01-26 Koninklijke Philips N.V. LED having vertical contacts redistruted for flip chip mounting
JP2014204095A (ja) * 2013-04-10 2014-10-27 信越半導体株式会社 半導体発光素子及びその製造方法
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60223186A (ja) * 1984-04-19 1985-11-07 Nec Corp 埋め込み構造半導体レ−ザ
JPS62162383A (ja) * 1986-01-11 1987-07-18 Fumio Inaba 半導体発光装置
JPS63143889A (ja) * 1986-12-08 1988-06-16 Ricoh Co Ltd 半導体発光装置
JPH02114675A (ja) * 1988-10-25 1990-04-26 Sumitomo Electric Ind Ltd 半導体発光素子ならびにその製造方法
JPH04273174A (ja) * 1991-02-28 1992-09-29 Sharp Corp 半導体発光素子及びその製造方法
JPH05110202A (ja) * 1991-10-17 1993-04-30 Nec Corp 面発光素子の製造方法
JPH05275802A (ja) * 1992-03-27 1993-10-22 Fuji Xerox Co Ltd 半導体レーザの製造方法
JPH06163981A (ja) * 1992-11-25 1994-06-10 Victor Co Of Japan Ltd 半導体装置
JPH09162441A (ja) * 1995-12-05 1997-06-20 Toshiba Corp 半導体装置及びその製造方法
JPH11284280A (ja) * 1998-03-30 1999-10-15 Toshiba Corp 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法
DE10039435A1 (de) * 2000-08-11 2002-02-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit erhöhter Strahlungsauskopplung und Herstellungsverfahren hierfür
JP2004281559A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体発光素子
JP2005244245A (ja) * 2004-02-27 2005-09-08 Osram Opto Semiconductors Gmbh 発光半導体チップおよびこの種の半導体チップの製造方法
JP2009117539A (ja) * 2007-11-05 2009-05-28 Furukawa Electric Co Ltd:The 光半導体素子及び光半導体素子の製造方法
JP2009224480A (ja) * 2008-03-14 2009-10-01 Panasonic Corp ２波長半導体レーザ装置
JP2009260357A (ja) * 2008-04-15 2009-11-05 Osram Opto Semiconductors Gmbh 光電子半導体素子および光電子半導体素子の製造方法
JP2012500479A (ja) * 2008-08-19 2012-01-05 ラティス パワー （チアンシ） コーポレイション 両面不動態化を伴う半導体発光デバイスを製造するための方法
US20100276726A1 (en) * 2009-05-04 2010-11-04 Hyun Kyong Cho Light emitting device, package, and system
JP2013530543A (ja) * 2010-07-08 2013-07-25 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光ダイオードチップおよび発光ダイオードチップの製造方法
JP2013110374A (ja) * 2011-10-26 2013-06-06 Sony Corp 発光素子およびその製造方法、並びに発光装置
WO2014204695A1 (en) * 2013-06-17 2014-12-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022529861A (ja) * 2020-03-24 2022-06-27 中国科学院蘇州納米技術与納米▲ファン▼生研究所 超可撓性透明半導体薄膜及びその製造方法
JP7325850B2 (ja) 2020-03-24 2023-08-15 中国科学院蘇州納米技術与納米▲ファン▼生研究所 超可撓性透明半導体薄膜及びその製造方法
US11923402B2 (en) 2020-12-14 2024-03-05 Lumileds Llc Light emitting diode device
JP7450127B2 (ja) 2020-12-14 2024-03-14 ルミレッズ リミテッド ライアビリティ カンパニー 発光ダイオード装置
JP7272412B1 (ja) 2021-12-03 2023-05-12 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP2023082874A (ja) * 2021-12-03 2023-06-15 信越半導体株式会社 接合型半導体ウェーハの製造方法

Also Published As

Publication number Publication date
US20160197232A1 (en) 2016-07-07
EP3243223B1 (en) 2022-06-08
WO2016111789A1 (en) 2016-07-14
EP3243223A1 (en) 2017-11-15
KR20170100611A (ko) 2017-09-04
US9484492B2 (en) 2016-11-01
KR102380538B1 (ko) 2022-03-29
CN107408603A (zh) 2017-11-28
KR20190109586A (ko) 2019-09-25
JP2018505567A (ja) 2018-02-22
KR20210076197A (ko) 2021-06-23
CN107408603B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
JP2020036038A (ja) 非発光性側壁再結合を低減させるｌｅｄ構造
US10714655B2 (en) LED structures for reduced non-radiative sidewall recombination
US9601659B2 (en) LED structures for reduced non-radiative sidewall recombination
US11978825B2 (en) LED with internally confined current injection area
CN109155345B (zh) 用于减少的非辐射侧壁复合的led结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220425