CN114188453A - 垂直led芯片及其制备方法、led阵列及显示面板 - Google Patents

垂直led芯片及其制备方法、led阵列及显示面板 Download PDF

Info

Publication number
CN114188453A
CN114188453A CN202111441377.7A CN202111441377A CN114188453A CN 114188453 A CN114188453 A CN 114188453A CN 202111441377 A CN202111441377 A CN 202111441377A CN 114188453 A CN114188453 A CN 114188453A
Authority
CN
China
Prior art keywords
layer
substrate
electrode
epitaxial layer
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111441377.7A
Other languages
English (en)
Inventor
戴广超
马非凡
曹进
赵世雄
王子川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202111441377.7A priority Critical patent/CN114188453A/zh
Publication of CN114188453A publication Critical patent/CN114188453A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

本发明涉及一种垂直LED芯片及其制备方法、LED阵列及显示面板。在垂直LED芯片中因为在衬底与外延层相对的一侧设置有导电层，并衬底上设置有贯穿孔，连接带可以穿越P型台面，并穿过贯穿孔实现N型半导体层与导电层的电连接，从而利用导电层作为垂直LED芯片实际的N电极。在这种情况下，N电极的设置不需要将外延层与衬底剥离，也不需要将外延层键合到其他衬底上，这不仅简化了垂直LED芯片生产的工序，提升了生产效率，而且可以避免外延层转移导致的破片风险，提升LED芯片的生产良率。

Description

垂直LED芯片及其制备方法、LED阵列及显示面板
技术领域
本发明涉及LED技术领域，尤其涉及一种垂直LED芯片及其制备方法、LED阵列及显示面板。
背景技术
垂直结构的LED芯片中因为电流在两个电极之间流动时可以均匀地穿过外延层，避免局部电流拥堵，外延层发光不均的问题，所以在实际生产中得到了较为广泛的应用。不过，垂直LED芯片中两个电极分别位于外延层的两侧，这导致在制备其中一个电极时，必须要将外延层从原衬底上剥离并键合到新衬底上，外露出外延层与原衬底之间的界面后才能进行该电极的制作。但外延层在原衬底与新衬底之间的转移不仅导致垂直LED芯片的制备工艺复杂，生产效率低下，而且衬底剥离与衬底键合的过程中都容易导致外延片破片，降低了生产良率，提升了生产成本。
因此，如何提升垂直结构的LED芯片的生产效率与生产良率是目前亟待解决的技术问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种垂直LED芯片、阵列以及显示面板，旨在解决垂直LED芯片制备过程中必须要经历衬底转移的过程而导致的生产效率与生产良率低的问题。
本申请提供一种垂直LED芯片，包括：
衬底；
设于衬底一侧的导电层；
设于衬底另一侧的外延层，外延层包括N型半导体层、量子阱层与P型半导体层，三者与衬底的距离依次增大，外延层还具有N型台面与P型台面；
包覆外延层的下绝缘层；
设于P型台面上并与P型半导体层电连接的P电极；以及
设于下绝缘层远离外延层的一侧，并穿过衬底上的贯穿孔以电连接N型半导体层与导电层的连接带，贯穿孔位于衬底上的外延层设置区之外，连接带一端穿过下绝缘层并同N型台面接触，另一端穿过下绝缘层与贯穿孔后同导电层接触。
上述垂直LED芯片，因为在衬底与外延层相对的一侧设置有导电层，并衬底上设置有贯穿孔，连接带可以穿越P型台面，并穿过贯穿孔实现N型半导体层与导电层的电连接，从而利用导电层作为垂直LED芯片实际的N电极。在这种情况下，N电极的设置不需要将外延层与衬底剥离，也不需要将外延层键合到其他衬底上，这不仅简化了垂直LED芯片生产的工序，提升了生产效率，而且可以避免外延层转移导致的破片风险，提升LED芯片的生产良率。
可选地，连接带跨越P型台面。
可选地，还包括包覆外延层及连接带的上绝缘层，P电极依次穿过上绝缘层、下绝缘层后与P型半导体层电连接。
上述垂直LED芯片中，设置有上绝缘层包覆外延层及连接带，因为上绝缘层绝缘，因此可以对连接带与外部进行电气隔离，避免垂直LED芯片固晶时，P电极的固晶材料与连接带之间发生短路，提升了垂直LED芯片的可靠性。
可选地，还包括电流扩展层，电流扩展层位于P型半导体层与P电极之间。
上述LED芯片中还包括设置在P型半导体层与P电极之间的电流扩展层，可以利用电流扩展层横向扩展电流，避免电流直接以最短路径在P电极与N电极之间流动，提升了外延层中电流流动的均匀性，提升了垂直LED芯片的出光效果。
基于同样的发明构思，本申请还提供一种LED阵列，包括至少两颗前述任一项的垂直LED芯片，各垂直LED芯片共衬底，且共导电层。
上述LED阵列中，因为在衬底与外延层相对的一侧设置有导电层，并衬底上设置有贯穿孔，连接带可以穿越P型台面，并穿过贯穿孔实现N型半导体层与导电层的电连接，从而利用导电层作为LED阵列实际的N电极。在这种情况下，N电极的设置不需要将外延层与衬底剥离，也不需要将外延层键合到其他衬底上，这不仅简化了LED阵列生产的工序，提升了生产效率，而且可以避免外延层转移导致的破片风险，提升LED阵列的生产良率。
基于同样的发明构思，本申请还提供一种显示面板，显示面板中包括驱动背板与多颗前述任一项的垂直LED芯片，垂直LED芯片的P电极与导电层分别与驱动背板中的驱动电路电连接。
上述显示面板所包含的垂直LED芯片中，因为在衬底与外延层相对的一侧设置有导电层，并衬底上设置有贯穿孔，连接带可以穿越P型台面，并穿过贯穿孔实现N型半导体层与导电层的电连接，从而利用导电层作为垂直LED芯片实际的N电极。在这种情况下，N电极的设置不需要将外延层与衬底剥离，也不需要将外延层键合到其他衬底上，这不仅简化了垂直LED芯片生产的工序，提升了生产效率，而且可以避免外延层转移导致的破片风险，提升LED芯片的生产良率，降低显示面板的成本。
基于同样的发明构思，本申请还提供一种垂直LED芯片制备方法，包括：
提供一带有外延层的衬底，外延层包括N型半导体层、量子阱层与P型半导体层，三者与衬底的距离依次增大；
在衬底与外延层相对的一面设置导电层；
刻蚀外延层以及衬底，以在外延层上形成N型台面与P型台面，在衬底上形成贯穿孔，贯穿孔位于衬底上的外延层设置区以外；
设置包覆外延层的下绝缘层；
形成连接带与P电极，P电极与P型半导体层电连接，连接带一端穿过下绝缘层并同N型台面接触，另一端穿过下绝缘层与贯穿孔后同导电层接触。
上述垂直LED芯片制备方法中，因为在衬底与外延层相对的一侧设置有导电层，并衬底上设置有贯穿孔，连接带可以穿越P型台面，并穿过贯穿孔实现N型半导体层与导电层的电连接，从而利用导电层作为垂直LED芯片实际的N电极。在这种情况下，N电极的设置不需要将外延层与衬底剥离，也不需要将外延层键合到其他衬底上，这不仅简化了垂直LED芯片生产的工序，提升了生产效率，而且可以避免外延层转移导致的破片风险，提升LED芯片的生产良率。
可选地，设置包覆外延层的下绝缘层之前还包括：在P型台面上设置电流扩展层。
上述垂直LED芯片的制备方法中，在P型半导体层与P电极之间设置了电流扩展层，可以利用电流扩展层横向扩展电流，避免电流直接以最短路径在P电极与N电极之间流动，提升了外延层中电流流动的均匀性，提升了所制得的垂直LED芯片的出光效果。
可选地，形成P电极之前，还包括：形成包覆外延层及连接带的上绝缘层；
形成P电极包括：依次对上绝缘层以及下绝缘层位于P电极的电极设置区中的区域进行刻蚀；在P电极的电极设置区中设置P电极。
上述垂直LED芯片制备方法中，设置了上绝缘层包覆外延层及连接带，因为上绝缘层绝缘，因此可以对连接带与外部进行电气隔离，避免垂直LED芯片固晶时，P电极的固晶材料与连接带之间发生短路，提升了垂直LED芯片的可靠性。
附图说明
图1为本发明示出的相关技术中垂直LED芯片的一种结构示意图；
图2为本发明一可选实施例中提供的一种垂直LED芯片的结构示意图；
图3a为本发明一可选实施例中示出的外延层中P型台面与N型台面的一种示意图；
图3b为本发明一可选实施例中示出的外延层中P型台面与N型台面的另一种示意图；
图3c为本发明一可选实施例中示出的外延层中P型台面与N型台面的又一种示意图；
图4为本发明一可选实施例中提供的另一种垂直LED芯片的结构示意图；
图5为本发明一可选实施例中提供的贯穿孔与外延层在衬底上的一种位置示意图；
图6为本发明一可选实施例中提供的又一种垂直LED芯片的结构示意图；
图7为本发明一可选实施例中示出一种垂直LED芯片中P电极与连接带的厚度示意图；
图8为本发明一可选实施例中提供的再一种垂直LED芯片的结构示意图；
图9为本发明一可选实施例中提供的垂直LED芯片的制程示意图；
图10为本发明一可选实施例中提供的垂直LED芯片制备方法示意图；
图11为本发明一可选实施例中提供的LED阵列的结构示意图；
图12为本发明另一可选实施例中提供的LED阵列的制程示意图；
图13为本发明另一可选实施例中提供的LED阵列制备方法的流程示意图；
图14为本发明另一可选实施例中提供的子外延层与蓝宝石衬底经历刻蚀后的一种俯视示意图。
附图标记说明：
10-垂直LED芯片；11-外延层；12-N电极；20-垂直LED芯片；21-衬底；210-贯穿孔；22-导电层；23-外延层；23a-N型台面；23b-P型台面；24-下绝缘层；25-P电极；26-连接带；27-电流扩展层；28-上绝缘层；60-垂直LED芯片；80-垂直LED芯片；120-LED阵列；121-蓝宝石衬底；1210-贯穿孔；122-外延层；1220-子外延层；1220a-N型台面；1220b-P型台面；123-导电层；124-ITO图案层；125-下绝缘层；126-连接带；127-上绝缘层；128-P电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
LED芯片从结构上一般可以分为正装结构、倒装结构与垂直结构集中。对于正装结构与倒装结构的LED而言，两个芯片电极位于外延层的同一侧，电流从一个电极流至另一个电极时，电子会选择以最短路径穿过，这就导致外延层中部分区域没有电流穿过，但部分区域中出现电流拥堵，进而使LED芯片的发光分布不均匀，热量分布集中，造成LED芯片的光电转换效率低。而垂直LED芯片中，P电极与N电极分别位于外延层的两侧，电子可以在N型半导体层中自由扩散，进而使得电流均匀流过外延层，有效避免电流拥堵的问题。
对于传统的垂直LED芯片，请结合图1示出的垂直LED芯片10的一种结构示意图，因为电极位于外延层11的两侧，而在制备垂直LED芯片10的初始阶段中，外延层11上N型半导体层所在的一侧通常是与衬底结合在一起的，所以制备N电极12的时候就必须要先将外延层先键合到其他衬底上，并剥离原衬底，但将外延层从原衬底转移键合到新衬底的过程容易导致外延层破片，这使得垂直LED芯片10的生产良率与生产效率不高。并且，原衬底剥离完后，垂直LED芯片10的制备流程芯片还需要经过三道黄光工序，但原衬底被剥离后，黄光对位较难调试，对位精度低，这也导致LED芯片的生产难度高，效率与良率低。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
本申请一可选实施例：
本实施例首先提供一种垂直LED芯片，请参见图2示出的该垂直LED芯片的一种结构示意图：
垂直LED芯片20包括衬底21、导电层22、外延层23、下绝缘层24、连接带26以及P电极25。
其中，衬底21包括但不限于硅(Si)衬底、氧化硅(Al2O3)衬底(即蓝宝石衬底)、碳化硅(SiC)衬底、氮化镓(GaN)衬底几种中的任意一种，其可以为外延层23的生长衬底，当然在一些示例中，衬底21并不是外延层23的生长衬底，外延层23可以是生长完成以后转移至衬底21上的。
导电层22具有导电性，在本实施例的一些示例中，导电层22为具有良好导电性能的金属，例如导电层22中包括但不限于钼(Mo)、铝(Al)、镍(Ni)、铜(Cu)、钨(W)、金(Au)、银(Ag)以及铂(Pt)、铬(Cr)中的至少一种，在本实施例的一些示例中，导电层22由单种金属构成，另一些示例中，导电层22中包括两种或两种以上的金属，例如部分示例中，导电层22中包括两个或两个以上的层叠的金属子层，不同的金属子层材质不同，如，导电层22中可以包括Au层与Pt层，或者可以包括Au层与Cr层，又如，导电层22中包括Cr层、Pt层与Au层，且三个子层与衬底21的距离依次增大。还有一些示例中，导电层22可以为合金材质，例如可以为铜钨合金等。可以理解的是，在其他一些示例中，导电层22也可以为具有导电性能的非金属材质，例如硅、CNT(碳纳米管)材料等。
在本实施例的一些示例中，导电层22可以直接贴合衬底21的表面设置，导电层22与衬底21直接接触，但还有一些示例中，导电层22与衬底21之间还可以包括一个或多个其他层结构，例如，在本实施例的一种示例中，在衬底21与导电层22之间设置有反射层，反射层用于将外延层23发出的射向衬底21的光反射回去，从垂直LED芯片20的出光面射出。
外延层23与导电层22分别位于衬底21的两侧，外延层23包括N型半导体层、量子阱层以及P型半导体层，三者与衬底21的距离依次增大，所以量子阱层位于N型半导体层与P型半导体层之间，而N型半导体层位于外延层23中靠近衬底21的一侧。可以理解的是，在外延层23中除了包括上述三个层结构以外，还可以包括其他层结构，例如缓冲层、应力释放层、电子阻挡层等几种中的至少一种。在本实施例中，外延层23可以为GaN(氮化镓)外延层，在本实施例的其他一些示例中，外延层23也可以为其他类型的外延层。
在本实施例中，外延层23还具有N型台面23a与P型台面23b，其中，N型台面23a通过对外延层23自P型半导体层所在的一侧向着N型半导体层所在的一侧进行刻蚀形成。在本实施例的一些示例中，N型台面23a与P型台面23b分别位于外延层23的两侧，如图3a所示；另一些示例中，N型台面23a围绕P型台面23b，如图3b所示；还有一些示例中，P型台面23b可以围绕N型台面23a设置，在图3c中，P型台面23b环绕N型台面23a，在图3c示出的俯视示意图中，P型台面23b呈一个封闭环状，外轮廓为矩形，当然本领域技术人员可以理解的是，在其他一些示例中，P型台面23b的外轮廓在俯视角度也可以呈圆形、三角形状、多边形等。另外还有一些示例中，P型台面23b虽然围绕N型台面23a设置，但并没有形成封闭环状，而是围绕在N性台面23a外围的部分区域。
下绝缘层24具有良好的绝缘性，其包覆在外延层23上，可以对外延层23进行电气隔离，同时也可以隔离外界水汽对外延层23的侵蚀，实现对外延层23的钝化保护，提升外延层23的可靠性。在本实施例中，下绝缘层24可以包括但不限于SiO2(氧化硅)、Al2O3(氧化铝)、AlN(氮化铝)、AlON(氮氧化铝)、AlF3(三氟化铝)等几种中的至少一种。需要说明的是，下绝缘层24对外延层23的包覆并不要求下绝缘层24对外延层23形成全包裹，只要下绝缘层24对外延层23有包裹之势即可，可以理解的是，因为下绝缘层24形成之前，外延层23位于衬底21上，因此外延层23的底面与衬底21结合在一起，不会被下绝缘层24覆盖；另外，外延层23中的N型半导体层需要通过导电的连接带26与衬底21另一面的导电层22电连接，因此，连接带26与N型半导体层接触的区域也应当外露于下绝缘层24，如图2所示。
在P型台面23a上设置有P电极25，P电极25位于外延层23远离衬底21的一侧，其穿过下绝缘层24与外延层23中的P型半导体层电连接。可以理解的是，P电极25可以直接与P型半导体层连接在一起，如图2所示。还有一些示例中，在P型半导体层与P电极之间还可以设置其他层结构，例如在图4示出的垂直LED芯片40中，还包括电流扩展层27，电流扩展层27设置在外延层23远离衬底21的一面，并且其介于P型半导体层与P电极25之间，电流扩展层27可以对流过外延层23的电流进行横向分散，避免局部电流拥堵的问题，有利于提升垂直LED芯片40中外延层23出光的均匀程度。在本实施例的一些示例中，电流扩展层27可以为ITO层。在本实施例的另外一些示例中，在P电极25与P型半导体层之间也可以设置其他层结构，例如欧姆接触层等。通常情况下，P电极25可以是金属电极，但本实施例中也并不排除P电极25为非金属电极的情况，例如P电极25可以为透明的ITO电极。
在本实施例中，衬底21上外延层设置区以外设置有至少一个贯穿孔210，贯穿孔210位于衬底上外延层设置区以外是指在俯视角度下，贯穿孔210位于外延层23的外轮廓之外，贯穿孔210既不会被外延层23覆盖，也不会被外延层23包围。例如，请参见图5示出的衬底21上贯穿孔210与外延层23的位置示意图，在图5中，外延层23与贯穿孔位于左侧，而贯穿孔210位于右侧；本领域技术人员可以理解的是，在其他一些示例中，贯穿孔210也可以位于外延层23的左侧。因此，贯穿孔210贯穿衬底21的两个表面，使得衬底21设有外延层23的表面与设有导电层22的表面可以通过该贯穿孔210连通。
连接带26覆盖在下绝缘层24上，也即设置在下绝缘层24远离外延层23的一面上，连接带26的一端穿过下绝缘层24与N型台面23a接触，从而实现与N型半导体层的电连接；连接带26的另一端穿过下绝缘层24与贯穿孔210之后与导电层22接触，如此一来，N型半导体层就与导电层22实现了电连接，导电层22可以作为对应于N型半导体层的N电极，其与P电极25分别位于外延层23的两侧。连接带26可以为具有良好导电性能的金属材质，例如包括金、银、铜、铂等金属中的至少一种，也可以为非金属材料，例如石墨烯、碳纳米管材料等。
在图2当中，连接带26从N型台面23a顺着P型台面23b的侧面延伸，并覆盖P型台面23b，接着顺着外延层23的侧壁向下到达衬底21表面后穿过贯穿口210与导电层22接触，因此，连接点26跨越了P型台面23b。当然本领域技术人员可以理解的是，在本实施例的其他一些示例中，连接带26也可以不用跨越P型台面23b，例如，请参见图6示出的另一种垂直LED芯片60的结构示意图：在垂直LED芯片60，连接带26可以从N型台面23a的侧面向下延伸，到达衬底21表面，然后穿过贯穿孔210后与导电层22接触。
可以理解的是，如果连接带26跨越P型台面23b，则连接带26只能覆盖P型台面23b的部分区域，因为若连接带26覆盖了P型台面的全部区域，就会影响到P电极25的设置。考虑到P电极25可能需要与驱动背板上的背板电极键合，为了避免连接带26的设置影响到P电极25的键合，所以，在本实施例的一些示例中，P电极25的厚度大于连接带26位于P型台面23b上的部分的厚度，例如，请参见图7所示，P电极25距离P型台面23b最远的部分与P型台面23b之间的距离为d1，而连接带26位于P型台面23b上的部分距离P型台面23b最远的部分与P型台面23b之间的距离为d2，d1大于d2。
为了避免在P电极25与驱动背板电连接时，因为P电极25侧的键合材料与连接带26接触而发生短路，影响垂直LED芯片的可靠性，所以在本实施例的一些示例中，垂直LED芯片中还设置有上绝缘层，请参见图8：垂直LED芯片80中上绝缘层28包覆外延层23以及连接带26。P电极25依次穿过上绝缘层28、下绝缘层24后与P型半导体层电连接。因为上绝缘层28绝缘，因此，包覆在连接带26之外的上绝缘层28可以对连接带26进行电气隔离，这样在P电极25与驱动背板上的背板电极时，连接带26不会受到影响，也不会影响到垂直LED芯片80的可靠性，增强了垂直LED芯片80的可靠性与品质。
可以理解的是，上绝缘层28的材质可与下绝缘层24的材质相同，也可以不同，上绝缘层28中可以包括但不限于SiO2(氧化硅)、Al2O3(氧化铝)、AlN(氮化铝)、AlON(氮氧化铝)、AlF3(三氟化铝)等几种材料中的至少一种。
下面结合图9与图10对上述垂直LED芯片的制备流程进行说明，请参见图9示出的垂直LED芯片的制程状态变化示意图以图10示出的垂直LED芯片制备方法流程示意图：
S1002：提供一带有外延层的衬底。
首先，提供带有外延层23的衬底21，如图9的(a)所示，可以理解的是，外延层23可以是直接在衬底21上生长出来的，也可以是在其他生长衬底上生长完成后键合到衬底21上的。
S1004：在衬底与外延层相对的一面设置导电层。
接着，在衬底21与设有外延层23相对的一侧形成导电层22，如图9的(b)所示，这里以导电层22为金属层进行示例性说明，在形成导电层22时，可以通过EV(蒸镀)、CVD(Chemical Vapor Deposition，化学气相沉积)、PVD(Physical Vapor Deposition，物理气相沉积)、ALD(Atomic layer deposition，原子层沉积)几种工艺中的任意一种实现。
S1004：刻蚀外延层以及衬底，以在外延层上形成N型台面与P型台面，在衬底上形成贯穿孔。
形成导电层22之后，可以对外延层23与衬底21进行刻蚀，在外延层23上形成P型台面23b与N型台面23a，在衬底21上形成贯穿孔210，贯穿孔210位于衬底21上外延层设置区以外，如图9中的(c)。在本实施例中刻蚀外延层23与衬底21的方式包括但不限于干法刻蚀，刻蚀气体包括但不限于BCl3(三氯化硼)和/或Cl2(氯气)。
S1006：设置包覆外延层的下绝缘层。
然后，请参见图9中的(d)，可以在外延层23的表面形成图形化的下绝缘层24，通常情况下，可以先在外延层23外露的表面以及衬底21设置有外延层23的一面均设置下绝缘层24，然后再对需要从下绝缘层24中外露的区域进行刻蚀，例如以CF4(四氟化碳)对下绝缘层24进行干法刻蚀，使得外延层23上需要外露于下绝缘层24的区域外露。还有一些示例中，也可以先在外延层23和衬底21上设置掩膜版，掩膜版包括镂空区域与遮挡区域，遮挡区域与外延层23和衬底21上需要外露于下绝缘层24的区域位置相对，所以在透过掩膜版设置下绝缘层24后就可以直接得到图案化的下绝缘层24。
可以理解的是，如果垂直LED芯片中需要设置电流扩展层27，则在设置下绝缘层24之前，可以先在P型台面23b上设置电流扩展层27，然后再设置下绝缘层24，以使下绝缘层24将外延层23以及电流扩展层27包覆在内。
S1008：形成连接带与P电极。
在设置下绝缘层24之后，可以在设置P电极25与连接带26，如图9中的(e)，可以理解的是，设置P电极25与设置连接带26两个过程可以同时进行，也可以先设置P电极25，再设置连接带26；或者先设置连接带26，再设置P电极25，例如，如果垂直LED芯片中包括上绝缘层，则需要先设置连接带26，然后设置包覆连接带26与外延层23的上绝缘层28，接着再设置P电极25。
在本实施例中还提供一种LED阵列，请参见图11所示，在LED阵列110中包括至少两颗垂直LED芯片111，这些垂直LED芯片111的结构可以如前述任意一种示例所介绍的，在本实施例中，LED阵列110中各垂直LED芯片111共衬底与导电层22，即所有垂直LED芯片111的导电层22相同，所有垂直LED芯片111的衬底21相同。
可以理解的是，在制备LED阵列时，不仅需要对外延层23与衬底21进行刻蚀形成N型台面23a、P型台面23b以及贯穿孔210，还需要将原本大面积的外延层进行沟道刻蚀形成多个子外延层，贯穿孔210形成在子外延层附近的衬底21中。其他的制备过程与制备单颗垂直LED芯片的过程没有实质区别，这里不再赘述。
本实施例还提供一种显示面板，该显示面板中包括驱动背板以及多颗垂直LED芯片，垂直LED芯片中的P电极25以及导电层22分别与驱动背板中驱动电路电连接。应当理解的是，由于导电层22大多数情况下是不透明的，因此，垂直LED芯片的出光面不是导电层22所在的面，故，在本实施例中，垂直LED芯片在固定在驱动背板上时，导电层22朝向驱动背板与驱动背板上的电极键合和在一起，而P电极25则背向驱动背板，驱动背板中的驱动电路需要通过导线与P电极25实现电连接。当然如果衬底21、导电层22以及设置在衬底21远离外延层23一面的其他层结构均透光，则将垂直LED芯片固定在驱动背板上时，也可能会出现导电层22背向驱动背板的情况。
可以理解的是，因为本实施例中垂直LED芯片中N电极是设置在衬底远离外延层的一侧的导电层，该导电层与N型半导体层之间的电连接通过在衬底上设置贯穿孔，并设置穿过贯穿孔并连接N型台面与导电层的连接带实现，所以在这种垂直LED芯片中，N电极的设置并不需要将外延层与衬底剥离，不必将外延层转移到其他衬底上，这显著简化了垂直LED芯片、LED阵列的制备流程，降低了LED器件的制备难度，提升了制备效率。同时因为免除了容易导致破片的工序，所以可以提升垂直LED芯片以及LED阵列的制备良率，降低生产成本。
本申请另一可选实施例：
为了让本领域技术人员对前述示例中提供的垂直LED芯片及LED阵列的结构及制备方案的优点与细节更清楚，本实施例将结合示例继续进行说明，请参见图12示出的LED阵列的制程状态变化示意图以及图13示出的LED阵列的一种制备流程示意图：
S1302：提供一蓝宝石衬底。
在本实施例中选择蓝宝石衬底121来形成LED阵列，所以首先提供一蓝宝石衬底121，如图12中的(a)。
S1304：在蓝宝石衬底上生长外延层。
接着在蓝宝石衬底121上生长外延层122，如图12中的(b)所示，在本实施例中，外延层122中自下而上依次包括N型GaN层、量子阱层以及P型GaN层，可以理解的是，虽然图12中没有示出，但外延层122中也还可以包括缓冲层、未掺杂GaN层以及电子阻挡层等。
S1306：对外延层进行图案化处理形成至少两个子外延层。
外延层122生长完成之后，可以对外延层122进行图案化处理，从而形成至少两个独立的子外延层1220，如图12中的(c)。在本实施例的一些示例中，各子外延层1220在蓝宝石衬底121上的垂直投影呈矩形，在本实施例的其他一些示例中，各子外延层1220在蓝宝石衬底121上的垂直投影也可以为圆形、椭圆形、正多边形以及其他规则或不规则的几何形状。
应当明白的是，对外延层122进行刻蚀形成子外延层1220的刻蚀过程中，刻蚀深度等于或者略大于外延层122的厚度，即该刻蚀过程会使得外延层122被划分成至少两个独立的子外延层1220，在蓝宝石衬底121外露的情况下停止。
S1308：在蓝宝石衬底的另一面沉积导电层。
对外延层122进行图案化处理以后，可以在蓝宝石衬底121上与外延层122所在面相对的一面上沉积导电层123，如图12中的(d)所示，在本实施例中，导电层123为金属层，其包括Cr层、Pt层与Au层，且三者与蓝宝石衬底121的距离依次增大。所以在设置导电层123时，可以先在蓝宝石衬底121上沉积一层Cr，然后再在Cr层上沉积一Pt层，接着在Pt层上形成Au层。
可以理解的是，在其他一些情况下，也可以先在蓝宝石衬底121上设置导电层123，然后再在蓝宝石衬底121的另一面生长外延层122，接着再对外延层122进行图案化处理得到子外延层1220；还有一些情况下，可以先在蓝宝石衬底121上生长外延层122，然后在蓝宝石衬底121的另一表面设置导电层123，接着再对外延层122进行图案化处理得到子外延层1220。
S1310：对蓝宝石衬底进行刻蚀形成贯穿孔，对子外延层进行刻蚀形成N型台面、P型台面。
设置了导电层123之后，可以对子外延层1220与蓝宝石衬底121进行刻蚀，子外延层1220经过刻蚀之后可以形成N型台面1220a与P型台面1220b，贯穿孔1210设置在蓝宝石衬底121上邻近于子外延层1220的区域中，如图12中的(e)所示。在本实施例的一些示例中，贯穿孔1210的横截面可以为矩形，且该横截面中一条边的尺寸等于子外延层1220在同方向上的尺寸，另一条边的尺寸等于相邻两个子外延层1220之间的间隙尺寸，请参见图14示出的子外延层1220与蓝宝石衬底121经历刻蚀后的一种俯视示意图。从图14中也可以看出，子外延层1220中P型台面1220b环绕N型台面1220a，本领域技术人员可以理解的是，在其他一些示例中，P型台面1220b也可以仅围绕N型台面1220a外围的部分。
在本实施例中，对子外延层1220以及蓝宝石衬底121进行图案化处理时采用干法刻蚀工艺，刻蚀气体为BCl3与Cl2中的至少一种。对子外延层1220的刻蚀可以从上而下进行，直至N型半导体层外露形成N型台面1220为止；对蓝宝石衬底121的刻蚀深度可以等于或者略大于蓝宝石衬底121的厚度。可选地，在本实施例的一些示例中，可以先对蓝宝石衬底121进行刻蚀，然后再对子外延层1220进行图案化处理，另一些示例中，可以先对子外延层1220进行图案化处理，再对蓝宝石衬底121进行刻蚀形成贯穿孔1210；还有一些示例中，对子外延层1220与蓝宝石衬底121的刻蚀可以同时进行。
S1312：在子外延层上设置ITO图案层。
在对子外延层1220与蓝宝石衬底121进行图案化处理之后，可以在子外延层1220的P型台面1220b上设置电流扩展层，在本实施例中电流扩展层为位于P型台面1220b上的ITO图案层124，如图12中的(f)。在本实施例中，ITO图案层124的厚度可以为
Figure BDA0003383523020000171
例如可以为
Figure BDA0003383523020000172
Figure BDA0003383523020000173
或
Figure BDA0003383523020000174
可以理解的是，设置ITO图案层124时，可以先在导电层123设有子外延层1220的一面上整面设置ITO层，然后再通过湿法腐蚀的方式去除多余的ITO，形成ITO图案层124。
S1314：设置包覆子外延层与ITO图案层的下绝缘层。
ITO图案层124设置完成以后，可以设置包覆子外延层1220的下绝缘层125，下绝缘层125可以为氧化硅层。本实施例中，下绝缘层125的厚度在
Figure BDA0003383523020000175
之间，例如可以为
Figure BDA0003383523020000176
Figure BDA0003383523020000177
或者是
Figure BDA0003383523020000178
设置下绝缘层125时可以在片源(包括蓝宝石衬底121、外延层122、导电层123以及ITO层124的结构)上整面设置氧化硅，如图12中的(g)。
S1316：对下绝缘层进行图案化处理。
下绝缘层125设置完成以后，可以采用CF4对下绝缘层125进行图案化处理，从而保证连接带与N型GaN层、导电层123接触的区域外露，如图12中的(h)。
S1318：形成连接带。
在形成图案化的下绝缘层125之后，可以导电层123设有子外延层1220的一面上设置连接带126，连接带126一端穿过N型台面1220a上的下绝缘层125，然后与N型GaN层电连接，另一端穿过贯穿孔1210以及贯穿孔1210中的下绝缘层125，然后与导电层123接触，从而实现N型GaN层与导电层123的电连接。在本实施例中，连接带126还会跨越P型台面1220b，如图12中的(i)所示。在本实施例的一些示例中，可以在下绝缘层125上设置负性光刻胶层，然后对负性光刻胶层进行图案化处理形成镂空连接带图案，接着使用富林蒸镀机台透过图案化的负性光刻胶层蒸镀金属，接着蓝膜剥离去胶后得到连接带126，连接带126的厚度在1～4um之间。
S1320：形成上绝缘层。
在形成连接带126之后，可以在子外延层1220上形成上绝缘层127，其同时包覆子外延层1220与连接带127，可以对连接带127进行电气隔离，避免连接带127与P电极128的键合材料接触而出现的短路，如图12中的(j)所示。在本实施例中，上绝缘层127的材质可以为氧化硅，也可以为氧化硅以外的其他绝缘材质。在本实施例的一些示例中，上绝缘层127的厚度可以在
Figure BDA0003383523020000181
之间，可选地，上绝缘层127的厚度可以在与下绝缘层125的厚度可以相同，也可以不同。
S1322：对上绝缘层与下绝缘层进行刻蚀以外露P电极的电极设置区。
上绝缘层127设置完成以后，可以对P型台面1220b上未被连接带126覆盖的至少一个区域进行刻蚀，依次刻穿上绝缘层127与下绝缘层125，从而使得P型台面1220b中的P电极的电极设置区外露，如图12中的(k)所示。
S1324：形成P电极。
接着，可以在P电极128的电极设置区设置P电极128，如图12中的(l)，可选地，可以在上绝缘层127上设置负性光刻胶层，然后对负性光刻胶层进行图案化处理形成镂空的P电极128的图案，接着使用富林蒸镀机台透过图案化的负性光刻胶层蒸镀金属，接着蓝膜剥离去胶后得到P电极128，P电极128的厚度在1～4um之间。
至此，LED阵列120的制备基本结束，在LED阵列120中包括多个子外延层1220，所以也就包括多颗垂直LED芯片，所以LED阵列120的制备过程中基本涵盖了垂直LED芯片的制备过程，这里对垂直LED芯片的制备过程不再赘述。
本实施例提供的LED阵列及其制备方法，在制备过程中，不需要激光分离外延层原衬底，也不需要将外延层与新衬底键合，垂直LED芯片以及LED阵列的制备基本可以采用倒装芯片的制备工艺实现，极大地提升制备良率与制备效率。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种垂直LED芯片，其特征在于，包括：
衬底；
设于所述衬底一侧的导电层；
设于所述衬底另一侧的外延层，所述外延层包括N型半导体层、量子阱层与P型半导体层，三者与所述衬底的距离依次增大，所述外延层还具有N型台面与P型台面；
包覆所述外延层的下绝缘层；
设于所述P型台面上并与所述P型半导体层电连接的P电极；以及
设于所述下绝缘层远离所述外延层的一侧，并穿过所述衬底上的贯穿孔以电连接所述N型半导体层与所述导电层的连接带，所述贯穿孔位于所述衬底上的外延层设置区之外，所述连接带一端穿过所述下绝缘层并同所述N型台面接触，另一端穿过所述下绝缘层与所述贯穿孔后同所述导电层接触。
2.如权利要求1所述的垂直LED芯片，其特征在于，所述连接带跨越所述P型台面。
3.如权利要求2所述的垂直LED芯片，其特征在于，所述P电极的厚度大于所述连接带位于所述P型台面上的部分的厚度。
4.如权利要求1所述的垂直LED芯片，其特征在于，还包括包覆所述外延层及所述连接带的上绝缘层，所述P电极依次穿过所述上绝缘层、所述下绝缘层后与所述P型半导体层电连接。
5.如权利要求1所述的垂直LED芯片，其特征在于，还包括电流扩展层，所述电流扩展层位于所述P型半导体层与所述P电极之间。
6.如权利要求1-5任一项所述的垂直LED芯片，其特征在于，所述P型台面围绕所述N型台面设置。
7.一种LED阵列，其特征在于，包括至少两颗如权利要求1-6任一项所述的垂直LED芯片，各所述垂直LED芯片共所述衬底，且共所述导电层。
8.一种显示面板，其特征在于，所述显示面板中包括驱动背板与多颗如权利要求1-6任一项所述的垂直LED芯片，所述垂直LED芯片的P电极与所述导电层分别与所述驱动背板中的驱动电路电连接。
9.一种垂直LED芯片制备方法，其特征在于，包括：
提供一带有外延层的衬底，所述外延层包括N型半导体层、量子阱层与P型半导体层，三者与所述衬底的距离依次增大；
在所述衬底与所述外延层相对的一面设置导电层；
刻蚀所述外延层以及所述衬底，以在所述外延层上形成N型台面与P型台面，在所述衬底上形成贯穿孔，所述贯穿孔位于所述衬底上的外延层设置区以外；
设置包覆所述外延层的下绝缘层；
形成连接带与P电极，所述P电极与所述P型半导体层电连接，所述连接带一端穿过所述下绝缘层并同所述N型台面接触，另一端穿过所述下绝缘层与所述贯穿孔后同所述导电层接触。
10.如权利要求9所述的垂直LED芯片制备方法，其特征在于，形成所述P电极之前，还包括：形成包覆所述外延层及所述连接带的上绝缘层；
形成所述P电极包括：依次对所述上绝缘层以及所述下绝缘层位于所述P电极的电极设置区中的区域进行刻蚀；在所述P电极的电极设置区中设置所述P电极。
CN202111441377.7A 2021-11-30 2021-11-30 垂直led芯片及其制备方法、led阵列及显示面板 Pending CN114188453A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111441377.7A CN114188453A (zh) 2021-11-30 2021-11-30 垂直led芯片及其制备方法、led阵列及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111441377.7A CN114188453A (zh) 2021-11-30 2021-11-30 垂直led芯片及其制备方法、led阵列及显示面板

Publications (1)

Publication Number Publication Date
CN114188453A true CN114188453A (zh) 2022-03-15

Family

ID=80603035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111441377.7A Pending CN114188453A (zh) 2021-11-30 2021-11-30 垂直led芯片及其制备方法、led阵列及显示面板

Country Status (1)

Country Link
CN (1) CN114188453A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200514281A (en) * 2003-08-28 2005-04-16 Matsushita Electric Ind Co Ltd Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
KR20090116410A (ko) * 2008-05-07 2009-11-11 선문대학교 산학협력단 수직 전극구조를 갖는 발광소자 및 그 제조방법
TW201036210A (en) * 2009-03-31 2010-10-01 Hk Applied Science & Tech Res Quasi-vertical light emitting diode
CN101872813A (zh) * 2009-04-24 2010-10-27 刘胜 发光二极管芯片及其制造方法
CN101969092A (zh) * 2010-09-16 2011-02-09 兰红波 垂直结构金属衬底准光子晶体hb-led芯片及制造方法与应用
CN102222746A (zh) * 2010-04-15 2011-10-19 Lg伊诺特有限公司 发光器件、发光器件封装和照明系统
CN105280767A (zh) * 2014-07-14 2016-01-27 上海博恩世通光电股份有限公司 一种带蓝宝石衬底的垂直led芯片结构及其制造方法
US20160197232A1 (en) * 2015-01-06 2016-07-07 Apple Inc. Led structures for reduced non-radiative sidewall recombination
CN107026226A (zh) * 2016-01-29 2017-08-08 映瑞光电科技(上海)有限公司 具有反射效果切割道的垂直led芯片结构及其制备方法
CN108735869A (zh) * 2018-06-25 2018-11-02 厦门三安光电有限公司 一种发光二极管
CN112510129A (zh) * 2020-11-10 2021-03-16 晶能光电（江西）有限公司 GaN基垂直LED芯片及其制备方法
CN113451487A (zh) * 2020-08-20 2021-09-28 重庆康佳光电技术研究院有限公司 显示面板及具有其的显示装置
TWI741854B (zh) * 2020-10-26 2021-10-01 錼創顯示科技股份有限公司 微型半導體元件

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200514281A (en) * 2003-08-28 2005-04-16 Matsushita Electric Ind Co Ltd Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
KR20090116410A (ko) * 2008-05-07 2009-11-11 선문대학교 산학협력단 수직 전극구조를 갖는 발광소자 및 그 제조방법
TW201036210A (en) * 2009-03-31 2010-10-01 Hk Applied Science & Tech Res Quasi-vertical light emitting diode
CN101872813A (zh) * 2009-04-24 2010-10-27 刘胜 发光二极管芯片及其制造方法
CN102222746A (zh) * 2010-04-15 2011-10-19 Lg伊诺特有限公司 发光器件、发光器件封装和照明系统
CN101969092A (zh) * 2010-09-16 2011-02-09 兰红波 垂直结构金属衬底准光子晶体hb-led芯片及制造方法与应用
CN105280767A (zh) * 2014-07-14 2016-01-27 上海博恩世通光电股份有限公司 一种带蓝宝石衬底的垂直led芯片结构及其制造方法
US20160197232A1 (en) * 2015-01-06 2016-07-07 Apple Inc. Led structures for reduced non-radiative sidewall recombination
CN107026226A (zh) * 2016-01-29 2017-08-08 映瑞光电科技(上海)有限公司 具有反射效果切割道的垂直led芯片结构及其制备方法
CN108735869A (zh) * 2018-06-25 2018-11-02 厦门三安光电有限公司 一种发光二极管
CN113451487A (zh) * 2020-08-20 2021-09-28 重庆康佳光电技术研究院有限公司 显示面板及具有其的显示装置
TWI741854B (zh) * 2020-10-26 2021-10-01 錼創顯示科技股份有限公司 微型半導體元件
CN112510129A (zh) * 2020-11-10 2021-03-16 晶能光电（江西）有限公司 GaN基垂直LED芯片及其制备方法

Similar Documents

Publication Publication Date Title
CN105308765B (zh) 具有通过焊膏粘结的发光二极管的发光二极管模块以及发光二极管
US7566578B2 (en) GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
EP2261951B1 (en) Method for fabricating an LED having vertical structure
TWI502769B (zh) 晶圓級發光二極體結構、發光二極體晶片及其製造方法
TWI464900B (zh) 光電半導體裝置
EP3007238B1 (en) Semiconductor light-emitting element and semiconductor light-emitting device
CN106415859B (zh) 半导体发光元件及其制造方法
KR20100036617A (ko) 발광 소자 및 그것을 제조하는 방법
JP4120493B2 (ja) 発光ダイオードおよび発光装置
CN210516746U (zh) 发光元件
CN114188453A (zh) 垂直led芯片及其制备方法、led阵列及显示面板
CN216311784U (zh) 一种垂直led芯片、阵列以及显示面板
CN115020440A (zh) 一种用于小间距高亮度的led显示屏制作方法及led显示屏
JP4284722B2 (ja) 半導体発光素子の製造方法
KR100704872B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR101087970B1 (ko) 반도체 발광소자
JP4031611B2 (ja) 発光ダイオード、ランプおよびその製造方法
KR100663324B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
JP2004363572A (ja) 半導体発光素子および発光ダイオード
US20230154902A1 (en) Semiconductor structure and manufacturing method therefor
CN111509098A (zh) 发光二极管
WO2023184916A1 (zh) 一种led芯片及其制备方法
CN112802934B (zh) 一种用于芯片级封装的发光元件及其制备方法和封装结构
KR100697666B1 (ko) 이중버퍼층이 형성된 발광소자 및 그 제조방법
TW201205873A (en) Fabrication method of semiconductor light emitting element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination